JPS62260429A - 高周波数シンセサイザ− - Google Patents
高周波数シンセサイザ−Info
- Publication number
- JPS62260429A JPS62260429A JP62104164A JP10416487A JPS62260429A JP S62260429 A JPS62260429 A JP S62260429A JP 62104164 A JP62104164 A JP 62104164A JP 10416487 A JP10416487 A JP 10416487A JP S62260429 A JPS62260429 A JP S62260429A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- loop
- output
- mhz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims 2
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は一般に低雑音高周波数（ＲＦ）シンセサイザー
に係り、特に比較的低価格で位相雑音レベルの非常に低
いＲＦシンセサイザー用の静かな、費用のかからないＩ
Ｆ基準ループに関する。
に係り、特に比較的低価格で位相雑音レベルの非常に低
いＲＦシンセサイザー用の静かな、費用のかからないＩ
Ｆ基準ループに関する。
シンセサイザーの設計において周知の妥協点は一方にお
ける周波数分解能と他方の位相雑音すなわちスペクトル
の純度との間に存在する。問題は信号の雑音含有量が信
号の帯域幅が増大するにつれて多少直線的に増加するた
めに生ずる。したがって、与えられた周波数範囲を有す
るシンセサイザーについては、周波数分解能が増せば出
力信号の位相雑音が大きくなる。
ける周波数分解能と他方の位相雑音すなわちスペクトル
の純度との間に存在する。問題は信号の雑音含有量が信
号の帯域幅が増大するにつれて多少直線的に増加するた
めに生ずる。したがって、与えられた周波数範囲を有す
るシンセサイザーについては、周波数分解能が増せば出
力信号の位相雑音が大きくなる。
分解能が良好でかつ位相雑音が低い合理的な周波数範囲
を得るのに、シンセサイザーは順次周波数範囲が狭くな
りかつ同等の帯域幅を発生する一連の位相ロック・ルー
プを使用してきた。１００１００Ｏから１５００Ｍｌｌ
ｚにわたり１．０）１ｚの分解能を達成するためには、
代表的には五つまたは六つの別個のループが必要であっ
た。これらの周波数は、一連の逓倍器を通して基準周波
数を逓倍し、ついで個別の周波数範囲に対して加算ルー
プを使用することによって発生される。一つの技法は最
終の高分解能ループにフラクショナルーＮ （ｆｒａｃ
ｔｉｏｎａｌ−Ｎ）加算ループを使用している。これら
のシンセサイザーの主な欠点は、所要の低雑音信号と高
分解能、広周波数帯域とを同時に有するには多数のルー
プが必要であるということであった。このためシンセサ
イザの価格と複雑さとが増大する。
を得るのに、シンセサイザーは順次周波数範囲が狭くな
りかつ同等の帯域幅を発生する一連の位相ロック・ルー
プを使用してきた。１００１００Ｏから１５００Ｍｌｌ
ｚにわたり１．０）１ｚの分解能を達成するためには、
代表的には五つまたは六つの別個のループが必要であっ
た。これらの周波数は、一連の逓倍器を通して基準周波
数を逓倍し、ついで個別の周波数範囲に対して加算ルー
プを使用することによって発生される。一つの技法は最
終の高分解能ループにフラクショナルーＮ （ｆｒａｃ
ｔｉｏｎａｌ−Ｎ）加算ループを使用している。これら
のシンセサイザーの主な欠点は、所要の低雑音信号と高
分解能、広周波数帯域とを同時に有するには多数のルー
プが必要であるということであった。このためシンセサ
イザの価格と複雑さとが増大する。
本発明は、広い周波数範囲にわたり低雑音、高分解能の
信号を発生する比較的低価格のシンセサイザーを提供す
ることを目的とする。
信号を発生する比較的低価格のシンセサイザーを提供す
ることを目的とする。
本発明の他の目的は現在知られている装置より少い数の
位相ロック・ループ回路を使用して所要の出力信号を発
生するシンセサイザーを提供することである。
位相ロック・ループ回路を使用して所要の出力信号を発
生するシンセサイザーを提供することである。
本発明の更に他の目的は、出力信号がその除数に５まで
の素因子を含んでいて、シンセサイザーの出力信号に、
これらの因子のいずれをも乗することができて、しかも
はんばな周波数を生ずることのないシンセサイザーを提
供することである。
の素因子を含んでいて、シンセサイザーの出力信号に、
これらの因子のいずれをも乗することができて、しかも
はんばな周波数を生ずることのないシンセサイザーを提
供することである。
のシンセサイザーが、位相ロック・ループを三つ使用す
るだけで１００１００Ｏから１５００ＭＨｚの周波数範
囲にわたり、出力信号の位相雑音が少ないままで、１．
０Ｉｌｚの分解能を達成する。基本ＲＦ倍信号、９８０
ＭＨ２から１５２０Ｍ）Ｉｚまで２０ＭＨｚとびに、一
つのループにより発生され、一方高分解能ＩＦ信号はフ
ラクショナルーＮループで発生される。ＲＦ倍信号ＩＦ
倍信号は第３の位相ロック・ループである出力加算ルー
プで混合され、出力信号を生ずる。プログラム可能な可
変分周器がＩＦ出力周波数を分周し、分周比を変えるこ
とにより必要な周波数範囲を包含するようにしている。
るだけで１００１００Ｏから１５００ＭＨｚの周波数範
囲にわたり、出力信号の位相雑音が少ないままで、１．
０Ｉｌｚの分解能を達成する。基本ＲＦ倍信号、９８０
ＭＨ２から１５２０Ｍ）Ｉｚまで２０ＭＨｚとびに、一
つのループにより発生され、一方高分解能ＩＦ信号はフ
ラクショナルーＮループで発生される。ＲＦ倍信号ＩＦ
倍信号は第３の位相ロック・ループである出力加算ルー
プで混合され、出力信号を生ずる。プログラム可能な可
変分周器がＩＦ出力周波数を分周し、分周比を変えるこ
とにより必要な周波数範囲を包含するようにしている。
フラクショナルーＮ回路はしたがって必要な最大帯域幅
が二つの最低分周比の間の範囲であるように・して分周
比間を細かなステップで埋めるだけでよい。これにより
、分周比を増大することにより得られる範囲は、周波数
範囲を大きくすれば雑音が増えることになる他の技法と
対照的に雑音が減るため、ＩＦ基準ループからの雑音の
影響が減少する。
が二つの最低分周比の間の範囲であるように・して分周
比間を細かなステップで埋めるだけでよい。これにより
、分周比を増大することにより得られる範囲は、周波数
範囲を大きくすれば雑音が増えることになる他の技法と
対照的に雑音が減るため、ＩＦ基準ループからの雑音の
影響が減少する。
本発明の他の特徴はその除数に各因数２．３および５を
有する基準周波数をフラクショナルーＮループに使用す
ることである。これは分周比１００を通常使用するとこ
ろに分周比９６の回路を代用することにより達成される
。この結果、シンセサイザーの出力信号はこれらの因数
のどれによっても逓倍することができ、はんばな周波数
を発生することはない。
有する基準周波数をフラクショナルーＮループに使用す
ることである。これは分周比１００を通常使用するとこ
ろに分周比９６の回路を代用することにより達成される
。この結果、シンセサイザーの出力信号はこれらの因数
のどれによっても逓倍することができ、はんばな周波数
を発生することはない。
本発明の好ましい実施例の概要ブロック図を第１図に示
す。このシンセサイザーは三つの位相ロック・ループと
基準周波数部とを備えている。
す。このシンセサイザーは三つの位相ロック・ループと
基準周波数部とを備えている。
ＲＦ周波数は時間軸部（ｔｉｍｅｂａｓｅ ５ｅｃｔｉ
ｏｎ） １４１にある１００ＭＨｚの水晶発振器から直
接または間接に発生される。ＲＦ基準ループ１２１は時
間軸部１４１からの基準周波数全使用して９８０ＭＨｚ
から１５２０ＭＩＩｚまで２０Ｍ）Ｉｚとびに設定する
ことができるＲＦ倍信号発生する。ＩＦ基準ループ１６
１は高分解能の細かな周波数設定が行え、１０ＭＨｚか
ら２０Ｍ）Ｉｚまでの信号を１．０Ｈｚとびに発生する
。ＲＦ倍信号ＩＦ倍信号は出力加算ループ１９３で混合
され、９８０Ｍ）ｌｚから１５２０Ｍ１ｌｚまでの出力
信号を１ 、０Ｈｚの分解能で生ずる。
ｏｎ） １４１にある１００ＭＨｚの水晶発振器から直
接または間接に発生される。ＲＦ基準ループ１２１は時
間軸部１４１からの基準周波数全使用して９８０ＭＨｚ
から１５２０ＭＩＩｚまで２０Ｍ）Ｉｚとびに設定する
ことができるＲＦ倍信号発生する。ＩＦ基準ループ１６
１は高分解能の細かな周波数設定が行え、１０ＭＨｚか
ら２０Ｍ）Ｉｚまでの信号を１．０Ｈｚとびに発生する
。ＲＦ倍信号ＩＦ倍信号は出力加算ループ１９３で混合
され、９８０Ｍ）ｌｚから１５２０Ｍ１ｌｚまでの出力
信号を１ 、０Ｈｚの分解能で生ずる。
時間軸１４１は、水晶発振器１０３の１００Ｍ！（ｚの
信号から始まって、ＲＦ基準ループ１２１とＩＦ基準ル
ープ１６１とのための基準周波数と混合周波数（ｍｉｘ
ｉｎｇｆｒｅｑｕｅｎｃｙ）とを発生する。時間軸１４
１は下記周波数を発生する。ＲＦループ１２１で発振器
の出力周波数をダウンコンバート（ｄｏｗｎｃｏｎｖｅ
ｒｔ）する１００ＭＨｚ。
信号から始まって、ＲＦ基準ループ１２１とＩＦ基準ル
ープ１６１とのための基準周波数と混合周波数（ｍｉｘ
ｉｎｇｆｒｅｑｕｅｎｃｙ）とを発生する。時間軸１４
１は下記周波数を発生する。ＲＦループ１２１で発振器
の出力周波数をダウンコンバート（ｄｏｗｎｃｏｎｖｅ
ｒｔ）する１００ＭＨｚ。
ＲＦループ１２１のための２０ＭＨｚおよび４ＱＭＨｚ
の切換え基準周波数。１Ｆループ１６１で発振器出力周
波数をダウンコンバートする４００Ｍ１ｌｚ、ＩＦルー
プ１６１用の１０ＭＨｚ基準周波数。１００ＭＨｚの補
助出力。
の切換え基準周波数。１Ｆループ１６１で発振器出力周
波数をダウンコンバートする４００Ｍ１ｌｚ、ＩＦルー
プ１６１用の１０ＭＨｚ基準周波数。１００ＭＨｚの補
助出力。
時間軸ループ１０１で発生した１００Ｍｔｌｚの基準信
号は時間軸ループ１０１の動作により入力線１１１上の
１０Ｍ）ｌｚの外部入力信号にロックすることができる
。
号は時間軸ループ１０１の動作により入力線１１１上の
１０Ｍ）ｌｚの外部入力信号にロックすることができる
。
時間軸ループ１０１は発振器１０３、位相検波器１０５
、および位相ロック・ループ内で接続されている増幅器
１０７から構成されている。線路１１１上の外部基準信
号は逓倍器１１３および１１５により１００ＭＨｚまで
逓倍され入力１０９を経由して位相検波器１０５に加え
られる。時間軸ループ１０１からの１００ＭＨｚ出力信
号は線路１１７を経由してＲ’Ｆ基準ループ１２１に、
線路１１９を経由して時間軸１４１に、および補助出力
ジャック１２０に加えられる。
、および位相ロック・ループ内で接続されている増幅器
１０７から構成されている。線路１１１上の外部基準信
号は逓倍器１１３および１１５により１００ＭＨｚまで
逓倍され入力１０９を経由して位相検波器１０５に加え
られる。時間軸ループ１０１からの１００ＭＨｚ出力信
号は線路１１７を経由してＲ’Ｆ基準ループ１２１に、
線路１１９を経由して時間軸１４１に、および補助出力
ジャック１２０に加えられる。
時間軸１４１において、線路１１９上の１００ＭＨｚ信
号は逓倍器１４３により２倍化されて２００ＭＨｚの信
号を生じ、次に帯域通過フィルタ１４５によりろ波され
てスプリアス周波数を抑制し、再び逓倍器１７７により
２倍化されて４００ＭＨｚの信号を生ずる。この４００
ＭＨｚの信号は４００Ｍ１（ｚ表面弾性波帯域通過フィ
ルタ１７９によりろ波され、線路１８１を経由してｉＦ
基準ループ１６１に加えられる。フィルタ１４５からの
２’ＯＯＭＨｚ信号は分周器１４７を通過し、ここで５
で割られて４０ＭＨｚの信号を生ずる。この４０ＭＨｚ
の信号は出力線１４９に加えられるとともに分周器１５
１に加えられ、２で割られて２０ＭＨｚの信号を生ずる
。この２０ＭＨｚの信号は今度は出力線１５３と分周器
１８３に加えられ、分周器１８３は信号を２で割ってＩ
ＯＭＩ（ｚの信号を生ずるが、この信号は線路１８５に
よりＩＦ基準ループ１６１に加えられる。スイッチ１５
５は線路１４９の４０ＭＨｚ信号か線路１５３の２０Ｍ
Ｈｚ信号かを選択して線路１５７によりＲＦ基準ループ
１２１に加えられる。
号は逓倍器１４３により２倍化されて２００ＭＨｚの信
号を生じ、次に帯域通過フィルタ１４５によりろ波され
てスプリアス周波数を抑制し、再び逓倍器１７７により
２倍化されて４００ＭＨｚの信号を生ずる。この４００
ＭＨｚの信号は４００Ｍ１（ｚ表面弾性波帯域通過フィ
ルタ１７９によりろ波され、線路１８１を経由してｉＦ
基準ループ１６１に加えられる。フィルタ１４５からの
２’ＯＯＭＨｚ信号は分周器１４７を通過し、ここで５
で割られて４０ＭＨｚの信号を生ずる。この４０ＭＨｚ
の信号は出力線１４９に加えられるとともに分周器１５
１に加えられ、２で割られて２０ＭＨｚの信号を生ずる
。この２０ＭＨｚの信号は今度は出力線１５３と分周器
１８３に加えられ、分周器１８３は信号を２で割ってＩ
ＯＭＩ（ｚの信号を生ずるが、この信号は線路１８５に
よりＩＦ基準ループ１６１に加えられる。スイッチ１５
５は線路１４９の４０ＭＨｚ信号か線路１５３の２０Ｍ
Ｈｚ信号かを選択して線路１５７によりＲＦ基準ループ
１２１に加えられる。
ＲＦ基準ループ１２１は９８０ＭＨｚから１５２０ＭＨ
ｚまでの信号を２０ＭＨｚとびに発生する。ＲＦＭ準ル
ープ１２１は発振器１２３、サンプラー１２７、位相検
波器１２９、および位相ロック・ループ内に接続されて
いる増幅器１３１を備えている。発振器１２３からの出
力信号は１．７ＧＨｚの低域通過フィルタ１３９により
ろ波されて不要の高調波が抑制される。信号サンプラー
１２７は発振器１２３からろ波された出力信号を、時間
軸ループ１０１から１００ＭＨｚの基準信号を受信して
、発振器１２３が発生する周波数に応じて、ＯＨｚ、
２０ＭＨｚ、または４０ＭＨｚの和または差の信号を生
ずる。和または差の信号は５０ＭＨｚ低域通過フィルタ
１３５によりろ波されて不要の高い周波数が除去される
。２０ＭＨｚまたは４０ＭＨｚの信号は位相検波器１２
９に加えられるが、位相検波器１２９も線路１５７上の
スイッチ１５５により選択された、時間軸１４１からの
２０ＭＨｚまたは４０ＭＨｚの基準信号を受信する。ス
イッチ１３３は、発振器１２３の出力が１００ＭＨｚの
倍数であるときは、線路１３６上の０１１２直流ロック
信号を、その他のときは、位相検波器１２９からのＩＦ
ロック信号を選択し、増幅器１３１に加える。増幅器１
３１からの信号は７ Ｍ Ｈｚ低域通過フィルタ１３７
によりろ波されて発振器１２３に加えられる。増幅器１
３１のゲインはループを位相検波器１２９から上または
下の側波帯にロックするように正または負の極性に切換
えることができる。
ｚまでの信号を２０ＭＨｚとびに発生する。ＲＦＭ準ル
ープ１２１は発振器１２３、サンプラー１２７、位相検
波器１２９、および位相ロック・ループ内に接続されて
いる増幅器１３１を備えている。発振器１２３からの出
力信号は１．７ＧＨｚの低域通過フィルタ１３９により
ろ波されて不要の高調波が抑制される。信号サンプラー
１２７は発振器１２３からろ波された出力信号を、時間
軸ループ１０１から１００ＭＨｚの基準信号を受信して
、発振器１２３が発生する周波数に応じて、ＯＨｚ、
２０ＭＨｚ、または４０ＭＨｚの和または差の信号を生
ずる。和または差の信号は５０ＭＨｚ低域通過フィルタ
１３５によりろ波されて不要の高い周波数が除去される
。２０ＭＨｚまたは４０ＭＨｚの信号は位相検波器１２
９に加えられるが、位相検波器１２９も線路１５７上の
スイッチ１５５により選択された、時間軸１４１からの
２０ＭＨｚまたは４０ＭＨｚの基準信号を受信する。ス
イッチ１３３は、発振器１２３の出力が１００ＭＨｚの
倍数であるときは、線路１３６上の０１１２直流ロック
信号を、その他のときは、位相検波器１２９からのＩＦ
ロック信号を選択し、増幅器１３１に加える。増幅器１
３１からの信号は７ Ｍ Ｈｚ低域通過フィルタ１３７
によりろ波されて発振器１２３に加えられる。増幅器１
３１のゲインはループを位相検波器１２９から上または
下の側波帯にロックするように正または負の極性に切換
えることができる。
スイッチ１３３が線路１３６を選択するときは、発振器
１２３からの出力は発振器１０３からの１００Ｍｔｌｚ
出力のｎ倍である。ｎの選択は位相ロックを確立する前
に発振器１２３を所要周波数の近くに設定して行う。
１２３からの出力は発振器１０３からの１００Ｍｔｌｚ
出力のｎ倍である。ｎの選択は位相ロックを確立する前
に発振器１２３を所要周波数の近くに設定して行う。
これにより発振器１２３の出力を１００ＭＨｚごとの周
波数に、たとえば１０００．１１００．１２００−−−
− ＭＨｚに口７りすることができる。
波数に、たとえば１０００．１１００．１２００−−−
− ＭＨｚに口７りすることができる。
スイッチ１３３が線路１３８を選択し、スイッチ１５５
が線路１４９を選択すると、位相検波器１２９への入力
は４０ＭＨｚであり、サンプラー１２７の出力は位相検
波器１２９の動作により４０ＭＨｚになる。発振器１２
３の周波数は増幅器１３１の極性によって決まる１００
？ＩＨｚの４０Ｍ１１ｚ、たとえば、１０４０．１０６
０．１１４０．１１６０、−−−−〜ＭＨｚの周波数に
ロックすることができる。スイッチ１５５が線路１５３
を選択すると、位相検波器１２９への入力は２０ Ｍ
Ｈｚであり、これにより発振器１２３の出力を１００Ｍ
Ｈ２のｎ倍プラスまたはマイナス２０ＭＨｚの周波数、
たとえば、１０２０．１０８０．１１２０．１１８０−
−−−ＭＨｚにロックすることができる。
が線路１４９を選択すると、位相検波器１２９への入力
は４０ＭＨｚであり、サンプラー１２７の出力は位相検
波器１２９の動作により４０ＭＨｚになる。発振器１２
３の周波数は増幅器１３１の極性によって決まる１００
？ＩＨｚの４０Ｍ１１ｚ、たとえば、１０４０．１０６
０．１１４０．１１６０、−−−−〜ＭＨｚの周波数に
ロックすることができる。スイッチ１５５が線路１５３
を選択すると、位相検波器１２９への入力は２０ Ｍ
Ｈｚであり、これにより発振器１２３の出力を１００Ｍ
Ｈ２のｎ倍プラスまたはマイナス２０ＭＨｚの周波数、
たとえば、１０２０．１０８０．１１２０．１１８０−
−−−ＭＨｚにロックすることができる。
−まとめにして考えると、これら出力周波数の組合せに
より２０ＭＨｚきざみの出力が得られる。すなわち、１
００Ｘ ｎ ＋２０．４０．６０、または８０ ［ＭＨ
ｚ］の出力が可能である。このようにして、ＲＦ基準ル
ープ１２１は任意の所定出力信号に関して分解能２０Ｍ
Ｈｚの信号を発生することができる。ＲＦ基準ループ１
２１からの出力信号、すなわち、発振器１２３のろ波出
力は、線路１５９を経由して出力加算ループ１９３に加
えられる。
より２０ＭＨｚきざみの出力が得られる。すなわち、１
００Ｘ ｎ ＋２０．４０．６０、または８０ ［ＭＨ
ｚ］の出力が可能である。このようにして、ＲＦ基準ル
ープ１２１は任意の所定出力信号に関して分解能２０Ｍ
Ｈｚの信号を発生することができる。ＲＦ基準ループ１
２１からの出力信号、すなわち、発振器１２３のろ波出
力は、線路１５９を経由して出力加算ループ１９３に加
えられる。
ＩＦ基準ループ１６１は、１０ＭＨｚから２０ＭＨｚま
での出力信号を分数ＩＬｚ（ｆｒａｃｔｉｏｎａｌ Ｈ
ｚ）きざみで発生するフラクショナルーＮ位相ロック・
ループである。
での出力信号を分数ＩＬｚ（ｆｒａｃｔｉｏｎａｌ Ｈ
ｚ）きざみで発生するフラクショナルーＮ位相ロック・
ループである。
この出力信号は、以下で説明するように、ＲＦ基準ルー
プ１２１の出力と混合されて分解能ＩＨｚの所定のシン
セサイザー出力信号を生ずる。ＩＦ基準ループの周波数
範囲はＲＦ基準ループ出力の２０ＭＩ（ｚステップ間を
受は持つには適当である。
プ１２１の出力と混合されて分解能ＩＨｚの所定のシン
セサイザー出力信号を生ずる。ＩＦ基準ループの周波数
範囲はＲＦ基準ループ出力の２０ＭＩ（ｚステップ間を
受は持つには適当である。
１Ｆ基準ループ１６１は発振器１６３、ミキサー１６７
、フィルタ１７３ 、Ｎ、Ｆ分周（フラクショナルーＮ
分周；Ｎ（整数）十Ｆ（端数））回路１６５、位相検波
器１６９、位相補正回路１７５、および増幅器１７１を
備えている。
、フィルタ１７３ 、Ｎ、Ｆ分周（フラクショナルーＮ
分周；Ｎ（整数）十Ｆ（端数））回路１６５、位相検波
器１６９、位相補正回路１７５、および増幅器１７１を
備えている。
発振器１６３からの出力である４２１ＭＨｚから４４２
ＭＩＩｚのふ 信号は時間軸１４１からの４００ＭＨｚ基準信号ともに
ミキサー１６７に加えられて２１ＭＨｚから４２ＭＨｚ
までの差信号を作る。２１ＭＨｚから４２ＭＨｚまでの
差信号は６０ＭＨｚ低域通過フィルタ１７３でろ波され
てＮ、Ｆ分周器１６５に加えられる。分周器１６５はフ
ラクショナルーＮ技法を使用して２１０．ＸＸＸから４
２０．ＸＸＸまでによる除算を行う。分周器１６５の出
力は、時間軸１４１から１０４．２ｋＨｚの基準信号を
も受信する位相検波器１６９に加えられる。１０４．２
ｋＨｚの基準信号は線路１８５の１０ＭＨｚの信号を分
周器１８７で９６で割って作られる。位相検波器１６９
の出力信号はＡＰ１１７５で平らにならされて発振器１
６３を駆動する増幅器１７１に加えられ、ループを完成
する。増幅器１７１のゲインはループをミキサー１６７
からの上または下の側波帯にロックするように正または
負の極性に切換えることができる。フラクショナルーＮ
ＩＦ基準ルー１１６１の出力は４２１．００１ＭＨ
ｚから４４２．０００ＭＨ２までの信号であって、可変
分周器回路１９１に加えられる。分周器回路１９１はこ
の信号を２２から４４までの範囲で変る整数で割って１
．０Ｈｚの分解能を有する１０ＭＨｚ〜２０ＭＨｚの出
力信号を生じ、この出力信号が出力加算ループ１９３の
位相検波器１９９に加えられる。
ＭＩＩｚのふ 信号は時間軸１４１からの４００ＭＨｚ基準信号ともに
ミキサー１６７に加えられて２１ＭＨｚから４２ＭＨｚ
までの差信号を作る。２１ＭＨｚから４２ＭＨｚまでの
差信号は６０ＭＨｚ低域通過フィルタ１７３でろ波され
てＮ、Ｆ分周器１６５に加えられる。分周器１６５はフ
ラクショナルーＮ技法を使用して２１０．ＸＸＸから４
２０．ＸＸＸまでによる除算を行う。分周器１６５の出
力は、時間軸１４１から１０４．２ｋＨｚの基準信号を
も受信する位相検波器１６９に加えられる。１０４．２
ｋＨｚの基準信号は線路１８５の１０ＭＨｚの信号を分
周器１８７で９６で割って作られる。位相検波器１６９
の出力信号はＡＰ１１７５で平らにならされて発振器１
６３を駆動する増幅器１７１に加えられ、ループを完成
する。増幅器１７１のゲインはループをミキサー１６７
からの上または下の側波帯にロックするように正または
負の極性に切換えることができる。フラクショナルーＮ
ＩＦ基準ルー１１６１の出力は４２１．００１ＭＨ
ｚから４４２．０００ＭＨ２までの信号であって、可変
分周器回路１９１に加えられる。分周器回路１９１はこ
の信号を２２から４４までの範囲で変る整数で割って１
．０Ｈｚの分解能を有する１０ＭＨｚ〜２０ＭＨｚの出
力信号を生じ、この出力信号が出力加算ループ１９３の
位相検波器１９９に加えられる。
一般に、位相検波器１９９では約１オクターブの同調範
囲が必要である。以前のシンセサイザーでは、この範囲
は、一般に２で割る固定分周器を伴うＩＦ基準ループに
より、慣例的に作られてきた。
囲が必要である。以前のシンセサイザーでは、この範囲
は、一般に２で割る固定分周器を伴うＩＦ基準ループに
より、慣例的に作られてきた。
分周器が固定されているので、ＩＦ基準ループ内の可変
発振器はオクターブの範囲で発振できなければならない
。本発明によれば、同調範囲は、大きな除数、たとえば
、２２から４４を有する可変分周器を伴うフラクショナ
ルーＮ ＩＦ基準ループにより作られる。除数を変え
れば同調範囲の大きな部分を包含することができるので
、ＩＦ基準ループ内の可変発振器は１オクターブの一部
をまかなうだけでよい。その結果、必要なオクターブ同
調範囲にわたりわずかなステップで発振周波数を連続さ
せながらＩＦ基準信号の雑音を減らすことができる。
発振器はオクターブの範囲で発振できなければならない
。本発明によれば、同調範囲は、大きな除数、たとえば
、２２から４４を有する可変分周器を伴うフラクショナ
ルーＮ ＩＦ基準ループにより作られる。除数を変え
れば同調範囲の大きな部分を包含することができるので
、ＩＦ基準ループ内の可変発振器は１オクターブの一部
をまかなうだけでよい。その結果、必要なオクターブ同
調範囲にわたりわずかなステップで発振周波数を連続さ
せながらＩＦ基準信号の雑音を減らすことができる。
フラクショナルーＮループから生ずる雑音の源は二つの
部分から構成される。雑音の一つの源は分数除算とＡＰ
Ｉの不完全さとの関数であるフラクショナル（ｆｒａｃ
ｔｉｏｎａｌ）雑音である。この雑音は出力分周器の除
数に使用する因数によって減少する。
部分から構成される。雑音の一つの源は分数除算とＡＰ
Ｉの不完全さとの関数であるフラクショナル（ｆｒａｃ
ｔｉｏｎａｌ）雑音である。この雑音は出力分周器の除
数に使用する因数によって減少する。
したがって、慣例的に使用している２で割るかわりに、
本発明の２２から４４までの分周器を使用すれば、この
源からの雑音が１１分の１から２２分の１の間で減少す
る。雑音の第２の源は発振器１６３のバラクタ−の同調
範囲に比例する。Ｎ、Ｆ分周器は約２０ＭＨｚから４０
Ｍ）Ｉｚで動作しているから、発振器１６３の同調範囲
は２０Ｍ）Ｉｚである。この範囲は通常必要な１０ＭＩ
Ｉｚの２倍であるが、ここでもまた雑音は除数分の１に
減少するので、この雑音源も従来の方法より１１分の１
から２２分の１だけ減少する。
本発明の２２から４４までの分周器を使用すれば、この
源からの雑音が１１分の１から２２分の１の間で減少す
る。雑音の第２の源は発振器１６３のバラクタ−の同調
範囲に比例する。Ｎ、Ｆ分周器は約２０ＭＨｚから４０
Ｍ）Ｉｚで動作しているから、発振器１６３の同調範囲
は２０Ｍ）Ｉｚである。この範囲は通常必要な１０ＭＩ
Ｉｚの２倍であるが、ここでもまた雑音は除数分の１に
減少するので、この雑音源も従来の方法より１１分の１
から２２分の１だけ減少する。
可変分周器にはその他の利点がある。範囲を隙間なく覆
うには、可変発振器、すなわち、発振器１６３は二つの
最小分周比の間の周波数の範囲を覆わなければならない
。除数がより大きくなれば、この範囲は分周出力に関し
てより小さくなる。したがって、一般に、分周器に入る
周波数が高くなればなる程、分周比は大きくなり、覆わ
なければならない範囲が狭くなり、出力雑音が小さくな
る。
うには、可変発振器、すなわち、発振器１６３は二つの
最小分周比の間の周波数の範囲を覆わなければならない
。除数がより大きくなれば、この範囲は分周出力に関し
てより小さくなる。したがって、一般に、分周器に入る
周波数が高くなればなる程、分周比は大きくなり、覆わ
なければならない範囲が狭くなり、出力雑音が小さくな
る。
出力加算ループ１９３はＲＦ基準ループ１２１からの信
号とＩＦ基準ループ１６１からの信号とを混合してシン
セサイザーの出力信号を生ずる。出力加算ループ１９３
は発振器１９５、ミキサー１９７、位相検波器１９９、
および増幅器２０１を備えている。発振器１９５からの
出力信号はミキサー１９７に加えられる。ミキサー１９
７はまたＲＦ加算ループ１２１からの出力信号を受信し
て１０ＭＨｚから２０ＭＨｚまでの範囲の差信号を生じ
、この信号は位相検波器１９９に加えられる。位相検波
器１９９はまた分周器１９１から１０ＭＨｚから２０Ｍ
ＨｚまテノＩＦ基準信号を受信する。位相検波器１９９
からの出力信号は増幅器２０１に加えられて発振器１９
５を駆動する。増幅器２０１のゲインはループをミキサ
ー１９７からの上または下の側波帯にロックするように
正または負の極性に切換えることができる。したがって
発振器１９５は９８０ＭＨｚから１５２０ＭＨｚまでの
範囲で１．０Ｈｚの分解能を有する所要出力信号を出力
線２０８に作り出す。
号とＩＦ基準ループ１６１からの信号とを混合してシン
セサイザーの出力信号を生ずる。出力加算ループ１９３
は発振器１９５、ミキサー１９７、位相検波器１９９、
および増幅器２０１を備えている。発振器１９５からの
出力信号はミキサー１９７に加えられる。ミキサー１９
７はまたＲＦ加算ループ１２１からの出力信号を受信し
て１０ＭＨｚから２０ＭＨｚまでの範囲の差信号を生じ
、この信号は位相検波器１９９に加えられる。位相検波
器１９９はまた分周器１９１から１０ＭＨｚから２０Ｍ
ＨｚまテノＩＦ基準信号を受信する。位相検波器１９９
からの出力信号は増幅器２０１に加えられて発振器１９
５を駆動する。増幅器２０１のゲインはループをミキサ
ー１９７からの上または下の側波帯にロックするように
正または負の極性に切換えることができる。したがって
発振器１９５は９８０ＭＨｚから１５２０ＭＨｚまでの
範囲で１．０Ｈｚの分解能を有する所要出力信号を出力
線２０８に作り出す。
ＩＦ基準ループ部の別の構成を第２図に示す。第２図の
要素で第１図の要素と同じ機能を行うものは第１図に使
用した参照番号を付ける。ＩＦ基準ルー１２６１はフラ
クショナルーＮ位相ロック・ループであって、第１図に
示すルー１１６１の出力と同じ、１０ＭＨｚから２０Ｍ
Ｈｚまで分数Ｈｚとびの出力信号を発生する。違うのは
可変発振器２６３はもっと低い周波数で動作し、発振器
２６３の出力は４００ＭＨｚの基準周波数と混合されて
、ループ内ではなくフラクショナルーＮループの外でろ
波されるという点である。
要素で第１図の要素と同じ機能を行うものは第１図に使
用した参照番号を付ける。ＩＦ基準ルー１２６１はフラ
クショナルーＮ位相ロック・ループであって、第１図に
示すルー１１６１の出力と同じ、１０ＭＨｚから２０Ｍ
Ｈｚまで分数Ｈｚとびの出力信号を発生する。違うのは
可変発振器２６３はもっと低い周波数で動作し、発振器
２６３の出力は４００ＭＨｚの基準周波数と混合されて
、ループ内ではなくフラクショナルーＮループの外でろ
波されるという点である。
ＩＦ基準ループ２６１は発振器２６３、Ｎ、Ｆ分周回路
１６５、位相検波器１６９、位相補正回路１７５、増幅
器１７１、ミキサー１６７、およびフィルタ２７３を備
えている。
１６５、位相検波器１６９、位相補正回路１７５、増幅
器１７１、ミキサー１６７、およびフィルタ２７３を備
えている。
発振器２６３からの出力である４０ＭＨｚから６０ＭＨ
ｚまでの信号はＮ、Ｆ分周器１６５に加えられる。分周
器１６５は４００．ＸＸＸから６００．ＸＸＸまでで割
るのにフラクショナルーＮ技法を使用している。分周器
１６５の出力は時間軸１４１から１０４．２ｋＨｚの基
準信号をも受信する位相検波器１６９に加えられる。１
０４．２ｋＨｚの基準信号は線路１８５の１０ＭＨｚの
信号を分周器１８７で９６で割ることによって生ずる。
ｚまでの信号はＮ、Ｆ分周器１６５に加えられる。分周
器１６５は４００．ＸＸＸから６００．ＸＸＸまでで割
るのにフラクショナルーＮ技法を使用している。分周器
１６５の出力は時間軸１４１から１０４．２ｋＨｚの基
準信号をも受信する位相検波器１６９に加えられる。１
０４．２ｋＨｚの基準信号は線路１８５の１０ＭＨｚの
信号を分周器１８７で９６で割ることによって生ずる。
位相検波器１６９の出力はＡＰ１１７５で平らにならさ
れ、発振器２６３を駆動する増幅器１７１に加えられ、
フラクショナルーＮループを完成する。発振器２６３の
出力は時間軸１４１からの４００ＭＨｚ基準信号ととも
にミキサー１６７にも加えられて４４０ＭＨｚから４６
０ＭＨｚまでの和信号を生ずる。４４０ＭＨｚから４６
０ＭＨｚまでの和信号は帯域通過フィルタ２７３でろ波
されて不要な高調波が除去される。ＩＦ基準ループ２６
１の出力は４４０．００１ＭＨｚから４６０．ＯＯＯＭ
Ｈｚまでの信号であって、可変分周器回路１９１に加え
られる。分周器回路１９１はこの信号を２３から４４ま
での範囲で変化する整数で割って１０Ｍ１ｌｚから２０
ＭＨｚまでの出力信号を１．０Ｈｚの分解能で生じ、こ
れが出力加算ループ１９３の位相検波器１９９に加えら
れることになる。
れ、発振器２６３を駆動する増幅器１７１に加えられ、
フラクショナルーＮループを完成する。発振器２６３の
出力は時間軸１４１からの４００ＭＨｚ基準信号ととも
にミキサー１６７にも加えられて４４０ＭＨｚから４６
０ＭＨｚまでの和信号を生ずる。４４０ＭＨｚから４６
０ＭＨｚまでの和信号は帯域通過フィルタ２７３でろ波
されて不要な高調波が除去される。ＩＦ基準ループ２６
１の出力は４４０．００１ＭＨｚから４６０．ＯＯＯＭ
Ｈｚまでの信号であって、可変分周器回路１９１に加え
られる。分周器回路１９１はこの信号を２３から４４ま
での範囲で変化する整数で割って１０Ｍ１ｌｚから２０
ＭＨｚまでの出力信号を１．０Ｈｚの分解能で生じ、こ
れが出力加算ループ１９３の位相検波器１９９に加えら
れることになる。
以上説明したように本発明を用いることにより、広い周
波数範囲にわたり、低位相雑音、高分解能を有する信号
を従来より少ない位相ロック・ループ数で発生でき、し
たがって比較的低価格で高性能のシンセサイザを提供す
ることができる。
波数範囲にわたり、低位相雑音、高分解能を有する信号
を従来より少ない位相ロック・ループ数で発生でき、し
たがって比較的低価格で高性能のシンセサイザを提供す
ることができる。
第１図は、本発明の一実施例の概略ブロック図、第２図
は、ＩＦ基準ループ部に関する別の実施例の概略ブロッ
ク図である。
は、ＩＦ基準ループ部に関する別の実施例の概略ブロッ
ク図である。
Claims (2)
- （１）次の（イ）〜（ニ）を備えた高周波数シンセサイ
ザー。 （イ）複数の基準周波数信号を発生する時間軸手段。 （ロ）前記時間軸基準周波数信号の少なくとも１つと同
期し、かつ第１の周波数ステップ幅を有する信号を発生
するＲＦ基準周波数信号発生手段。 （ハ）前記時間軸基準周波数信号の少なくとも１つと同
期し、前記ＲＦ基準周波数信号の周波数ステップ幅内を
より小さい第２の周波数ステップ幅で補間するための信
号を発生するＩＦ基準周波数信号発生手段。 （ニ）前記ＲＦ基準周波数信号と前記ＩＦ基準周波数信
号とを混成し、前記第１の周波数ステップ幅以上の分解
能を有する、出力信号を発生する出力信号発生手段。 - （２）前記ＩＦ基準周波数信号発生手段が次の（ホ）〜
（ヘ）を備えた特許請求の範囲第１項記載の高周波数シ
ンセサイザー。 （ホ）前記所要のＩＦ基準周波数と倍数関係にある周波
数を有する第１の信号を発生するＩＦ基準ループ。 （ヘ）前記第１の信号を分周して前記所要のＩＦ基準周
波数信号を発生する可変分周器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/859,096 US4763083A (en) | 1986-05-02 | 1986-05-02 | Low phase noise RF synthesizer |
| US859096 | 1986-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260429A true JPS62260429A (ja) | 1987-11-12 |
| JP2637418B2 JP2637418B2 (ja) | 1997-08-06 |
Family
ID=25330025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62104164A Expired - Fee Related JP2637418B2 (ja) | 1986-05-02 | 1987-04-27 | 高周波数シンセサイザー |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4763083A (ja) |
| EP (1) | EP0244571B1 (ja) |
| JP (1) | JP2637418B2 (ja) |
| CA (1) | CA1282123C (ja) |
| DE (1) | DE3774482D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2209442A (en) * | 1987-09-04 | 1989-05-10 | Marconi Instruments Ltd | Frequency synthesizer |
| DE3837246A1 (de) * | 1988-10-28 | 1990-05-03 | Siemens Ag | Frequenzgenerator |
| US4994762A (en) * | 1989-11-20 | 1991-02-19 | Motorola, Inc. | Multiloop synthesizer with optimal spurious performance |
| IT1243681B (it) * | 1990-07-20 | 1994-06-21 | Sits Soc It Telecom Siemens | Sintetizzatore di frequenza a microonde multianello a basso rumore di fase. |
| US5146186A (en) * | 1991-05-13 | 1992-09-08 | Microsource, Inc. | Programmable-step, high-resolution frequency synthesizer which substantially eliminates spurious frequencies without adversely affecting phase noise |
| US5267182A (en) * | 1991-12-31 | 1993-11-30 | Wilke William G | Diophantine synthesizer |
| US5224132A (en) * | 1992-01-17 | 1993-06-29 | Sciteq Electronics, Inc. | Programmable fractional-n frequency synthesizer |
| EP0595377A1 (en) * | 1992-10-29 | 1994-05-04 | MIZAR S.p.A. | Frequency synthesis system for generating microwave oscillations |
| FR2702107B1 (fr) * | 1993-02-25 | 1995-06-09 | Dassault Electronique | Synthétiseur de fréquence. |
| US5374902A (en) * | 1993-05-12 | 1994-12-20 | Wiltron Company | Ultra low phase noise microwave synthesizer |
| US6087865A (en) * | 1994-12-22 | 2000-07-11 | Anritsu Company | Programmable frequency divider |
| DE19534462C2 (de) * | 1995-09-16 | 1999-08-26 | Temic Semiconductor Gmbh | Übertragungsverfahren |
| US5717730A (en) * | 1995-12-22 | 1998-02-10 | Microtune, Inc. | Multiple monolithic phase locked loops |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5741859A (en) * | 1980-08-27 | 1982-03-09 | Nippon Steel Corp | Method for teeming molten metal from ladle into tundish |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107612A (en) * | 1976-05-05 | 1978-08-15 | Frederick Electronics Corporation | Phase locked loop exciter generator for high frequency transmitter |
| GB2024546B (en) * | 1978-05-26 | 1982-12-22 | Racal Group Services Ltd | Frequency synthesisers |
| FR2565437A1 (fr) * | 1984-06-01 | 1985-12-06 | Adret Electronique | Etage de synthese de frequence de frequence ajoutant des grands pas de frequence a une frequence initiale. |
| US4603304A (en) * | 1984-06-27 | 1986-07-29 | Hewlett-Packard Company | Reference frequency generation for split-comb frequency synthesizer |
-
1986
- 1986-05-02 US US06/859,096 patent/US4763083A/en not_active Expired - Lifetime
-
1987
- 1987-01-19 CA CA000527623A patent/CA1282123C/en not_active Expired - Lifetime
- 1987-02-16 EP EP87102161A patent/EP0244571B1/en not_active Expired
- 1987-02-16 DE DE8787102161T patent/DE3774482D1/de not_active Expired - Lifetime
- 1987-04-27 JP JP62104164A patent/JP2637418B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5741859A (en) * | 1980-08-27 | 1982-03-09 | Nippon Steel Corp | Method for teeming molten metal from ladle into tundish |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2637418B2 (ja) | 1997-08-06 |
| CA1282123C (en) | 1991-03-26 |
| EP0244571A3 (en) | 1989-03-22 |
| DE3774482D1 (de) | 1991-12-19 |
| EP0244571B1 (en) | 1991-11-13 |
| US4763083A (en) | 1988-08-09 |
| EP0244571A2 (en) | 1987-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105187059B (zh) | 一种宽带低相噪本振频率合成电路及方法 | |
| JPS62260429A (ja) | 高周波数シンセサイザ− | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| TW201020715A (en) | Frequency generation techniques | |
| JPS6159017B2 (ja) | ||
| US4225828A (en) | PLL Synthesizer | |
| JPS6363137B2 (ja) | ||
| US6493410B1 (en) | Wide band high resolution synthesizer | |
| JP2005057754A (ja) | オフセット・ループ合成器のための直接周波数合成器 | |
| JPS6362701B2 (ja) | ||
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JP2947203B2 (ja) | 周波数シンセサイザ | |
| JPS6384320A (ja) | マイクロ波帯周波数シンセサイザ | |
| JPS6238352Y2 (ja) | ||
| JPS6238351Y2 (ja) | ||
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JPH0311960Y2 (ja) | ||
| JP2563256B2 (ja) | マイクロ波帯周波数シンセサイザ | |
| JP2004166079A (ja) | ローカル信号発生装置 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP5133893B2 (ja) | 共有発振器を有する信号調整回路 | |
| JPH06224957A (ja) | 無線送信器 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ | |
| JPH0345936B2 (ja) | ||
| JPH0659031B2 (ja) | 位相同期発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |