CN113037459A - 时钟同步方法、装置和视频处理设备 - Google Patents

Abstract

本发明实施例涉及一种时钟同步方法、一种时钟同步装置和一种视频处理设备。所述时钟同步方法例如包括：接收参考时钟信号；判断参考时钟信号的类型，并在判断参考时钟信号为外部时钟信号的情况下，进行以下步骤：接收视频源输出接口对应的输出时钟信号；计算输出时钟信号和参考时钟信号的相位差值以及相位差趋势；以及根据相位差值和相位差趋势判断当前满足预设调节条件后，根据相位差改变视频源输出接口对应的输出时钟信号的时钟频率得到目标时钟信号。本发明实施例可以实现参考时钟信号为外部时钟信号时的动态调节。

Description

时钟同步方法、装置和视频处理设备

技术领域

本发明涉及时钟同步技术领域，尤其涉及一种时钟同步方法、一种时钟同步装置和一种视频处理设备。

背景技术

目前，视频处理器在视频处理及显示过程中要保证指定的视频源输出接口同步工作在指定的参考同步信号下，参考同步信号可以是系统内部的同步信号，也可以是外部输入的Genlock(同步锁定)信号，也可以是各个输入视频源信号。视频处理器需要通过合理的机制锁定任意的参考同步信号以保证视频处理及输出的同步性。

现有的视频处理器的同步方案都是通过专业的锁相环芯片锁定外部参考的Genlock信号以产生系统的同步参考时钟。然而专业的锁相环芯片价格昂贵，不太适合成本敏感的产品批量使用，并且采用专业的锁相环芯片，不能灵活的锁定不同格式的输入源同步参考信号。

发明内容

因此，本发明实施例提出了一种时钟同步方法、一种时钟同步装置和一种视频处理设备，可以实现参考时钟信号为外部时钟信号时的动态调节，无需专业的锁相环芯片。

具体地，第一方面，本发明实施例提出一种时钟同步方法，包括：接收参考时钟信号；判断所述参考时钟信号的类型，并在判断所述参考时钟信号为外部时钟信号的情况下，进行以下步骤：接收视频源输出接口对应的输出时钟信号；计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势；以及根据所述相位差值和所述相位差趋势判断当前满足预设调节条件后，根据所述相位差改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到目标时钟信号。

在现有技术中通常通过专业的锁相环芯片锁定外部Genlock信号以产生系统的同步参考时钟，然而专业的锁相环芯片价格昂贵，不太适合成本敏感的产品批量使用，并且采用专业的锁相环芯片，不能灵活的锁定不同格式的输入源同步参考信号。本发明实施例通过在参考时钟信号为外部时钟信号的情况下，计算参考时钟信号和输出时钟信号的相位差值和相位差趋势，根据相位差值和相位差趋势判断满足调节条件后，根据相位差改变输出时钟信号的时钟频率以得到目标时钟信号，实现了输出时钟信号的动态调节以追踪参考时钟信号，通过通用的时钟芯片就可以实现时钟同步功能，避免使用专业的锁相环芯片的情况，降低成本，适用于成本敏感的产品，有利于批量使用，能够灵活锁定不同格式的输入源同步参考信号。

在本发明的一个实施例中，所述计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势，包括：在预设时间内对所述输出时钟信号和所述参考时钟信号进行计数得到第一数值和第二数值；根据所述第一数值和所述第二数值计算得到所述相位差值；根据多组对应的相位差值计算得到所述相位差趋势。

在本发明的一个实施例中，所述接收视频源输出接口对应的输出时钟信号，包括：根据所述参考时钟信号产生复位信号至所述视频源输出接口，以由所述视频源输出接口重新生成对应的输出时钟信号。

在本发明的一个实施例中，所述根据所述相位差值和所述相位差趋势判断当前满足预设调节条件，包括：所述相位差值大于预设阈值、且所述相位差趋势不变或者不断增大。

在本发明的一个实施例中，所述根据所述相位差值改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号，包括：在所述相位差值为超前状态的情况下，调节所述时钟发生器的分频系数以提高所述视频输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号；在所述相位差值为不超前状态的情况下，调节所述时钟发生器的所述分频系数以降低所述视频输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号。

在本发明的一个实施例中，前述时钟同步方法还包括：在判断所述参考时钟信号为内部时钟信号的情况下，将所述参考时钟信号发送至视频源输出接口，以由所述视频源输出接口根据所述参考时钟信号调整对应的输出时钟信号得到目标时钟信号。

在本发明的一个实施例中，在所述在判断所述参考时钟信号为外部时钟信号的情况下，进行以下步骤之后，还包括：接收并响应模式切换指令，将所述参考时钟信号由所述外部时钟信号更改为内部时钟信号。

第二方面，本发明实施例提出一种时钟同步装置，适于执行如前述中任意一项所述的时钟同步方法，包括：信号接收模块，用于接收参考时钟信号；判断处理模块，用于判断所述参考时钟信号的类型，并在判断所述参考时钟信号为外部时钟信号的情况下，进行以下步骤：接收视频源输出接口对应的输出时钟信号；计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势；以及根据所述相位差值和所述相位差趋势判断当前满足预设调节条件后，根据所述相位差改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到目标时钟信号。

第三方面，本发明实施例提出一种视频处理设备，包括：微控制器；时钟发生器，连接所述微控制器；可编程逻辑器件，连接所述微控制器；视频源输出接口，连接所述时钟发生器和所述可编程逻辑器件；其中，所述可编程逻辑器件用于执行如前述中任意一项所述的时钟同步方法。

在本发明的一个实施例中，所述微控制器用于发送模式切换指令至所述可编程逻辑器件，以由所述可编程逻辑器件响应所述模式切换指令更改所述参考时钟信号的类型以将所述参考时钟信号由所述外部时钟信号更改为所述内部时钟信号、或者由所述内部时钟信号更改为所述外部时钟信号。

第四方面，本发明实施例提出一种时钟同步系统，包括：处理器和连接所述处理器的存储器；其中所述存储器存储有所述处理器执行的指令，且所述指令使得所述处理器执行操作以进行如前述中任意一项所述的时钟同步方法。

第五方面，本发明实施例提出一种计算机可读介质，所述计算机可读介质存储有计算机可读指令，所述计算机可读指令包括用于执行如前述中任意一项所述的时钟同步方法的指令。

由上可知，本发明实施例可以达成以下一个或多个有益效果：通过在参考时钟信号为外部时钟信号的情况下，计算参考时钟信号与输出时钟信号的相位差值和相位差趋势，根据相位差值和相位差趋势判断满足调节条件后，根据相位差改变输出时钟信号的时钟频率以得到目标时钟信号，实现了输出时钟信号的动态调节以追踪参考时钟信号，通过通用的时钟芯片就可以实现时钟同步功能，避免使用专业的锁相环芯片的情况，降低成本，适用于成本敏感的产品，有利于批量使用，能够灵活锁定不同格式的输入源同步参考信号。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明第一实施例提供的时钟同步方法的步骤流程图；

图2为图1所示的时钟同步方法的子步骤流程图；

图3为本发明第一实施例提供的时钟同步方法中参考时钟信号与FPGA的关系示意图；

图4为本发明第一实施例提供的时钟同步方法的一种具体实施方式涉及的信号关系示意图；

图5为本发明第二实施例提供的时钟同步装置的模块示意图；

图6为本发明第三实施例提供的视频处理设备的结构示意图；

图7为本发明第四实施例提供的时钟同步系统的结构示意图；

图8为本发明第五实施例提供的计算机可读介质的结构示意图。

【附图标记说明】

S11-S13、S131-S133：时钟同步方法步骤；

20：时钟同步装置；21：信号接收模块；23：处理判断模块；

30：视频处理设备；31：微控制器；32：时钟发生器；33：可编程逻辑器件；34：视频源输出接口；

40：时钟同步系统；41：处理器；42：存储器；

50：计算机可读介质。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来说明本发明。

为了使本领域普通技术人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本发明实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。

还需要说明的是，本发明中多个实施例的划分仅是为了描述的方便，不应构成特别的限定，各种实施例中的特征在不矛盾的情况下可以相结合，相互引用。

【第一实施例】

参见图1和图2，本发明第一实施例提出了一种时钟同步方法。如图1和图2所示，时钟同步方法例如包括步骤S11至步骤S13以及步骤S131至步骤S133。

步骤S11：接收参考时钟信号；

步骤S13：判断所述参考时钟信号的类型，并在判断所述参考时钟信号为外部时钟信号的情况下，进行步骤S131至步骤S133；

步骤S131：接收视频源输出接口对应的输出时钟信号；

步骤S132：计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势；

步骤S133：根据所述相位差值和所述相位差趋势判断当前满足预设调节条件后，根据所述相位差改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到目标时钟信号。

具体地，步骤S11中提到的参考时钟信号例如为内部时钟信号和/或外部时钟信号，内部时钟信号是指系统内部的同步信号，通常由视频源输出接口产生，外部时钟信号分为两种，一种为输入源时钟信号，即伴随输入视频源一起输入的同步信号，另一种为外部锁定时钟信号，即从外部输入的Genlock信号。

步骤S13中提到的判断参考时钟信号的类型，例如根据参考时钟信号的来源进行判断，以确定参考时钟信号属于内部时钟信号还是外部时钟信号。提到的外部时钟信号如前面所述，例如为输入源时钟信号或者外部同步锁定时钟信号，简而言之，外部时钟信号例如为输入视频源携带的同步时钟信号，或者是由外部设备产生的Genlock时钟信号，外部设备例如为外部控制卡、外部时钟发生器等。

步骤S131中提到的视频源输出接口即用于输出视频源的接口，其可以产生本身输出视频源所需的输出时钟信号。进一步地，步骤S131例如包括：根据所述参考时钟信号产生复位信号至所述视频源输出接口，以由所述视频源输出接口重新生成对应的输出时钟信号。举例而言，根据参考时钟信号的第一个上升沿产生复位信号作用在视频源输出接口的TimGen模块即输出时序调节模块，该模块会在复位信号的作用下进行复位重新生成输出时钟信号，TimGen模块用于产生输出时钟信号。

步骤S132例如包括：在预设时间内对所述输出时钟信号和所述参考时钟信号进行计数得到第一数值和第二数值；根据所述第一数值和所述第二数值计算得到所述相位差值；根据多组对应的相位差值计算得到所述相位差趋势。其中提到的预设时间可以为根据客户需求进行自定义设置的时间，其例如为一帧时间。步骤S132可以理解为，在每一帧时间内对输出时钟信号和参考时钟信号进行计数，记录在每一帧时间内输出时钟信号以及参考时钟信号各自对应多少个像素点，其中一个时钟周期代表一个像素点，由此可以得到每一帧时间内的输出时钟信号对应的像素点数量和参考时钟信号对应的像素点数量，根据每一帧时间内的输出时钟对应的像素点数量和参考时钟信号对应的像素点数量计算得到每一帧时间内的相位差值，即像素点之差。然后根据每一帧时间对应的相位差值即多组对应的相位差值可以计算得到输出时钟信号和参考时钟信号的相位差趋势。

步骤S133中提到的根据所述相位差值和所述相位差趋势判断当前满足预设调节条件例如包括：所述相位差值大于预设阈值、且所述相位差趋势不变或者不断增大。即预设调节条件是相位差值大于预设阈值、以及所述相位差趋势不变或者不断增大，只有当这些参数满足预设调节条件之后才会对输出时钟信号进行调节。具体地，系统会预先设置一个预设阙值，在计算完前述参数之后，判断相位差值是否大于预设阙值，当相位差值不大于预设阙值时不进行处理，在判断相位差值大于预设阙值之后，判断相位差趋势是否为不变或不断增大，当判断相位差趋势为减小时不进行处理，当判断相位差趋势为不变或不断增大时，才会进行处理，即当前满足预设调节条件。需要说明的是，前面提及的预设调节调节包含了输出时钟信号超前参考时钟信号的情况，即第二数值大于第一数值；以及还包含输出时钟信号滞后参考时钟信号的情况，即第二数值小于第一数值。

进一步地，步骤S133中提到的根据所述相位差值改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号例如包括：在所述相位差值为超前状态的情况下，调节所述时钟发生器的分频系数以提高所述视频输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号，在所述相位差值为不超前状态的情况下，调节所述时钟发生器的所述分频系数以降低所述视频输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号。其中，相位差值为超前状态可以理解为相位差值为正值，相位差值为不超前状态可以理解为相位差值为负值。此处可以理解为，在调节时钟发生器的分频系数时，基于分频系数的最小精度缓慢调节，并在调节的过程中时刻注意观察相位差值的趋势，例如在相位差值为超前状态的情况下，缓慢调节分频系数，当相位差值从超前状态变为不超前状态后，停止调节分频系数，在相位差值为不超前状态的情况下，缓慢调节分频系数，当相位差值从不超前状态变为超前状态后，停止调节分频系数。

进一步地，本发明实施例提供的时钟同步方法例如还包括：在判断所述参考时钟信号为内部时钟信号的情况下，将所述参考时钟信号发送至视频源输出接口，以由所述视频源输出接口根据所述参考时钟信号调整对应的输出时钟信号得到目标时钟信号。其中，提到的内部时钟信号例如为多个所述视频源输出接口中的目标视频源输出接口对应的输出时钟信号。此处可以理解为，当参考时钟信号为内部时钟信号时，多个视频源输出接口各自对应的输出时钟信号同频同源，在多个视频源输出接口中选择一个视频源输出接口的输出时钟信号当做参考时钟信号，以调节涉及的多个视频源输出接口的输出时钟信号。

进一步地，本发明实施例提供的时钟同步方法在步骤S13之后，例如还包括：接收并响应模式切换指令，将所述参考时钟信号由所述外部时钟信号更改为内部时钟信号。由此可以实现时钟同步的参考时钟信号的切换，满足用户的需求，更加智能化。

为了更好地理解本实施例，下面结合图3和图4对本实施例提供的时钟同步方法的一个具体实施方式进行说明。

本实施例提供的时钟同步方法例如实现在视频处理器中，视频处理器内部设置有FPGA和MCU，图3示意出本具体实施方式涉及的参考时钟信号的三种来源：伴随输入视频源的输入源时钟信号，外部Genlock信号以及内部时钟信号即视频源输出接口对应的时钟信号。

视频处理器进行时钟同步例如包括两种模式，针对内部时钟信号的模式，即将内部时钟信号作为参考时钟信号；以及针对外部时钟信号的模式，即将外部时钟信号作为参考时钟信号。视频处理器可以在这两个模式之间进行切换，即FPGA可以响应MCU发送的模式切换指令，更改当前参考时钟信号的类型以将当前参考时钟信号由外部时钟信号更改为内部时钟信号、或者由内部时钟信号更改为外部时钟信号。MCU发送的模式切换指令例如为响应用户在上位机的操作得到的；或者视频处理器可以默认处于内部时钟信号的模式，当存在外部时钟信号时自动切换到外部时钟信号的模式。

在针对内部时钟信号的模式下，由于系统背板的参考时钟同源，各个视频源输出接口的输出时钟信号可以做到完全同源同频，在多个视频源输出接口同时工作拼接形成一幅画面时，FPGA会接收每个视频源输出接口发过来的输出时钟信号，对应图3中视频源输出接口输入至FPGA的OUT信号，然后FPGA在多个视频源输出接口发送过来的OUT信号中选择一个视频源输出接口对应的OUT信号当做参考时钟信号，并将这个选中的OUT信号发送至多个视频源输出接口，视频源输出接口可以根据这个OUT信号校正一次初始相位，如此一来保证各个视频源输出接口输出的输出时钟信号永远保持同步，如此就可以实现画面显示的严格同步模式。

在针对外部时钟信号的模式下，即选择外部Genlock信号作为参考时钟信号或是某个输入源的时钟信号作为参考时钟信号时，由于外部的信号与系统的时钟不是同源信号，系统内部的时钟无法锁定外部的时钟参考信号，所以需要动态调整输出时钟信号以保证能够同步外部参考时钟信号。下面结合图4对动态调整输出时钟信号的过程进行简要说明。

图4中RefVS代表外部时钟信号，GenVS代表输出时钟信号，TimGen模块位于视频源输出接口中。在将外部时钟信号当做参考时钟信号时，FPGA接收外部时钟信号，即RefVS信号，会在RefVS信号的边沿处例如上升沿产生一个复位信号发送至视频源输出接口以复位视频源输出接口内部TimGen模块，TimGen模块在复位后会重新产生输出时钟信号GenVS，以使得在最初始的条件下RefVs与GenVs之间存在一个固定的相位差。MCU设置一定的预设阈值，即相位差调节阈值，FPGA内部的VS检测模块中对RefVS信号以及GenVS信号进行时钟采样记录计数个数，根据计数个数计算得到相位差VsDelt以及相位差趋势，例如在200M时钟采样持续记录GenVS与RefVS的计数个数得到相位差以及相位差趋势，并保存在内部寄存器中，当相位差值VsDelt大于预设阈值时，FPGA向MCU发送中断，MCU根据中断回读FPGA内部寄存器中存储的计数个数得到相位差值以及相位差趋势，判断相位差趋势是否不断减小，当相位差趋势不断减小时，不做处理，当判断到相位差趋势为相位差不断增大或者不变时，当相位差处于超前状态，MCU修改时钟发生器的像素时钟小数分频系数使输出时钟加快，使得视频源输出接口输出的输出时钟信号GenVS的相位差朝减小的趋势发展，当相位差处于落后趋势时，MCU修改时钟发生器的像素时钟小数分频系数使输出时钟减慢，使得视频源输出接口输出的输出时钟信号GenVS的相位差朝增大的趋势发展，以达到GenVS持续跟踪RefVS的目的，实现同步外部Genlock或输入源同步的模式。需要说明的是，前述MCU修改时钟发生器的操作也可以由FPGA进行。关于当前GenVS是否超前RefVS本实施例并不限制，当GenVS超前RefVS，即GenVS的时钟频率高于RefVS，导致GenVS的周期小于RefVS，使得RefVS计数个数少于GenVS。当GenVS落后RefVS，即GenVS的时钟频率小于RefVS，导致GenVS的周期大于RefVS，使得RefVS计数个数多于GenVS。无论当前GenVS是否超前RefVS，均可使用前述方法实现时钟同步。

综上所述，本发明第一实施例提供的时钟同步方法实现了输出时钟信号的动态调节以追踪参考时钟信号，通过通用的时钟芯片就可以实现时钟同步功能，避免使用专业的锁相环芯片的情况，降低成本，适用于成本敏感的产品，有利于批量使用，能够灵活锁定不同格式的输入源同步参考信号，实现了视频处理器同步各种参考时钟信号，实现了系统内部时钟信号的任意同步参考。

【第二实施例】

参见图5，本发明第二实施例提供了一种时钟同步装置。如图5所示，时钟同步装置20例如包括信号接收模块21和判断处理模块23。

其中，信号接收模块21用于接收参考时钟信号。判断处理模块23用于判断所述参考时钟信号的类型，并在判断所述参考时钟信号为外部时钟信号的情况下，进行以下步骤：接收视频源输出接口对应的输出时钟信号；计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势；以及根据所述相位差值和所述相位差趋势判断当前满足预设调节条件后，根据所述相位差改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到目标时钟信号。

本实施例上述时钟同步装置20所实现的时钟同步方法如前述第一实施例所述，故在此不再进行详细讲述。可选地，第二实施例中的各个模块和上述其他操作或功能分别为了实现本发明第一实施例中的方法，为了简洁，不在此赘述。

综上所述，本发明第二实施例提供的时钟同步装置实现了输出时钟信号的动态调节以追踪参考时钟信号，通过通用的时钟芯片就可以实现时钟同步功能，避免使用专业的锁相环芯片的情况，降低成本，适用于成本敏感的产品，有利于批量使用，能够灵活锁定不同格式的输入源同步参考信号，实现了视频处理器同步各种参考时钟信号，实现了系统内部时钟信号的任意同步参考。

【第三实施例】

参加图6，本发明第三实施例提供一种视频处理设备。如图6所示，视频处理设备30例如包括：微控制器31、时钟发生器32、可编程逻辑器件33和视频源输出接口34。

其中，时钟发生器32连接微控制器31，可编程逻辑器件33连接微控制器31，视频源输出接口34连接时钟发生器32和可编程逻辑器件33，其中可编程逻辑器件33例如执行如第一实施例所述的时钟同步方法。关于时钟同步方法的说明可参考第一实施例，为了简洁在此不再赘述。

进一步地，微控制器31用于发送模式切换指令至可编程逻辑器件33，以由可编程逻辑器件33响应所述模式切换指令更改所述参考时钟信号的类型以将所述参考时钟信号由所述外部时钟信号更改为所述内部时钟信号、或者由所述内部时钟信号更改为所述外部时钟信号。

其中，微控制器31例如为MCU(Microcontroller Unit：微控制单元)，又称单片微型计算机(Single Chip Microcomputer)或者单片机；或者是其他具有一定的数据处理及运算能力的微处理器，比如ARM处理器和DSP处理器等。时钟发生器32为通用的时钟发生器，举例而言例如为SI9201时钟发生器。可编程逻辑器件33例如为FPGA(Field－ProgrammableGate Array，现场可编程门阵列)或其他类似逻辑器件。视频源输出接口34例如为网口。

本实施例提供的视频处理设备30的具体工作过程可参考第一实施例中的具体实施方式的说明，为了简洁在此不再赘述。其中，本实施例提供的视频处理设备30例如为视频处理器、视频切换器或者视频拼接器等用于视频处理的设备。

综上所述，本实施例提供的视频处理设备实现了输出时钟信号的动态调节以追踪参考时钟信号，通过通用的时钟芯片就可以实现时钟同步功能，避免使用专业的锁相环芯片的情况，降低成本，适用于成本敏感的产品，有利于批量使用，能够灵活锁定不同格式的输入源同步参考信号，实现了视频处理设备同步各种参考时钟信号，实现了系统内部时钟信号的任意同步参考。

【第四实施例】

参见图7，本发明第四实施例提供一种时钟同步系统。如图7所示，时钟同步系统40例如包括：处理器41和连接处理器41的存储器42。其中存储器42存储有处理器41执行的指令，且所述指令使得处理器41执行操作以进行如第一实施例所述的时钟同步方法。

本实施例提供的时钟同步系统40其指令使得处理器31执行操作以进行的时钟同步方法如前述第一实施例所述，故在此不再进行详细讲述。可选地，本实施例中的各个处理器、存储器分别为了实现本发明第一实施例中的方法，本实施例提供的时钟同步系统40的技术效果与第一实施例中时钟同步方法的技术效果相同，在此不再赘述。

【第五实施例】

参见图8，本发明第五实施例提供一种计算机可读介质。如图8所示，计算机可读介质50存储有计算机可读指令。计算机可读指令包括用于执行如前述第一实施例所述的时钟同步方法的指令，故在此不再进行重述。其中，计算机可读介质50例如为非易失性存储器，如包括：磁介质(如硬盘、软盘和磁带)，光介质(如CDROM盘和DVD)，磁光介质(如光盘)以及专门构造为用于存储和执行计算机可执行指令的硬件装置(如只读存储器(ROM)、随机存取存储器(RAM)、闪存等)。计算机可读介质50可由一个或多个处理器或处理装置来执行计算机可读指令。

本实施例提供的计算机可读介质50的技术效果与第一实施例中时钟同步方法的技术效果相同，在此不再赘述。

在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种时钟同步方法，其特征在于，包括：

接收参考时钟信号；

判断所述参考时钟信号的类型，并在判断所述参考时钟信号为外部时钟信号的情况下，进行以下步骤：

接收视频源输出接口对应的输出时钟信号；

计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势；以及

根据所述相位差值和所述相位差趋势判断当前满足预设调节条件后，根据所述相位差改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到目标时钟信号。

2.根据权利要求1所述的时钟同步方法，其特征在于，所述计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势，包括：

在预设时间内对所述输出时钟信号和所述参考时钟信号进行计数得到第一数值和第二数值；

根据所述第一数值和所述第二数值计算得到所述相位差值；

根据多组对应的相位差值计算得到所述相位差趋势。

3.根据权利要求1所述的时钟同步方法，其特征在于，所述接收视频源输出接口对应的输出时钟信号，包括：

根据所述参考时钟信号产生复位信号至所述视频源输出接口，以由所述视频源输出接口重新生成对应的输出时钟信号。

4.根据权利要求1所述的时钟同步方法，其特征在于，所述根据所述相位差值和所述相位差趋势判断当前满足预设调节条件，包括：

所述相位差值大于预设阈值、且所述相位差趋势不变或者不断增大。

5.根据权利要求4所述的时钟同步方法，其特征在于，所述根据所述相位差值改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号，包括：

在所述相位差值为超前状态的情况下，调节所述时钟发生器的分频系数以提高所述视频输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号；

在所述相位差值为不超前状态的情况下，调节所述时钟发生器的所述分频系数以降低所述视频输出接口对应的所述输出时钟信号的时钟频率得到所述目标时钟信号。

6.根据权利要求1所述的时钟同步方法，其特征在于，还包括：

在判断所述参考时钟信号为内部时钟信号的情况下，将所述参考时钟信号发送至视频源输出接口，以由所述视频源输出接口根据所述参考时钟信号调整对应的输出时钟信号得到目标时钟信号。

7.根据权利要求1所述的时钟同步方法，其特征在于，在所述在判断所述参考时钟信号为外部时钟信号的情况下，进行以下步骤之后，还包括：接收并响应模式切换指令，将所述参考时钟信号由所述外部时钟信号更改为内部时钟信号。

8.一种时钟同步装置，适于执行如权利要求1-7中任意一项所述的时钟同步方法，其特征在于，包括：

信号接收模块，用于接收参考时钟信号；

判断处理模块，用于判断所述参考时钟信号的类型，并在判断所述参考时钟信号为外部时钟信号的情况下，进行以下步骤：接收视频源输出接口对应的输出时钟信号；计算所述输出时钟信号和所述参考时钟信号的相位差值以及相位差趋势；以及根据所述相位差值和所述相位差趋势判断当前满足预设调节条件后，根据所述相位差改变所述视频源输出接口对应的所述输出时钟信号的时钟频率得到目标时钟信号。

9.一种视频处理设备，其特征在于，包括：

微控制器；

时钟发生器，连接所述微控制器；

可编程逻辑器件，连接所述微控制器；

视频源输出接口，连接所述时钟发生器和所述可编程逻辑器件；

其中，所述可编程逻辑器件用于执行如权利要求1-7中任意一项所述的时钟同步方法。

10.根据权利要求9所述的视频处理设备，其特征在于，所述微控制器用于发送模式切换指令至所述可编程逻辑器件，以由所述可编程逻辑器件响应所述模式切换指令更改所述参考时钟信号的类型以将所述参考时钟信号由所述外部时钟信号更改为所述内部时钟信号、或者由所述内部时钟信号更改为所述外部时钟信号。

Images