CN115941863A - 帧同步方法、逻辑模块及视频处理设备 - Google Patents

Abstract

本申请适用于显示控制技术领域，提供了一种帧同步方法、逻辑模块及视频处理设备。该帧同步方法包括：逻辑模块获取当前的参考频率；该逻辑模块基于当前的像素时钟生成当前的输出频率；该逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率。上述实现帧同步的过程中，获取当前的参考频率、基于当前的像素时钟生成当前的输出频率以及确定目标像素时钟频率都是由同一逻辑模块执行，目标像素时钟频率用于调整当前的像素时钟，可提高像素时钟的精度，避免出现误差积累的情况，提高了帧同步的性能。

Description

帧同步方法、逻辑模块及视频处理设备

技术领域

本申请属于显示控制技术领域，尤其涉及一种帧同步方法、逻辑模块及视频处理设备。

背景技术

视频输出锁相(Genlock)是一种同步技术，用于控制设备的输出视频信号的时序参数，使其与外部参考信号同步，从而达到输出视频信号与参考信号同步的目的。通常用于视频后期处理、非线性编辑以及演播室等场景。

帧同步(FrameLock)又称帧级同步，是Genlock中的一种方法，用于控制视频处理设备的输出视频信号的帧频与外部参考信号的帧频同步，从而确保演播室中的各个设备(摄像机、录像机、动画以及字幕机等)之间的有效协作。

为了实现帧同步，相关技术利用外部参考信号的帧频直接生成像素时钟，由于像素时钟的生成存在精度误差，这使得输出视频信号的帧频和外部参考信号的帧频并非严格同频，误差长时间积累易造成输出视频信号与参考信号失锁。

发明内容

本申请的主要目的在于提供一种帧同步方法、逻辑模块及视频处理设备，用于提高帧同步的性能。

第一方面，本申请实施例提供了一种帧同步方法，包括：

逻辑模块获取当前的参考频率，参考频率包括参考场同步信号的频率；

逻辑模块基于当前的像素时钟生成当前的输出频率，输出频率包括输出场同步信号的频率；

逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，目标像素时钟频率用于调整当前的像素时钟。

第一方面提供的帧同步方法，通过逻辑模块获取当前的参考频率，基于当前的像素时钟生成当前的输出频率，再根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，该目标像素时钟频率用于调整当前的像素时钟。本实施方式中，获取当前的参考频率、基于当前的像素时钟生成当前的输出频率以及确定目标像素时钟频率都是由同一逻辑模块执行，所确定的目标像素时钟频率用于调整当前的像素时钟，可提高像素时钟的精度，避免出现误差积累的情况，提升了帧同步的效果和精度，即提高了帧同步的性能。

可选地，在一些可能的实现方式中，逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，之后还包括：

逻辑模块触发时钟芯片基于目标像素时钟频率调整当前的像素时钟。

可选地，在一些可能的实现方式中，当首次触发时钟芯片产生像素时钟或信号输出参数发生更新时，由逻辑模块生成像素时钟频率，并触发时钟芯片基于生成的像素时钟频率产生像素时钟，其中，信号输出参数包括分辨率和/或刷新率。

可选地，在一些可能的实现方式中，当首次触发时钟芯片产生像素时钟或信号输出参数发生更新时，由逻辑模块从控制模块获取像素时钟频率，并触发时钟芯片基于所获取的像素时钟频率产生像素时钟，其中，信号输出参数包括分辨率和/或刷新率。

可选地，在一些可能的实现方式中，逻辑模块和控制模块分别为独立的两个芯片；

或者，逻辑模块和控制模块分别为集成于同一芯片的两个模块。

可选地，在一些可能的实现方式中，逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，包括：

基于比例积分微分控制器和相位差确定相位调整值；

基于相位调整值调整当前的像素时钟频率，得到目标像素时钟频率。

可选地，在一些可能的实现方式中，基于相位调整值调整当前的像素时钟频率包括：

确定相位调整值占M个帧周期的百分比，M为正整数；

根据百分比调整当前的像素时钟频率。

可选地，在一些可能的实现方式中，逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，包括：

当相位差的绝对值大于预设阈值，且参考频率大于输出频率时，逻辑模块基于绝对值提高当前的像素时钟频率，得到目标像素时钟频率；或，

当相位差的绝对值大于预设阈值，且参考频率小于输出频率时，逻辑模块基于绝对值降低当前的像素时钟频率，得到目标像素时钟频率；或，

当相位差的绝对值小于或等于预设阈值时，逻辑模块将当前的像素时钟频率确定为目标像素时钟频率。

第二方面，本申请实施例提供了一种逻辑模块，包括：

相位检测单元，用于获取当前的参考频率，参考频率包括参考场同步信号的频率；

生成单元，用于基于当前的像素时钟生成当前的输出频率，输出频率包括输出场同步信号的频率；

同步控制单元，用于根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，目标像素时钟频率用于调整当前的像素时钟。

第三方面，本申请实施例提供了一种视频处理设备，包括：处理器及存储器，该处理器和存储器耦合，该存储器存储有程序指令，当该存储器存储的程序指令被该处理器执行时执行上述第一方面提供的帧同步方法。

第四方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质中存储了计算机程序，该计算机程序包括程序指令，该程序指令当被处理器执行时使该处理器执行上述第一方面提供的帧同步方法。

第五方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在视频处理设备上运行时，使得该视频处理设备执行上述第一方面提供的帧同步方法。

可以理解的是，上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本申请提供的一种信号同步场景示意图；

图2是本申请提供的另一种信号同步场景示意图；

图3是本申请提供的一种输出信号与参考信号同步的时序示意图；

图4是本申请提供的一种帧同步实现方式示意图；

图5是本申请提供的一种实现帧同步的流程图；

图6是本申请一示例性实施例提供的帧同步方法的示意性流程图；

图7是本申请一实施例提供的一种逻辑模块示意图；

图8是本申请另一实施例提供的一种视频处理设备的示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。

另外，本申请所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请实施例中将会用到术语“包括”，用于指出其后所声明的特征的存在，但并不排除增加其它的特征。还应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本申请的描述中，还需要说明的是，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

为更好地理解本申请实施例，以下对实施例中可能涉及的术语或概念进行介绍。

1.现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)；

FPGA是在可编程阵列逻辑、通用阵列逻辑等可编程器件的基础上进一步发展的产物。它作为专用集成电路领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

2.微控制单元(Micro Controller Unit，MCU)；

MCU又称单片微型计算机(Single Chip Microcomputer)，是把中央处理器(Central Process Unit，CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、通用串行总线(UniversalSerial Bus，USB)、模数转换器等周边接口，甚至驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。

3.视频输出锁相(Genlock)；

Genlock是一种同步技术，用于控制视频处理设备的输出视频信号的时序参数，使其与外部参考信号同步，从而达到输出视频信号与参考信号同步的目的。通常用于视频后期处理、非线性编辑以及演播室等场景。

例如，在多台视频处理设备(如视频拼接器)协同工作拼接成大视频画面时，就需要保证各个视频处理设备输出视频信号与参考信号同步。

4.帧同步(FrameLock)；

FrameLock又称帧级同步，是Genlock中的一种方法，用于控制视频处理设备的输出视频信号的帧频与外部参考信号的帧频同步，从而确保演播室中的各个设备(摄像机、录像机、动画以及字幕机等)之间的有效协作。

5.ARM；

ARM指增强的精简指令集计算机处理器(AdvancedReducedInstructionSetComputerMachines，ARM)。

6.场同步信号(VSYNC，VS)；

VS的作用是选择出显示面板上有效场信号区间。

7.比例积分微分控制器(Proportion IntegrationDifferentiation，PID)；

PID根据给定值和实际输出值构成控制偏差，一种算法简单、鲁棒性好、可靠性高的控制算法。

作为一个示例，请参见图1，图1是本申请提供的一种信号同步场景示意图。如图1所示，视频源用于提供参考信号，显示屏用于显示拼接后的视频画面。视频处理设备1、视频处理设备2以及视频处理设备3协同工作拼接成大视频画面在显示屏上显示。

其中，视频处理设备1和视频处理设备2开启了Genlock功能，使输出视频信号同步于参考信号。因此，视频处理设备1和视频处理设备2在显示屏上显示的拼接成的视频画面边缘无缝衔接。视频处理设备3没有开启Genlock功能，使其输出的视频信号未能同步于参考信号，导致在显示屏上显示的拼接成的视频画面边缘出现撕裂现象。即视频处理设备3未使用Genlock功能，导致其输出画面与其他视频处理设备的输出画面不同步。

作为另一个示例，请参见图2，图2是本申请提供的另一种信号同步场景示意图。如图2所示，在演播室场景中，摄像机在拍摄包含显示屏的场景时，需要保证摄像机视频采样与显示屏上的输出画面刷新保持同步，否则会造成摄像机拍摄到显示屏上的图像有滚动条纹。为了解决该问题，需在视频处理设备中开启Genlock功能。例如，视频处理设备开启Genlock功能，使输出视频信号同步于相机参考信号，从而避免摄像机拍摄到显示屏上的图像有滚动条纹。

上述两个示例充分说明Genlock功能对视频处理设备非常重要。为了实现视频处理设备之间的Genlock，可采用帧同步这种方法。例如，测量参考视频的场同步信号(Vertical Sync，VS)的频率(即参考场同步信号的频率，后面描述为“参考VS的频率”)，根据参考VS的频率确定像素时钟频率，之后根据该像素时钟频率产生像素时钟；由于输出视频信号的场同步信号(后面描述为“输出VS”)与像素时钟相关，基于参考VS确定用以产生像素时钟的像素时钟频率，可使得输出VS基本与参考VS同频。

请参见图3，图3是本申请提供的一种输出VS与参考VS同步的时序示意图，其展示了帧同步情况下输出VS、输出HS(即输出视频信号的行同步信号)与参考VS之间的理想状态。例如，输出VS与参考VS的上升沿保持一致，或者输出VS与参考VS的下降沿保持一致，再或者输出VS与参考VS的上升沿、下降沿均保持一致。

如前述，根据参考VS的频率确定像素时钟频率可基于如下公式(1)实现：

F_PCLK＝F_VS(ref)*Htotal*VTotal，(1)

上述公式(1)中，F_PCLK表示像素时钟频率，F_VS(ref)表示参考VS的频率，Htotal表示水平方向上的像素点，VTotal表示垂直方向上的像素点。

在实现帧同步的过程中，在测量参考VS的频率时会存在误差，时钟生成器(如时钟芯片)生成的像素时钟也有精度误差，由于这些误差的存在，导致实际的输出VS与参考VS并非严格同频，长时间累计误差易造成输出VS与参考VS之间失锁。

因此，在帧同步过程中需要对F_PCLK进行实时微调，以消除积累的误差，保证不会出现输出VS与参考VS之间失锁的情况。

相关技术中，通过MCU、FPGA两个器件实现对F_PCLK的实时微调。作为一个示例，请参见图4，图4是本申请提供的一种帧同步实现方式示意图。图4中示出的器件有FPGA、MCU以及时钟芯片。FPGA包括生成模块和相位检测模块，MCU包括频率控制模块和同步控制模块。

其中，相位检测模块检测参考VS(图4中用RefVs示意)的周期，并将RefVs的周期发送给MCU。MCU根据当前分辨率计算像素时钟频率，并利用芯片配置总线(Inter－Integrated Circuit，IIC)根据该像素时钟频率配置时钟芯片，使时钟芯片产生相应的像素时钟。

FPGA从时钟芯片获取稳定的像素时钟后，利用生成模块根据该像素时钟生成输出视频信号的帧同步信号(图4中描述为GenVs)，再利用相位检测模块计算RefVs与GenVs之间的相位差，并通过中断的方式将该相位差反馈给MCU。MCU中的同步控制模块根据该相位差计算出下一次时钟芯片的像素时钟频率，再通过频率控制模块将下一次时钟芯片的像素时钟频率发送给时钟芯片，以使该时钟芯片调整像素时钟的输出。

由于在测量RefVs的周期时会存在误差，时钟芯片配置时也有精度误差，导致RefVs与GenVs之间会存在较小误差，不能完全相同。因此，不能只配置一次时钟芯片，需要实时监控RefVs与GenVs之间的相位差，反复执行上述流程，才能保证RefVs的周期与GenVs的周期之间的相位差始终在较小范围内，以达到RefVs与GenVs同步的目的。

为了便于理解，请参见图5，图5是本申请提供的一种实现帧同步的流程图。如图5所示，视频处理设备开启Genlock功能，FPGA获取RefVs的周期，MCU根据当前分辨率计算像素时钟频率，并配置时钟芯片。FPGA获取稳定的像素时钟频率，并开启FPGA的相位检测，计算RefVs与GenVs之间的相位差。FPGA通过中断的方式将该相位差反馈给MCU，MCU收到中断后，读取相位差并根据该相位差计算出下一次时钟芯片的像素时钟频率。

预先设置RefVs的周期的波动范围，若根据相位差确定RefVs的周期的波动大于预设值(如30％)，则执行自动调节算法，根据计算出下一次时钟芯片的像素时钟频率配置时钟芯片的时钟频率。若根据相位差确定RefVs的周期的波动小于或等于预设值，则返回FPGA获取RefVs的周期的步骤继续执行上述流程。在配置时钟芯片的时钟频率后，相当于一次调节结束，此时等待下一次中断。

在上述帧同步实现方式中，GenVs的周期的生成、相位检测等在FPGA中实现，而需要较多运算的算法实现(如根据相位差计算出下一次时钟芯片的像素时钟频率)和频率控制在MCU中实现。也就是说，该帧同步实现方式中，需要MCU配合实时读取相位差，并根据该相位差计算出下一次时钟芯片的像素时钟频率，进而根据下一次时钟芯片的像素时钟频率配置时钟芯片。

由于MCU器件本身的原因，其在实时读取相位差和配置时钟芯片时，往往响应不及时，且处理频次比较慢，导致帧同步效果差、耗时长、精度差。例如，FPGA可以实时计算每一帧图像的RefVs和GenVs之间的相位差，并将每个相位差实时反馈给MCU，但MCU由于器件本身的原因，不能及时响应FPGA实时反馈的每个相位差，可能会几个或十几个相位差才响应一次，这就导致了GenLock实现时，出现以下问题。

一方面，从开启GenLock功能，到实现同步锁定状态的过程耗时比较长。例如，GenVs是根据像素时钟生成的，MCU不能根据FPGA实时反馈的相位差及时调整时钟芯片的像素时钟频率，这就导致需要花费更长的时间才能实现RefVs和GenVs的同步。

另一方面，RefVs和GenVs到达同步锁定状态后，GenVs在RefVs前后波动的范围比较大。例如，MCU可能会几个或十几个相位差才计算一次像素时钟频率，GenVs的周期才得到一次调整的机会，导致RefVs一会大于RefVs的周期，一会小于RefVs的周期，波动范围大。

针对上述问题，本申请实施例提供了一种帧同步方法，通过逻辑模块获取当前的参考频率，基于当前的像素时钟生成当前的输出频率，再根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，该目标像素时钟频率用于调整当前的像素时钟。本实施方式中，获取当前的参考频率、基于当前的像素时钟生成当前的输出频率以及确定目标像素时钟频率都是由同一逻辑模块执行，再基于目标像素时钟频率调整当前的像素时钟，提高了像素时钟的精度，避免出现误差积累的情况，保证输出场同步信号和参考场同步信号严格同频，从而使得参考场同步信号和输出场同步信号一直处于同步锁定状态，提高了帧同步的性能，提升了帧同步的效果和精度。

下面结合说明书附图，对本申请实施例所提供的帧同步方法进行详细介绍。

请参见图6，图6是本申请一示例性实施例提供的帧同步方法的示意性流程图。如图6所示的帧同步方法可以包括：S101－S103，具体如下：

S101：逻辑模块获取当前的参考频率。

该参考频率包括参考场同步信号的频率。

示例性地，作为一种可能的实现方式，本申请实施例中的逻辑模块可以为一个独立的芯片，例如，逻辑模块可以为FPGA芯片。

可选地，作为一种可能的实现方式，本申请实施例中的逻辑模块可以为集成在某个芯片上的一个模块。例如，逻辑模块可以和控制模块集成在同一芯片上。该芯片可以为多处理器系统单晶片(MPSoC)。

值得说明的是，在MPSoC上集成的逻辑模块具备FPGA芯片的功能，在MPSoC上集成的控制模块具备MCU芯片的功能。

本实施方式中以逻辑模块为FPGA芯片为例进行说明。可选地，作为一种可能的实现方式，FPGA芯片设置在视频处理设备中，开启视频处理设备的GenLock功能，FPGA芯片自动检测参考场同步信号的频率。

例如，FPGA芯片中可以包括相位检测单元，视频处理设备中设置有开启或关闭GenLock功能的选项，用户触摸开启GenLock功能的选项，从而触发视频处理设备的GenLock功能开启。当开启GenLock功能时，FPGA芯片中的相位检测单元自动检测参考场同步信号的频率。此处仅为示例性说明，对此不做限定。

S102：逻辑模块基于当前的像素时钟生成当前的输出频率。

示例性地，本实施方式中以逻辑模块为FPGA芯片为例进行说明。FPGA芯片中还可以包括生成单元，该生成单元利用当前的像素时钟生成当前的输出频率。其中，输出频率包括输出场同步信号的频率。示例性地，FPGA芯片中的生成单元基于像素时钟和视频信号的时序参数生成输出场同步信号的频率频率。

可选地，作为一种可能的实现方式，当首次触发时钟芯片产生像素时钟或信号输出参数发生更新时，由逻辑模块生成像素时钟频率，并触发时钟芯片基于生成的像素时钟频率产生像素时钟。

其中，信号输出参数可以包括分辨率和/或刷新率，信号输出参数也为影响像素时钟频率的因素。

示例性地，时钟芯片上设置有一个控制引脚，预先将时钟芯片的控制引脚与FPGA芯片连接。当第一次触发时钟芯片产生像素时钟时，由FPGA芯片生成像素时钟频率，并通过该控制引脚向该时钟芯片发送生成的像素时钟频率，以使该时钟芯片产生相应的像素时钟。或，当分辨率和/或刷新率发生更新时，由FPGA芯片重新生成像素时钟频率，并通过该控制引脚向该时钟芯片发送生成的像素时钟频率，以使该时钟芯片产生相应的像素时钟。

值得说明的是，在本实施方式中，非首次触发时钟芯片产生像素时钟时，也是通过FPGA芯片生成像素时钟频率，并触发时钟芯片基于生成的像素时钟频率产生像素时钟。

这种实现方式中，整个过程都是由逻辑模块处理，例如通过FPGA芯片处理，或通过MPSoC处理，其无需与MCU、ARM等芯片连接，节省了总线，节约了资源。同时也无需与MCU、ARM等芯片交互，提升了处理效率。

可选地，作为一种可能的实现方式，当首次触发时钟芯片产生像素时钟或信号输出参数发生更新时，由逻辑模块从控制模块获取像素时钟频率，并触发时钟芯片基于所获取的像素时钟频率产生像素时钟，其中，信号输出参数包括分辨率和/或刷新率。

示例性地，本申请实施例中的控制模块可以为一个独立的芯片，例如，控制模块可以为MCU芯片、ARM等。本申请实施例中的控制模块还可以为集成在某个芯片上的一个模块。例如，控制模块和逻辑模块可以分别为集成在MPSoC芯片上的PS模块和PL模块，即由PS模块实现上述控制模块的功能，由PL模块实现上述逻辑模块的功能。

示例性地，当逻辑模块为FPGA芯片、控制模块为MCU芯片时，预先将时钟芯片与FPGA芯片连接。首次触发时钟芯片产生像素时钟或信号输出参数发生更新时，由MCU芯片根据分辨率和/或刷新率计算第一次的像素时钟频率，并通过FPGA芯片将该像素时钟频率透传给时钟芯片，时钟芯片基于所获取的第一次的像素时钟频率产生像素时钟。

值得说明的是，在本实施方式中，非首次触发时钟芯片产生像素时钟时，是通过FPGA芯片生成像素时钟频率，并触发时钟芯片基于生成的像素时钟频率产生像素时钟，无需MCU芯片参与。

这种实现方式中，在首次确定像素时钟频率或输出参数发生更新时，由MCU芯片辅助确定像素时钟频率，可为初次实现帧同步提供基础和保障。

可选地，作为一种可能的实现方式，当逻辑模块和控制模块分别为集成于同一芯片的两个模块，首次触发时钟芯片产生像素时钟或信号输出参数发生更新时，由逻辑模块基于片内连接线从控制模块获取像素时钟频率，并触发时钟芯片基于所获取的像素时钟频率产生像素时钟。

例如，首次触发时钟芯片产生像素时钟或信号输出参数发生更新时，由控制模块根据分辨率和/或刷新率计算像素时钟频率，逻辑模块将控制模块计算的像素时钟频率发送给时钟芯片，时钟芯片基于所获取的第一次的像素时钟频率产生像素时钟。

S103：逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率。

示例性地，本实施方式中以逻辑模块为FPGA芯片为例进行说明。FPGA芯片先计算参考频率与输出频率之间的相位差。具体地，FPGA芯片中可以包括相位检测单元，利用该相位检测单元计算参考场同步信号与输出场同步信号之间的相位差。

FPGA芯片中还可以包括同步控制单元，该同步控制单元可根据相位差计算出目标像素时钟频率。其中，该目标像素时钟频率用于调整当前的像素时钟，即目标像素时钟频率用于更新当前的像素时钟。

本实施方式中，通过逻辑模块获取当前的参考频率，基于当前的像素时钟生成当前的输出频率，再根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，该目标像素时钟频率用于调整当前的像素时钟。本实施方式中，获取当前的参考频率、基于当前的像素时钟生成当前的输出频率以及确定目标像素时钟频率都是由同一逻辑模块执行，再基于目标像素时钟频率调整当前的像素时钟，提高了像素时钟的精度，避免出现误差积累的情况，保证输出场同步信号和参考场同步信号严格同频，从而使得参考场同步信号和输出场同步信号一直处于同步锁定状态，提高了帧同步的性能，提升了帧同步的效果和精度。

作为一种可能的实现方式，上述帧同步方法可以应用于视频处理设备中，即可以将视频处理设备的处理器作为上述方法的执行主体。需要说明的是，上述视频处理设备可以是多种类型的，例如，可以是用于处理视频信号的终端，也可以是用于执行处理视频信号功能的服务器等。

可选地，在一种可能的实现方式中，上述S103可以包括：S1031－S1032，具体如下：

S1031：基于比例积分微分控制器(即PID控制器)和相位差确定相位调整值。

S1032：基于相位调整值调整当前的像素时钟频率，得到目标像素时钟频率。

示例性地，先将参考频率与输出频率的相位差输入PID控制器，从PID控制器中输出相位调整值。

该比例积分微分PID控制器，包括比例单元(P)、积分单元(I)和微分单元(D)，可以根据给定值和实际输出值构成控制偏差，基本上维持变量稳定，是一种算法简单、鲁棒性好、可靠性高的控制器。在本可选实施例中，通过加入PID控制器所采用的控制算法，让逻辑模块通过控制算法的计算结果来调节像素时钟频率，从而达到硬件的最佳锁定状态。通过加入PID控制器的控制算法，可进一步地提高Genlock的精度。

可选地，通过PID控制器确定相位差对应的相位调整值时，可以采用以下方式：整定PID控制器的控制系数，其中，控制系数包括：比例系数，积分系数和微分系数；通过整定系数后的PID控制器确定相位差对应的相位调整值。整定PID控制器的控制系数，可以平衡收敛速度和过冲幅度，得到算法的核心计算公式。通过整定系数后的PID控制器确定相位差对应的相位调整值，得到精确的相位调整值，为后续得到精确的目标像素时钟频率提供基础。

作为一种可选的实施例，在通过比例积分微分PID控制器确定相位差对应的相位调整值时，可以采用以下方式确定相位差对应的相位调整值：

incr＿phase＝KP＊fresh＿phase+KI＊total＿phase+KD＊(fresh＿phase－last＿phase)。

其中，fresh＿phase为当前的参考频率与输出频率之间的相位差，total＿phase为在统计的历史调整像素时钟的次数内，fresh＿phase的累积和，last＿phase为前一次调整像素时钟时，参考频率与输出频率之间的相位差，incr＿phase为相位调整值，KP为比例系数，KI为积分系数，KD为微分系数。

示例性地，基于确定的相位调整值调整当前的像素时钟频率，得到目标像素时钟频率。可选地，在一种可能的实现方式中，可以根据该相位调整值确定频率调整值；根据该频率调整值得到该目标像素时钟频率。值得说明的是，由于相位调整值有正负，即表征输出场同步信号相对于参考场同步信号是相位超前还是滞后；所以频率调整值也对应有正负，即在当前像素时钟频率的基础上加上还是减去该频率调整值对应的数值。

上述实现方式中，基于PID控制器和相位差确定相位调整值，有利于得到更为精确的相位调整值，进而使得基于该相位调整值得到的像素时钟频率也更为精确。

可选地，在一种可能的实现方式中，上述基于相位调整值调整当前的像素时钟频率，可以包括：确定相位调整值占M个帧周期的百分比，M为正整数；根据百分比调整当前的像素时钟频率。

其中，M个帧周期表征输出频率的当前相位值。需要说明的是，上述所指的相位调整值以及M个帧周期可以采用单位统一的时间表示，例如，均可以采用秒表示，或者均可以采用纳秒表示。

示例性地，通过以下方式确定相位调整值占M个帧周期的百分比。

incr＿freq＿percent＝incr＿phase/gen＿vs＿T。

其中，incr＿freq＿percent为百分比，incr＿phase为相位调整值，gen＿vs＿phase为M个帧周期。如上述，该incr＿phase和gen＿vs＿phase可以采用单位统一的时间表示，当单位不统一时，可以在上述公式中加入一个公式转换的数值，例如，当gen＿vs＿T的单位为秒，而incr＿phase的单位为纳秒时，可以将gen＿vs＿T乘以10的9次方，得到gen＿vs＿T的单位为纳秒的数值，而后依据公式计算百分比。

可以通过以下方式实现根据百分比以及当前的像素时钟频率调整当前的像素时钟频率：fresh＿freq＝last＿freq＊(1+incr＿freq＿percent)，其中，fresh＿freq为调整后的像素时钟频率，last＿freq为当前像素时钟频率。

上述实现方式中，有效地利用了PID控制器和相位差确定相位调整值，得到精确的相位调整值，再确定相位调整值占M个帧周期的百分比，根据百分比以及当前的像素时钟频率调整当前的像素时钟频率，提升了配置像素时钟频率的准确性。

可选地，在一种可能的实现方式中，逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，可以包括：当相位差的绝对值大于预设阈值，且参考频率大于输出频率时，逻辑模块基于绝对值提高当前的像素时钟频率，得到目标像素时钟频率。

示例性地，预设阈值由用户根据实际情况进行设置，如预设阈值可以为0.02、0.5、1等，对此不做限定。计算参考频率与输出频率之间的相位差的绝对值，比较该绝对值与预设阈值的大小，若该绝对值大于预设阈值，进一步确定是参考频率大于输出频率，还是参考频率小于输出频率。若参考频率大于输出频率，则逻辑模块基于绝对值提高当前的像素时钟频率，得到目标像素时钟频率。

例如，预设阈值为1，参考频率为120.00赫兹(Hz)，输出频率为118Hz，参考频率与输出频率之间的相位差的绝对值为2。显然，该绝对值2大于预设阈值1，此时还确定了是参考频率大于输出频率，说明当前的输出频率小于参考频率，逻辑模块基于绝对值提高当前的像素时钟频率，得到目标像素时钟频率。这样可以保证下次生成的输出频率提高，进而保证参考频率与输出频率同步。

本实施方式中，当相位差的绝对值大于预设阈值，且参考频率大于输出频率时，逻辑模块基于绝对值提高当前的像素时钟频率，得到目标像素时钟频率，这样在下次根据调整后的像素时钟频率生成输出频率时，使下次生成的输出频率大于本次的输出频率，从而使下次生成的输出频率与下次的参考频率同步，进而保证了参考图像的帧同步信号和输出图像的帧同步信号一直处于同步锁定状态，提高了帧同步的性能，缩短了帧同步的时间，提升了帧同步的效果和精度。

可选地，在另一种可能的实现方式中，逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，可以包括：当相位差的绝对值大于预设阈值，且参考频率小于输出频率时，逻辑模块基于绝对值降低当前的像素时钟频率，得到目标像素时钟频率。

示例性地，计算参考频率与输出频率之间的相位差的绝对值，比较该绝对值与预设阈值的大小。若该绝对值大于预设阈值，进一步确定是参考频率大于输出频率，还是参考频率小于输出频率。若参考频率小于输出频率，则逻辑模块基于绝对值降低当前的像素时钟频率，得到目标像素时钟频率。

例如，预设阈值为1，参考频率为120.00Hz，输出频率为122Hz，参考频率与输出频率之间的相位差的绝对值为2。显然，该绝对值2大于预设阈值1，此时还确定了是参考频率小于输出频率，说明当前的输出频率大于参考频率，因此，需要降低下次的像素时钟频率，这样才能保证下次根据调整后的像素时钟频率生成的输出频率降低，进而保证参考频率与输出频率同步。

本实施方式中，当相位差的绝对值大于预设阈值，且参考频率小于输出频率时，逻辑模块基于绝对值降低当前的像素时钟频率，得到目标像素时钟频率，这样在下次根据调整后的像素时钟频率生成输出频率时，使下次生成的输出频率小于本次的输出频率，从而使下次生成的输出频率与下次的参考频率同步，进而保证了参考图像的帧同步信号和输出图像的帧同步信号一直处于同步锁定状态，提高了帧同步的性能，缩短了帧同步的时间，提升了帧同步的效果和精度。

可选地，在又一种可能的实现方式中，逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，可以包括：当相位差的绝对值小于或等于预设阈值时，逻辑模块将当前的像素时钟频率确定为目标像素时钟频率。

示例性地，计算参考频率与输出频率之间的相位差的绝对值，比较该绝对值与预设阈值的大小。若该绝对值小于或等于预设阈值，则逻辑模块将当前的像素时钟频率确定为目标像素时钟频率。

例如，预设阈值为0.02，参考频率为120.00Hz，输出频率为120.01Hz，参考频率与输出频率之间的相位差的绝对值为0.01。显然，该绝对值0.01小于预设阈值0.02，说明当前的输出频率与参考频率基本同频，因此，可维持当前的像素时钟频率，这样保证下次根据调整后的像素时钟频率生成的输出频率与本次的输出频率相同，进而保证参考频率与输出频率同步。

又例如，预设阈值为0.02，参考频率为120.00Hz，输出频率为120.02Hz，参考频率与输出频率之间的相位差的绝对值为0.02。显然，该绝对值0.02等于预设阈值0.02，说明当前的输出频率与参考频率基本同频，因此，可维持当前的像素时钟频率，这样保证下次根据调整后的像素时钟频率生成的输出频率与本次的输出频率相同，进而保证参考频率与输出频率同步。

本实施方式中，当相位差的绝对值小于或等于预设阈值时，逻辑模块将当前的像素时钟频率确定为目标像素时钟频率，这样在下次根据调整后的像素时钟频率生成输出频率时，使下次生成的输出频率等于本次的输出频率，从而使下次生成的输出频率与下次的参考频率同步，进而保证了参考图像的帧同步信号和输出图像的帧同步信号一直处于同步锁定状态，提高了帧同步的性能，缩短了帧同步的时间，提升了帧同步的效果和精度。

可选地，在一种可能的实现方式中，在上述S103之后，还可包括：逻辑模块触发时钟芯片基于目标像素时钟频率调整当前的像素时钟。

示例性地，逻辑模块根据目标像素时钟频率生成配置信息；向时钟芯片发送配置信息，其中，配置信息用于配置时钟芯片，即时钟芯片根据目标像素时钟频率生成像素时钟，实现了对当前的像素时钟的调整。

可选地，在一种可能的实现方式中，像素时钟也可以是压控振荡器(VCO)产生，则前述的时钟芯片可替换为压控振荡器。

振荡电流是一种大小和方向都随周期发生变化的电流，能产生振荡电流的电路叫做振荡电路。可选地，在一种可能的实现方式中，像素时钟还可以是通过特定振荡电路产生。例如，根据实际需求调整振荡电流的大小和方向，使其形成特定振荡电路，进而通过该特定振荡电路产生像素时钟。本实施例不对产生像素时钟的部件具体限定。

本实施方式中，像素时钟可由不同的器件产生，为实现帧同步的器件组合提供了更多的可能性，同时也为用户提供了更多的选择。例如，可以选择更经济的器件组合实现帧同步，从而降低了实现帧同步的成本。又或者，选择精度更高的器件组合实现帧同步，从而提升了帧同步的精度和效果。

图6对应的实施例在实现帧同步的过程中，是利用参考场同步信号的频率和输出场同步信号的频率实现的。可选地，在一种可能的实现方式中，本申请提供的帧同步方法也可以是利用参考场同步信号的周期和输出场同步信号的周期实现。

例如，逻辑模块获取参考周期，该参考周期包括参考场同步信号的周期；逻辑模块基于当前的像素时钟生成当前的输出周期，输出周期包括输出场同步信号的周期；逻辑模块根据当前的参考周期与输出周期之间的相位差确定目标像素时钟频率，目标像素时钟频率用于调整当前的像素时钟。

具体地实现过程可参考图6对应的实施例的具体描述，此处不再赘述。可以理解的是，周期与频率成反比，当采用周期时，根据参考周期与输出周期之间的相位差确定目标像素时钟频率的部分过程，与根据参考频率与输出频率之间的相位差确定目标像素时钟频率的部分过程相反。

例如，当判定参考周期与输出周期之间的相位差的绝对值大于预设阈值，且参考周期大于输出周期时，逻辑模块基于绝对值降低当前的像素时钟频率，得到目标像素时钟频率。

又例如，当判定参考周期与输出周期之间的相位差的绝对值大于预设阈值，且参考周期小于输出周期时，逻辑模块基于绝对值提高当前的像素时钟频率，得到目标像素时钟频率。

再例如，当判定参考周期与输出周期之间的相位差的绝对值小于或等于预设阈时，逻辑模块将当前的像素时钟频率确定为目标像素时钟频率。

本实施方式中，本实施方式中，获取当前的参考周期、基于当前的像素时钟生成当前的输出周期以及确定目标像素时钟频率都是由同一逻辑模块执行，再基于目标像素时钟频率调整当前的像素时钟，提高了像素时钟的精度，避免出现误差积累的情况，保证输出场同步信号和参考场同步信号严格同频，从而使得参考场同步信号和输出场同步信号一直处于同步锁定状态，提高了帧同步的性能，提升了帧同步的效果和精度。

请参见图7，图7是本申请一实施例提供的一种逻辑模块示意图。如图7所示，该逻辑模块可以包括：

相位检测单元210，用于获取当前的参考频率，参考频率包括参考场同步信号的频率；

生成单元220，用于基于当前的像素时钟生成当前的输出频率，输出频率包括输出场同步信号的频率；

同步控制单元230，用于根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，目标像素时钟频率用于调整当前的像素时钟。

可选地，该逻辑模块还可以包括：

调整单元，用于触发时钟芯片基于目标像素时钟频率调整当前的像素时钟。

可选地，该逻辑模块还可以包括：第一像素时钟频率处理单元(图中未示出)，用于：当首次触发上述时钟芯片产生像素时钟或信号输出参数发生更新时，生成像素时钟频率，并触发上述时钟芯片基于生成的像素时钟频率产生像素时钟，其中，上述信号输出参数包括分辨率和/或刷新率。

或者，可选地，该逻辑模块还可以包括：第二像素时钟频率处理单元(图中未示出)，用于当首次触发上述时钟芯片产生像素时钟或信号输出参数发生更新时，从控制模块获取像素时钟频率，并触发上述时钟芯片基于所获取的像素时钟频率产生像素时钟，其中，上述信号输出参数包括分辨率和/或刷新率。

进一步，上述逻辑模块和上述控制模块分别为独立的两个芯片；或者，上述逻辑模块和上述控制模块分别为集成于同一芯片的两个模块。

可选地，同步控制单元230还用于：基于比例积分微分控制器和上述相位差确定相位调整值；基于上述相位调整值调整当前的像素时钟频率，得到目标像素时钟频率。

可选地，同步控制单元230还用于：确定上述相位调整值占M个帧周期的百分比，上述M为正整数；根据上述百分比调整当前的像素时钟频率。

可选地，同步控制单元230还用于：当上述相位差的绝对值大于预设阈值，且上参考频率大于所述输出频率时，基于上述绝对值提高当前的像素时钟频率，得到上述目标像素时钟频率；或，

当上述相位差的绝对值大于上述预设阈值，且上述参考频率小于上述输出频率时，基于上述绝对值降低当前的像素时钟频率，得到上述目标像素时钟频率；或，

当上述相位差的绝对值小于或等于上述预设阈值时，将当前的像素时钟频率确定为上述目标像素时钟频率。

请参见图8，图8是本申请另一实施例提供的一种视频处理设备的示意图。该视频处理设备可以包括：视频处理器、视频切换器或视频拼接器等用于进行视频处理或控制的设备。

具体地，如图8所示，该实施例的视频处理设备3包括：处理器30、存储器31以及存储在所述存储器31中并可在所述处理器30上运行的计算机程序32。所述处理器30执行所述计算机程序32时实现上述各个帧同步方法实施例中的步骤，例如图1所示的S101至S103。或者，所述处理器30执行所述计算机程序32时实现上述各实施例中各模块的功能，例如图7所示单元210至230功能。

示例性地，所述计算机程序32可以被分割成一个或多个单元，所述一个或者多个单元被存储在所述存储器31中，并由所述处理器30执行，以完成本申请。所述一个或多个单元可以是能够完成特定功能的一系列计算机指令段，该指令段用于描述所述计算机程序32在所述视频处理设备3中的执行过程。例如，所述计算机程序32可以被分割为相位检测单元、生成单元以及同步控制单元，各单元具体功能如上所述。

所述视频处理设备3可包括，但不仅限于，处理器30、存储器31。还可以包括更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述视频处理设备3还可以包括输入输出设备、网络接入设备、总线等。

所称处理器30可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific IntegratedCircuit，ASIC)、现成可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

所述存储器31可以是所述视频处理设备3的内部存储单元，例如视频处理设备3的硬盘或内存。所述存储器31也可以是所述视频处理设备3的外部存储终端，例如所述视频处理设备3上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(SecureDigital，SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器31还可以既包括所述视频处理设备3的内部存储单元也包括外部存储终端。所述存储器31用于存储所述计算机指令以及所述终端所需的其他程序和数据。所述存储器31还可以用于暂时地存储已经输出或者将要输出的数据。

本申请实施例还提供了一种计算机存储介质，计算机存储介质可以是非易失性，也可以是易失性，该计算机存储介质存储有计算机程序，该计算机程序被处理器执行时实现上述各个帧同步方法实施例中的步骤。

本申请还提供了一种计算机程序产品，当计算机程序产品在视频处理设备上运行时，使得该视频处理设备执行上述各个帧同步方法实施例中的步骤。

本申请实施例还提供了一种芯片或者集成电路，该芯片或者集成电路包括：处理器，用于从存储器中调用并运行计算机程序，使得安装有该芯片或者集成电路的设备执行上述各个帧同步方法实施例中的步骤。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种帧同步方法，其特征在于，包括：

逻辑模块获取当前的参考频率，所述参考频率包括参考场同步信号的频率；

所述逻辑模块基于当前的像素时钟生成当前的输出频率，所述输出频率包括输出场同步信号的频率；

所述逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，所述目标像素时钟频率用于调整当前的像素时钟。

2.根据权利要求1所述的帧同步方法，其特征在于，所述逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，之后还包括：

所述逻辑模块触发时钟芯片基于所述目标像素时钟频率调整当前的像素时钟。

3.如权利要求2所述的帧同步方法，其特征在于，

当首次触发所述时钟芯片产生像素时钟或信号输出参数发生更新时，由所述逻辑模块生成像素时钟频率，并触发所述时钟芯片基于生成的像素时钟频率产生像素时钟，其中，所述信号输出参数包括分辨率和/或刷新率。

4.如权利要求2所述的帧同步方法，其特征在于，

当首次触发所述时钟芯片产生像素时钟或信号输出参数发生更新时，由所述逻辑模块从控制模块获取像素时钟频率，并触发所述时钟芯片基于所获取的像素时钟频率产生像素时钟，其中，所述信号输出参数包括分辨率和/或刷新率。

5.根据权利要求4所述的帧同步方法，其特征在于，所述逻辑模块和所述控制模块分别为独立的两个芯片；

或者，所述逻辑模块和所述控制模块分别为集成于同一芯片的两个模块。

6.如权利要求1至5任一项所述的帧同步方法，其特征在于，所述逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，包括：

基于比例积分微分控制器和所述相位差确定相位调整值；

基于所述相位调整值调整当前的像素时钟频率，得到目标像素时钟频率。

7.如权利要求6所述的帧同步方法，其特征在于，所述基于所述相位调整值调整当前的像素时钟频率包括：

确定所述相位调整值占M个帧周期的百分比，所述M为正整数；

根据所述百分比调整当前的像素时钟频率。

8.根据权利要求1至5任一项所述的帧同步方法，其特征在于，所述逻辑模块根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，包括：

当所述相位差的绝对值大于预设阈值，且所述参考频率大于所述输出频率时，所述逻辑模块基于所述绝对值提高当前的像素时钟频率，得到所述目标像素时钟频率；或，

当所述相位差的绝对值大于所述预设阈值，且所述参考频率小于所述输出频率时，所述逻辑模块基于所述绝对值降低当前的像素时钟频率，得到所述目标像素时钟频率；或，

当所述相位差的绝对值小于或等于所述预设阈值时，所述逻辑模块将当前的像素时钟频率确定为所述目标像素时钟频率。

9.一种逻辑模块，其特征在于，包括：

相位检测单元，用于获取当前的参考频率，所述参考频率包括参考场同步信号的频率；

生成单元，用于基于当前的像素时钟生成当前的输出频率，所述输出频率包括输出场同步信号的频率；

同步控制单元，用于根据当前的参考频率与输出频率之间的相位差确定目标像素时钟频率，所述目标像素时钟频率用于调整当前的像素时钟。

10.一种视频处理设备，其特征在于，包括：处理器及存储器，所述处理器和存储器耦合，所述存储器存储有程序指令，当所述存储器存储的程序指令被所述处理器执行时执行如权利要求1至8中任一项所述的方法。

Images