CN112074896B - 视频帧同步系统、视频处理设备和视频帧同步方法 - Google Patents

视频帧同步系统、视频处理设备和视频帧同步方法 Download PDF

Info

Publication number
CN112074896B
CN112074896B CN201880091867.9A CN201880091867A CN112074896B CN 112074896 B CN112074896 B CN 112074896B CN 201880091867 A CN201880091867 A CN 201880091867A CN 112074896 B CN112074896 B CN 112074896B
Authority
CN
China
Prior art keywords
signal
video
pixel clock
time sequence
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880091867.9A
Other languages
English (en)
Other versions
CN112074896A (zh
Inventor
宗靖国
周晶晶
刘伟欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Novastar Electronic Technology Co Ltd
Original Assignee
Xian Novastar Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Novastar Electronic Technology Co Ltd filed Critical Xian Novastar Electronic Technology Co Ltd
Publication of CN112074896A publication Critical patent/CN112074896A/zh
Application granted granted Critical
Publication of CN112074896B publication Critical patent/CN112074896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

本申请实施例公开一种视频帧同步系统，包括：同步信号检测比较器，包括参考场同步信号输入端、反馈场同步信号输入端、和检测比较结果输出端；控制器，连接所述同步信号检测比较器的所述检测比较结果输出端；可编程时钟生成器，连接所述控制器；视频时序生成器，包括视频时序配置参数输入端、像素时钟信号输入端、和视频时序信号输出端，所述视频时序配置参数输入端连接所述控制器，所述像素时钟信号输入端连接所述可编程时钟生成器，所述视频时序信号输出端连接所述同步信号检测比较器的所述反馈场同步信号输入端；以及视频编码器，连接所述视频时序生成器的所述视频时序信号输出端。本申请实施例还公开一种视频处理设备和一种视频帧同步方法。

Description

视频帧同步系统、视频处理设备和视频帧同步方法
技术领域
本申请涉及显示技术领域，尤其涉及一种视频帧同步系统、一种视频处理设备和一种视频帧同步方法。
背景技术
Genlock(视频输出锁相)技术为控制设备的输出视频信号的时序参数如：HS(行同步信号)、VS(场同步信号)、PCLK(像素时钟信号)，使所述时序参数尤其是VS(场同步信号)与外部参考信号同步，达到输出视频信号与参考信号同步的目的。多台视频处理设备(视频拼接器)协同工作拼接成大视频画面时，需要保证所有设备输出同步，单台设备需要开启Genlock(视频输出锁相)功能使视频输出同步于相同的参考信号。如果没有帧同步功能，在设备间输出图像的边缘会出现撕裂现象。在演播室环境，视频处理设备输出视频到屏幕，摄像机在拍摄包含屏幕的场景时，需要保证相机视频采样与屏幕上输出画面刷新保持同步，否则会造成相机拍摄到屏幕上的图像有滚动条纹。
因此，提供一种能够解决以上问题的视频帧同步系统、视频处理设备和视频帧同步方法显得尤为重要。
发明内容
本申请实施例提供一种视频帧同步系统、一种视频处理设备和一种视频帧同步方法，可以保持目标场同步信号与参考场同步信号一直同步。
一方面，本申请实施例提供的一种视频帧同步系统，包括：同步信号检测比较器，包括参考场同步信号输入端、反馈场同步信号输入端、和检测比较结果输出端；控制器，连接所述同步信号检测比较器的所述检测比较结果输出端；可编程时钟生成器，连接所述控制器；视频时序生成器，包括视频时序配置参数输入端、像素时钟信号输入端、和视频时序信号输出端，所述视频时序配置参数输入端连接所述控制器，所述像素时钟信号输入端连接所述可编程时钟生成器，所述视频时序信号输出端连接所述同步信号检测比较器的所述反馈场同步信号输入端；以及视频编码器，连接所述视频时序生成器的所述视频时序信号输出端。
在本申请的一个实施例中，所述同步信号检测比较器还包括：相位比较单元，用于比较从所述反馈场同步信号输入端输入的反馈场同步信号和从所述参考场同步信号输入端输入的参考场同步信号的相位；频率比较单元，用于比较所述反馈场同步信号和所述参考场同步信号的频率；比较结果产生单元，用于根据所述相位比较单元和所述频率比较单元的比较结果产生像素时钟信号的频率调节量。
在本申请的一个实施例中，所述视频时序信号输出端包括：目标场同步信号输出端、行同步信号输出端、有效显示数据选通信号输出端和像素时钟信号输出端；所述目标场同步信号输出端连接所述同步信号检测比较器的所述反馈场同步信号输入端；所述视频编码器连接所述目标场同步信号输出端、所述行同步信号输出端、所述有效显示数据选通信号输出端和所述像素时钟信号输出端。
在本申请的一个实施例中，所述视频帧同步系统还包括视频处理器，所述视频处理器的输出端连接所述视频编码器的所述视频数据输入端。
又一方面，本申请实施例提供的一种视频处理设备，包括：可编程逻辑器件，包括参考场同步信号提供源输入端、检测比较结果输出端、视频时序配置参数输入端、像素时钟信号输入端、视频时序信号输出端和视频数据输出端；控制器，连接所述可编程逻辑器件的所述检测比较结果输出端和所述视频时序配置参数输入端；可编程时钟生成器，连接所述控制器与所述可编程逻辑器件的所述像素时钟信号输入端；以及视频编码器，连接所述可编程逻辑器件的所述视频时序信号输出端和所述视频数据输出端；其中，所述可编程逻辑器件用于根据所述参考场同步信号提供源输入端输入的信号获取参考场同步信号、检测所述参考场同步信号的帧频、通过所述检测比较结果输出端输出所述帧频、根据所述视频时序配置参数输入端输入的视频时序配置参数在所述像素时钟信号输入端输入的像素时钟信号的驱动下生成目标场同步信号、通过所述视频时序信号输出端输出所述目标场同步信号、比较所述参考场同步信号和所述目标场同步信号、根据所述比较的结果获取所述像素时钟信号的频率调节量、通过所述检测比较结果输出端输出所述频率调节量至所述控制器以由所述控制器根据所述频率调节量控制所述可编程时钟生成器更新所述像素时钟信号、以及根据更新后的所述像素时钟信号更新所述目标场同步信号。
在本申请的一个实施例中，所述参考场同步信号提供源输入端包括多个视频信号输入端和同步锁相信号输入端。
在本申请的一个实施例中，所述可编程逻辑器件还用于对视频数据进行处理得到处理后视频数据并通过所述视频数据输出端输出所述处理后视频数据。
另一方面，本申请实施例提供的一种视频帧同步方法，包括：获取参考场同步信号、检测所述参考场同步信号的帧频；根据输出分辨率和所述帧频计算得到像素时钟信号的频率、并根据所述像素时钟信号的频率生成时钟配置参数、以及根据所述输出分辨率生成视频时序配置参数；根据所述时钟配置参数生成像素时钟信号；根据所述视频时序配置参数在所述像素时钟信号的驱动下生成目标场同步信号；比较所述参考场同步信号和所述目标场同步信号得到比较结果、并根据所述比较结果获取所述像素时钟信号的频率调节量；根据所述像素时钟信号的所述频率和所述频率调节量更新所述像素时钟信号；以及根据所述视频时序配置参数在更新后的所述像素时钟信号的驱动下更新所述目标场同步信号。
在本申请的一个实施例中，所述比较所述参考场同步信号和所述目标场同步信号得到比较结果的步骤包括：比较所述参考场同步信号的相位与所述目标场同步信号的相位，得到相位相对关系；比较所述参考场同步信号的频率与所述目标场同步信号的频率，得到频率相对关系；将所述相位相对关系和所述频率相对关系作为所述比较结果。
在本申请的一个实施例中，所述获取参考场同步信号的步骤包括：接收输入视频信号和/或同步锁相信号；基于所述输入视频信号和/或同步锁相信号得到至少一路场同步信号；从所述至少一路场同步信号选择一路场同步信号作为所述参考场同步信号。
上述技术方案可以具有如下一个或多个优点：通过对所述视频帧同步系统的结构重新设计，可以保持目标场同步信号与参考场同步信号一直同步。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为本申请一个实施例的一种视频帧同步系统的结构示意图；
图1B为本申请一个实施例的另一种视频帧同步系统的结构示意图；
图2A为本申请另一实施例的一种视频处理设备的结构示意图；
图2B为本申请另一实施例的输出的视频信号与Genlock信号一直同步的连线图；
图2C为本申请另一实施例的输出的视频信号与输入视频信号一直同步的连线图；
图3A为本申请又一实施例的一种视频帧同步方法的流程示意图；
图3B为本申请又一实施例的Vtotal、Htotal与参考场同步信号、目标场同步信号以及行同步信号之间关系的示意图；
图4A为本申请又一实施例的参考场同步信号与场同步信号的一种相位关系示意图；
图4B为本申请又一实施例的参考场同步信号与场同步信号的另一种相位关系示意图；
图5A为本申请又一实施例的参考场同步信号与场同步信号的一种频率关系示意图；
图5B为本申请又一实施例的参考场同步信号与场同步信号的另一种频率关系示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1A所示，为本申请一个实施例提供的一种视频帧同步系统10，主要包括：同步信号检测比较器11、控制器13、可编程时钟生成器15、视频时序生成器17和视频编码器19。
其中，同步信号检测比较器11例如包括参考场同步信号输入端111、反馈场同步信号输入端113、和检测比较结果输出端115。具体地，同步信号检测比较器11例如通过参考场同步信号输入端111接收参考场同步信号，并测量所述参考场同步信号的帧频，以及通过检测比较结果输出端115输出所述参考场同步信号的所述帧频。
控制器13例如连接同步信号检测比较器11的检测比较结果输出端115。控制器13例如包括微控制器，具体地，所述微控制器例如采用单片机实现。具体地，控制器13例如接收同步信号检测比较器11的检测比较结果输出端115输出的所述参考场同步信号的所述帧频，根据输出分辨率和所述参考场同步信号的所述帧频计算得到像素时钟信号的频率，并根据所述像素时钟信号的频率生成时钟配置参数、以及根据所述输出分辨率生成视频时序配置参数。
可编程时钟生成器15例如连接控制器13。具体地，可编程时钟生成器15例如接收控制器13生成的所述时钟配置参数，并根据所述时钟配置参数生成像素时钟信号。
视频时序生成器17例如包括视频时序配置参数输入端171、像素时钟信号输入端173、视频时序信号输出端175，视频时序配置参数输入端171连接控制器13，像素时钟信号输入端173连接可编程时钟生成器15，视频时序信号输出端175连接同步信号检测比较器11的反馈场同步信号输入端113。具体地，视频时序生成器17例如通过视频时序配置参数输入端171接收控制器13生成的所述视频时序配置参数，并根据所述视频时序配置参数在所述像素时钟信号的驱动下生成目标场同步信号，通过视频时序信号输出端175输出所述目标场同步信号。
在此值得一提的是，在实际应用时，视频时序生成器17根据所述视频时序配置参数在所述像素时钟信号的驱动下生成的不仅仅是所述目标场同步信号，其实际生成的是包括所述像素时钟信号、所述目标场同步信号、行同步信号(HS)和有效显示数据选通信号(DE)的视频时序信号。所述视频时序信号一起通过视频时序信号输出端175输出。对应地，视频时序信号输出端175包括：用于输出所述目标场同步信号的目标场同步信号输出端、用于输出所述行同步信号的行同步信号输出端、用于输出所述有效显示数据选通信号的有效显示数据选通信号输出端和用于输出所述像素时钟信号的像素时钟信号输出端；所述目标场同步信号输出端连接所述同步信号检测比较器的所述反馈场同步信号输入端；视频时序信号输出端175也即所述目标场同步信号输出端、所述行同步信号输出端、所述有效显示数据选通信号输出端和所述像素时钟信号输出端分别连接视频编码器19。
具体地，视频编码器19例如用于接收所述视频时序信号输出端175输出的所述视频时序信号，并在所述视频时序信号的控制下对通过视频数据输入端191接收的视频信号进行视频编码等处理后输出，例如输出给显示器显示。视频编码器19例如为HDMI视频编码器。
同步信号检测比较器11例如还用于通过反馈场同步信号输入端113接收视频时序生成器17通过视频时序信号输出端175输出的所述视频时序信号中的所述目标场同步信号，比较所述参考场同步信号和所述目标场同步信号、并根据所述比较的结果获取所述像素时钟信号的频率调节量；控制器13例如还用于根据所述像素时钟信号的所述频率和所述频率调节量更新所述时钟配置参数得到更新后时钟配置参数；可编程时钟生成器15例如还用于根据所述更新后时钟配置参数更新所述像素时钟信号得到更新后像素时钟信号；视频时序生成器17例如还用于根据所述视频时序配置参数在所述更新后像素时钟信号的驱动下更新所述目标场同步信号得到更新后目标场同步信号；然后同步信号检测比较器11、控制器13、可编程时钟生成器15和视频时序生成器17继续循环执行这样一个循环的过程，就是同步信号检测比较器11不断地比较视频时序生成器17得到的更新后目标场同步信号和所述参考场同步信号并根据比较的结果得到所述像素时钟信号的频率调节量、控制器13根据所述频率调节量调整控制可编程时钟生成器15和视频时序生成器17最终实现对视频时序生成器17输出的目标场同步信号的更新。这样一来，视频帧同步系统10就通过对目标场同步信号的微调实现了保证视频时序生成器17输出的目标场同步信号与参考场同步信号一直同步。
同步信号检测比较器11和视频时序生成器17例如采用FPGA芯片实现。具体地，同步信号检测比较器11和视频时序生成器17例如在同一个FPGA芯片上实现。当然，同步信号检测比较器11和视频时序生成器17也可以是其他分立式元器件实现的。如图1B所示，在其他一些实施例中，视频帧同步系统10例如还可以包括视频处理器18，视频处理器18例如为诺瓦视频处理器V900或其他合适型号的视频处理器。视频处理器18的输出端181连接视频编码器19的视频数据输入端191，用于对输入的视频信号进行视频处理例如拼接旋转等之后通过视频处理器18的输出端181输出给视频编码器19的视频数据输入端191。
同步信号检测比较器11例如还包括：相位比较单元1101、频率比较单元1103和比较结果产生单元1105。具体地，相位比较单元1101例如用于比较从反馈场同步信号输入端113输入的反馈场同步信号和从参考场同步信号输入端111输入的参考场同步信号的相位；频率比较单元1103例如用于比较所述反馈场同步信号和所述参考场同步信号的频率；比较结果产生单元1105例如用于根据相位比较单元1101和频率比较单元1103的比较结果产生像素时钟信号的频率调节量。
如图2A所示，为本申请另一实施例提供的一种视频处理设备20，主要包括：可编程逻辑器件21、控制器23、可编程时钟生成器25和视频编码器27。
其中，可编程逻辑器件21例如包括参考场同步信号提供源输入端2101、检测比较结果输出端2103、视频时序配置参数输入端2105、像素时钟信号输入端2107、视频时序信号输出端2108和视频数据输出端2109。参考场同步信号提供源输入端2101例如包括多个视频信号输入端和同步锁相信号输入端。
具体地，可编程逻辑器件21例如还包括：同步信号检测比较单元211、时钟生成单元213、视频处理单元215、多路选择器217、输入检测及同步信号分离单元218和输入检测单元219。可编程逻辑器件21例如为FPGA芯片。
其中，同步信号检测比较单元211例如通过多路选择器217连接输入检测及同步信号分离单元218和输入检测单元219。输入检测及同步信号分离单元218和输入检测单元219分别连接参考场同步信号提供源输入端2101的所述多个视频信号输入端和所述同步锁相信号输入端，且输入检测及同步信号分离单元218用于通过参考场同步信号提供源输入端2101的所述多个视频信号输入端分别接收多路输入视频信号(例如如图2A所示的INPUTA、INPUTB和INPUTC等)，以及对所述多路输入视频信号进行输入检测和同步信号分离。输入检测单元219用于通过参考场同步信号提供源输入端2101的所述同步锁相信号输入端接收Genlock(同步锁相)信号，以及对所述Genlock信号进行输入检测。在此值得一提的是，实际应用时，参考场同步信号提供源输入端2101的所述多个视频信号输入端和所述同步锁相信号输入端例如只有一个或其他数目的输入端有输入，并不局限于都有输入。多路选择器217例如用于接收输入检测及同步信号分离单元218和输入检测单元219输出的多路信号，并在控制器23的直接或间接控制下，选择一路信号输出给与其连接的同步信号检测比较单元211。
同步信号检测比较单元211例如还连接时序生成单元213和检测比较结果输出端2103。时序生成单元213例如连接视频时序配置参数输入端2105、像素时钟信号输入端2107和视频时序信号输出端2108。视频处理单元215连接视频数据输出端2109。
控制器23例如连接检测比较结果输出端2103和视频时序配置参数输入端2105。控制器23例如包括微控制器，具体地，所述微控制器例如采用单片机实现。
可编程时钟生成器25例如连接控制器23与像素时钟信号输入端2107。
具体地，可编程逻辑器件21例如用于根据参考场同步信号提供源输入端2101输入的信号获取参考场同步信号、检测所述参考场同步信号的帧频、通过检测比较结果输出端2103输出所述帧频、根据视频时序配置参数输入端2105输入接收的视频时序配置参数在通过像素时钟信号输入端2107接收的像素时钟信号的驱动下生成目标场同步信号、并通过视频时序信号输出端2108输出所述目标场同步信号、以及比较所述参考场同步信号和所述目标场同步信号、根据所述比较的结果获取所述像素时钟信号的频率调节量并通过检测比较结果输出端2103输出所述频率调节量至控制器23以由控制器23根据所述频率调节量控制可编程时钟生成器25更新所述像素时钟信号、根据更新后的所述像素时钟信号更新所述目标场同步信号。
在此值得一提的是，在实际应用时，可编程逻辑器件21根据通过视频时序配置参数输入端2105接收的视频时序配置参数在通过像素时钟信号输入端2107接收的像素时钟信号的驱动下生成的不仅仅是所述目标场同步信号，其实际生成的是包括所述像素时钟信号、所述目标场同步信号、行同步信号(HS)和有效显示数据选通信号(DE)的视频时序信号。所述视频时序信号一起通过视频时序信号输出端2108输出。
视频编码器27例如连接视频时序信号输出端2108和视频数据输出端2109。视频编码器27例如为HDMI视频编码器。
可编程逻辑器件21例如还用于通过视频处理单元215对视频数据进行处理例如拼接旋转等得到处理后视频数据并通过视频数据输出端2109输出所述处理后视频数据给视频编码器27。
视频编码器27例如用于接收所述视频时序信号输出端2108输出的所述视频时序信号，并在所述视频时序信号的控制下对接收的视频数据输出端2109输出的所述处理后视频数据进行视频编码等处理后输出，例如输出给显示器显示。
视频处理设备20通过对目标场同步信号的微调实现了保证时序生成单元213输出的目标场同步信号与参考场同步信号一直同步的目的，从而保证了视频编码器27输出的视频信号与参考场同步信号的提供者(例如输入视频信号或Genlock信号)一直同步。
如图2B所示，为视频处理设备20实现输出的视频信号与Genlock信号一直同步的连线图，其中，视频处理设备1、2、3例如分别为视频处理设备20。视频处理设备1接收外部输入的Genlock信号之后，将Genlock信号输出给视频处理设备2，视频处理设备2接收之后又输出给视频处理设备3，这样视频处理设备1、2、3可以在同一个Genlock信号的作用下通过视频处理设备20的特殊结构来实现分别与所述Genlock信号一直同步的目的，最终输出的图像之间实现了同步，如图2B所示的多个显示屏(图2B中为3个并排设置的LED显示屏)，视频处理设备1、2、3分别对应的输出图像例如图示的斜线之间没有出现撕裂现象，也即实现了视频处理设备1、2、3之间与Genlock信号的一直同步。如图2C所示，为视频处理设备20实现输出的视频信号与输入视频信号一直同步的连线图，其中，视频处理设备1、2、3例如同样分别为视频处理设备20，视频处理设备1接收外部输入的输入视频信号之后，将输入视频信号一分多分别输出给视频处理设备1、2、3，这样视频处理设备1、2、3可以在同一个输入视频信号的作用下通过视频处理设备20的特殊结构来实现分别与输入视频信号一直同步的目的，最终输出的图像之间实现了同步，如图2C所示的显示屏，视频处理设备1、2、3分别对应的输出图像例如图示的斜线之间没有出现撕裂现象，也即实现了视频处理设备1、2、3之间与输入视频信号的一直同步。
如图3A所示，为本申请又一实施例提供的一种视频帧同步方法30。视频帧同步方法30例如执行在前述一个实施例的视频帧同步系统10或前述另一实施例的视频处理设备20，视频帧同步系统10和视频处理设备20的具体结构和功能可参见前述实施例的描述，在此不再赘述。下面简要介绍视频帧同步方法30的流程。视频帧同步方法30主要包括：
步骤S31：获取参考场同步信号、检测所述参考场同步信号的帧频。具体地，步骤S31例如由视频帧同步系统10的同步信号检测比较器11或视频处理设备20的可编程逻辑器件21中的同步信号检测比较单元211来实现。
具体地，步骤S31中所述获取参考场同步信号的步骤包括：接收输入视频信号和/或同步锁相信号；基于所述输入视频信号和/或同步锁相信号得到至少一路场同步信号；从所述至少一路场同步信号选择一路场同步信号作为所述参考场同步信号。
步骤S33：根据输出分辨率和所述帧频计算得到像素时钟信号的频率、并根据所述像素时钟信号的频率生成时钟配置参数、以及根据所述输出分辨率生成视频时序配置参数。具体地，步骤S33例如由视频帧同步系统10的控制器13或视频处理设备20的控制器23来实现。
步骤S35：根据所述时钟配置参数生成像素时钟信号。具体地，步骤S35例如由视频帧同步系统10的可编程时钟生成器15或视频处理设备20的可编程时钟生成器25来实现。
步骤S36：根据所述视频时序配置参数在所述像素时钟信号的驱动下生成目标场同步信号。具体地，步骤S36例如由视频帧同步系统10的视频时序生成器17或视频处理设备20的可编程逻辑器件21中的时序生成单元213来实现。在此值得一提的是，在实际应用时，视频帧同步系统10的视频时序生成器17或视频处理设备20的可编程逻辑器件21中的时序生成单元213根据所述视频时序配置参数在所述像素时钟信号的驱动下生成的不仅仅是所述目标场同步信号，其实际生成的是包括所述像素时钟信号、所述目标场同步信号、行同步信号(HS)和有效显示数据选通信号(DE)的视频时序信号。所述视频时序信号一起输出给视频帧同步系统10的视频编码器19或视频处理设备20的视频编码器27。
步骤S37：比较所述参考场同步信号和所述目标场同步信号得到比较结果、并根据所述比较结果获取所述像素时钟信号的频率调节量。具体地，步骤S37例如由视频帧同步系统10的同步信号检测比较器11或视频处理设备20的可编程逻辑器件21中的同步信号检测比较单元211来实现。
所述像素时钟信号的频率的计算公式为FPCLK＝FVS(ref)*Htotal*Vtotal，其中FPCLK为所述像素时钟的频率，FVS(ref)为所述参考场同步信号的所述帧频，Htotal为所述行同步信号的时钟周期，Vtotal为所述参考场同步信号的时钟周期。具体地，Vtotal、Htotal与参考场同步信号、目标场同步信号以及行同步信号之间关系的示意图如图3B所示。
步骤S37中的所述比较所述参考场同步信号和所述目标场同步信号得到比较结果的步骤包括：比较所述参考场同步信号的相位与所述目标场同步信号的相位，得到相位相对关系；比较所述参考场同步信号的频率与所述目标场同步信号的频率，得到频率相对关系。具体地，所述目标场同步信号相对所述参考场同步信号的相位关系例如包括图4A所示的超前和图4B所示的滞后两种情况；所述目标场同步信号相对所述参考场同步信号的频率关系包括图5A所示的超前和图5B所示的滞后两种情况。具体地，根据所述比较的结果获取所述像素时钟信号的频率调节量可以参照如表1所示的反馈调节策略。
表1反馈调节策略
Figure GDA0002702029740000111
至于表1中的h1和h2的大小可以根据需要设置合适的值。例如可以根据所述目标场同步信号相对所述参考场同步信号的相位超前或滞后的多少来调整h1和h2的大小。
步骤S38：根据所述像素时钟信号的所述频率和所述频率调节量更新所述像素时钟信号。具体地，步骤S38例如由视频帧同步系统10的控制器13和可编程时钟生成器15或视频处理设备20的控制器23和可编程时钟生成器25来实现。以及
步骤S39：根据所述视频时序配置参数在更新后的所述像素时钟信号的驱动下更新所述目标场同步信号。具体地，步骤S39例如由视频帧同步系统10的视频时序生成器17或视频处理设备20的可编程逻辑器件21中的时序生成单元213来实现。
综上所述，本申请前述实施例通过对目标场同步信号的微调实现了保证视频时序生成器17或时序生成单元213输出的目标场同步信号与参考场同步信号一直同步的技术效果，提供了一种可靠、兼容性好的视频帧同步解决方案。
在此值得一提的是，本申请前述实施例的视频帧同步系统10、视频处理设备20和视频帧同步方法30，均能够适应于演播室和视频拼接输出的场景。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元/模块可以是或者也可以不是物理上分开的，作为单元/模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元/模块来实现本实施例方案目的。
另外，在本申请各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元/模块的形式实现。
上述以软件功能单元/模块的形式实现的集成的单元/模块，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)的一个或多个处理器执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种视频帧同步系统，包括：
同步信号检测比较器，包括参考场同步信号输入端、反馈场同步信号输入端、和检测比较结果输出端；
控制器，连接所述同步信号检测比较器的所述检测比较结果输出端；
可编程时钟生成器，连接所述控制器；
视频时序生成器，包括视频时序配置参数输入端、像素时钟信号输入端、和视频时序信号输出端，所述视频时序配置参数输入端连接所述控制器，所述像素时钟信号输入端连接所述可编程时钟生成器，所述视频时序信号输出端连接所述同步信号检测比较器的所述反馈场同步信号输入端；以及
视频编码器，连接所述视频时序生成器的所述视频时序信号输出端。
2.如权利要求1所述的视频帧同步系统，其中，所述同步信号检测比较器还包括：
相位比较单元，用于比较从所述反馈场同步信号输入端输入的反馈场同步信号和从所述参考场同步信号输入端输入的参考场同步信号的相位；
频率比较单元，用于比较所述反馈场同步信号和所述参考场同步信号的频率；
比较结果产生单元，用于根据所述相位比较单元和所述频率比较单元的比较结果产生像素时钟信号的频率调节量。
3.如权利要求1所述的视频帧同步系统，其中，所述视频时序信号输出端包括：目标场同步信号输出端、行同步信号输出端、有效显示数据选通信号输出端和像素时钟信号输出端；所述目标场同步信号输出端连接所述同步信号检测比较器的所述反馈场同步信号输入端；所述视频编码器连接所述目标场同步信号输出端、所述行同步信号输出端、所述有效显示数据选通信号输出端和所述像素时钟信号输出端。
4.如权利要求1所述的视频帧同步系统，其中，所述视频帧同步系统还包括视频处理器，所述视频处理器的输出端连接所述视频编码器的所述视频数据输入端。
5.一种视频处理设备，包括：
可编程逻辑器件，包括参考场同步信号提供源输入端检测比较结果输出端、视频时序配置参数输入端、像素时钟信号输入端、视频时序信号输出端和视频数据输出端；
控制器，连接所述可编程逻辑器件的所述检测比较结果输出端和所述视频时序配置参数输入端；
可编程时钟生成器，连接所述控制器与所述可编程逻辑器件的所述像素时钟信号输入端；以及
视频编码器，连接所述可编程逻辑器件的所述视频时序信号输出端和所述视频数据输出端；
其中，所述可编程逻辑器件用于根据所述参考场同步信号提供源输入端输入的信号获取参考场同步信号、检测所述参考场同步信号的帧频、通过所述检测比较结果输出端输出所述帧频、根据所述视频时序配置参数输入端输入的视频时序配置参数在所述像素时钟信号输入端输入的像素时钟信号的驱动下生成目标场同步信号、通过所述视频时序信号输出端输出所述目标场同步信号、比较所述参考场同步信号和所述目标场同步信号、根据所述比较的结果获取所述像素时钟信号的频率调节量、通过所述检测比较结果输出端输出所述频率调节量至所述控制器以由所述控制器根据所述频率调节量控制所述可编程时钟生成器更新所述像素时钟信号、以及根据更新后的所述像素时钟信号更新所述目标场同步信号。
6.如权利要求5所述的视频处理设备，其中，所述参考场同步信号提供源输入端包括多个视频信号输入端和同步锁相信号输入端。
7.如权利要求5所述的视频处理设备，其中，所述可编程逻辑器件还用于对视频数据进行处理得到处理后视频数据并通过所述视频数据输出端输出所述处理后视频数据。
8.一种视频帧同步方法，包括：
获取参考场同步信号、检测所述参考场同步信号的帧频；
根据输出分辨率和所述帧频计算得到像素时钟信号的频率、并根据所述像素时钟信号的频率生成时钟配置参数、以及根据所述输出分辨率生成视频时序配置参数；
根据所述时钟配置参数生成像素时钟信号；
根据所述视频时序配置参数在所述像素时钟信号的驱动下生成目标场同步信号；
比较所述参考场同步信号和所述目标场同步信号得到比较结果、并根据所述比较结果获取所述像素时钟信号的频率调节量；
根据所述像素时钟信号的所述频率和所述频率调节量更新所述像素时钟信号；以及
根据所述视频时序配置参数在更新后的所述像素时钟信号的驱动下更新所述目标场同步信号。
9.如权利要求8所述的视频帧同步方法，其中，所述比较所述参考场同步信号和所述目标场同步信号得到比较结果的步骤包括：
比较所述参考场同步信号的相位与所述目标场同步信号的相位，得到相位相对关系；
比较所述参考场同步信号的频率与所述目标场同步信号的频率，得到频率相对关系；
将所述相位相对关系和所述频率相对关系作为所述比较结果。
10.如权利要求8所述的视频帧同步方法，其中，所述获取参考场同步信号的步骤包括：
接收输入视频信号和/或同步锁相信号；
基于所述输入视频信号和/或同步锁相信号得到至少一路场同步信号；
从所述至少一路场同步信号选择一路场同步信号作为所述参考场同步信号。
CN201880091867.9A 2018-09-26 2018-09-26 视频帧同步系统、视频处理设备和视频帧同步方法 Active CN112074896B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/107448 WO2020061785A1 (zh) 2018-09-26 2018-09-26 视频帧同步系统、视频处理设备和视频帧同步方法

Publications (2)

Publication Number Publication Date
CN112074896A CN112074896A (zh) 2020-12-11
CN112074896B true CN112074896B (zh) 2021-08-06

Family

ID=69949472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091867.9A Active CN112074896B (zh) 2018-09-26 2018-09-26 视频帧同步系统、视频处理设备和视频帧同步方法

Country Status (2)

Country Link
CN (1) CN112074896B (zh)
WO (1) WO2020061785A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114982250B (zh) * 2020-12-25 2023-12-22 京东方科技集团股份有限公司 信号处理方法及装置、显示装置
CN113596348B (zh) * 2021-04-29 2023-11-03 青岛信芯微电子科技股份有限公司 图像处理方法及设备
CN114710700A (zh) * 2022-03-24 2022-07-05 西安诺瓦星云科技股份有限公司 数据显示方法、装置及设备
CN114785999B (zh) * 2022-04-12 2023-12-15 先壤影视制作(上海)有限公司 一种实时虚拟拍摄同步控制方法及系统
CN115348464A (zh) * 2022-08-12 2022-11-15 深圳市东明炬创电子股份有限公司 一种高清数字视频零延迟传输的方法
CN116758855B (zh) * 2023-08-22 2023-11-03 联士光电（深圳）有限公司 微显示面板中输入信号相位关系自适应电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763840A (zh) * 2009-08-31 2010-06-30 广东威创视讯科技股份有限公司 同步显示装置、叠加拼接显示系统及其同步显示方法
CN101815177A (zh) * 2010-03-11 2010-08-25 广东威创视讯科技股份有限公司 同步显示装置、同步显示方法及叠加拼接显示系统
CN102098044A (zh) * 2010-12-10 2011-06-15 青岛海信信芯科技有限公司 一种像素锁相时钟频率发生方法及装置
CN103839528A (zh) * 2014-02-20 2014-06-04 北京京东方显示技术有限公司 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏
CN105491434A (zh) * 2015-12-17 2016-04-13 广东威创视讯科技股份有限公司 一种场同步信号的处理方法以及控制电路
CN106161870A (zh) * 2015-04-10 2016-11-23 杭州海康威视数字技术股份有限公司 一种多屏控制设备及同步系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102036034B1 (ko) * 2012-10-22 2019-10-24 주식회사 오리온 멀티 디스플레이 환경에서의 디스플레이 장치간 신호 지연 완충 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763840A (zh) * 2009-08-31 2010-06-30 广东威创视讯科技股份有限公司 同步显示装置、叠加拼接显示系统及其同步显示方法
CN101815177A (zh) * 2010-03-11 2010-08-25 广东威创视讯科技股份有限公司 同步显示装置、同步显示方法及叠加拼接显示系统
CN102098044A (zh) * 2010-12-10 2011-06-15 青岛海信信芯科技有限公司 一种像素锁相时钟频率发生方法及装置
CN103839528A (zh) * 2014-02-20 2014-06-04 北京京东方显示技术有限公司 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏
CN106161870A (zh) * 2015-04-10 2016-11-23 杭州海康威视数字技术股份有限公司 一种多屏控制设备及同步系统
CN105491434A (zh) * 2015-12-17 2016-04-13 广东威创视讯科技股份有限公司 一种场同步信号的处理方法以及控制电路

Also Published As

Publication number Publication date
WO2020061785A1 (zh) 2020-04-02
CN112074896A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112074896B (zh) 视频帧同步系统、视频处理设备和视频帧同步方法
US9036084B2 (en) Apparatus and method for synchronous display of video data
US5155595A (en) Genlock frequency generator
US8102470B2 (en) Video synchronization system
US7071996B2 (en) Synchronizing video formats with dissimilar timing
CN105472203A (zh) Genlock同步锁相系统及方法
CN105491434B (zh) 一种场同步信号的处理方法以及控制电路
CN101383913B (zh) 显示叠加控制系统及其控制方法
CN115486059A (zh) 信号处理方法、装置、设备、存储介质及计算机设备
CN106210442B (zh) 一种基于多相位锁相环的像素时钟产生电路
WO2023035096A1 (zh) 帧率控制方法、控制设备、电子设备和计算机可读介质
JP2008301146A (ja) 撮像装置におけるフレーム同期方法および装置
US7702056B2 (en) Time base corrector
CN116193044B (zh) 多路图像帧同步显示的方法、装置、设备及介质
JP2009100315A (ja) 映像信号処理システム及び表示方法
CN104967895A (zh) 一种视频行场同步信号产生方法及系统
US5534939A (en) Digital video clock generation system
KR100317289B1 (ko) 디지털 티브이의 동기신호 보정장치
CN115941863A (zh) 帧同步方法、逻辑模块及视频处理设备
JPH0832833A (ja) ビデオシステムパルス生成回路
JP2877683B2 (ja) ビデオカメラの外部同期方法
KR100468711B1 (ko) 감시용 카메라 시스템의 외부동기 모드 자동 판별 기능을 갖는외부 동기화 장치 및 동기화 방법
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치
CN114710700A (zh) 数据显示方法、装置及设备
JP2017092863A (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant