JP2017092863A - 撮像装置 - Google Patents

Abstract

【課題】多様な仕様条件に容易に適合可能な同期クロック群を生成し、汎用性と互換性が十分に確保可能な撮像装置を提供する。
【解決手段】本発明の撮像装置は、撮像素子で得られた撮像信号ＳＩを出力するセンサ部１０と、撮像信号ＳＩのディジタル信号処理により映像信号ＳＶを生成する信号処理部と、ネットワークＮに接続して映像信号を外部送信するネットワーク接続部１２と、センサ部１０に供給されるマスタークロックＭＣＫ、信号処理部１１に供給される入出力クロックＶｉＣＫ、ＶｏＣＫ、ネットワーク接続部１２に供給されるリファレンスクロックＲＣＫのそれぞれを生成する同期クロック生成部１３を備えている。同期クロック生成部１３は、マスタークロックＭＣＫ、入出力クロックＶｉＣＫ、ＶｏＣＫ、リファレンスクロックＲＣＫを同期クロック群として生成するＰＬＬ回路を含み、制御信号に応じて同期クロック群の各周波数を個別に設定可能である。
【選択図】図１

Description

本発明は、ネットワークを経由して映像信号を外部に送信する監視カメラ等の撮像装置の技術分野に関するものである。

従来から、セキュリティ用途で使用される撮像装置である監視カメラ装置が普及している。この種の監視カメラ装置は、一般に、ＣＣＤやＣＭＯＳセンサなどの撮像素子を用いて撮像信号を得るセンサ部と、このセンサ部にて得られた撮像信号にディジタル信号処理を施して映像信号を生成する信号処理部と、この信号処理部により生成された映像信号を通信ネットワークを経由してパーソナルコンピュータ等の端末装置に送信するネットワーク接続部を備えて構成される（例えば、特許文献１参照）。このような構成において、センサ部はマスタークロックに基づき生成したピクセルクロックを後段の信号処理部に供給し、そのピクセルクロックに基づき動作用の各種クロックが生成される。この場合、撮像装置の構成要素間で撮像信号や映像信号を送受する際の信号同期を確保するためには、マスタークロックをＰＬＬ（Phase Locked Loop）で制御することが重要である。そのため、信号処理は、内蔵するＰＬＬ部においてマスタークロックに完全同期した同期クロック群や各種同期信号を作り出し、それにより撮像装置における映像信号の生成動作や外部への送信動作を適切に制御することができる。

特開平９−２４７６５４号公報

上記従来の監視カメラ装置に要求される性能が高まるに連れ、そのセンサ部で使用する各種クロックについても、例えば周波数の上昇など異なる仕様条件を適用することが必要となる。そして、センサ部における各種クロックの仕様条件が変更されると、後段に接続される信号処理部やネットワーク接続部における各種クロックの完全同期を確保するためには、それぞれの構成要素の仕様条件が変更されることを余儀なくされる。従って、特定の性能を有する監視カメラ装置には唯一のセンサ部のみ使用可能であって、監視カメラ装置の性能向上のためにセンサ部の仕様条件を変更する場合、信号処理部、ネットワーク接続部のそれぞれの設計を全体的に見直すことが求められ、製品の汎用性や互換性を確保することが困難であった。

本発明は上記の課題を解決するためになされたものであり、マスタークロックに位相が同期した同期クロック群を用いる場合において、多様な仕様条件への適合が容易であり、製品の汎用性や互換性を十分に確保し得る撮像装置を実現すること目的とする。

上記課題を解決するために、本発明の撮像装置は、撮像素子により取得された撮像信号を出力するセンサ部（１０）と、前記撮像信号に対するディジタル信号処理により映像信号を生成する信号処理部（１１）と、ネットワーク（Ｎ）に接続し、当該ネットワークを経由して前記映像信号を外部に送信するネットワーク接続部（１２）と、前記センサ部に供給されるマスタークロック（ＭＣＫ）と、前記信号処理部に供給される入力クロック（ＶｉＣＫ）及び出力クロック（ＶｏＣＫ）と、前記ネットワーク接続部に供給されるリファレンスクロック（ＲＣＫ）のそれぞれを生成する同期クロック生成部（１３）とを備えて構成され、前記同期クロック生成部は、前記マスタークロックと前記入力クロック及び前記出力クロックと前記リファレンスクロックのそれぞれを互いに位相が同期した同期クロック群として生成するＰＬＬ回路を含み、制御信号に応じて前記同期クロック群のそれぞれの周波数を個別に設定可能であることを特徴とする。

本発明の撮像装置によれば、同期クロック生成部により生成した同期クロック群をセンサ部と信号処理部とネットワーク接続部に対し供給し、同期クロック群の周波数を制御信号に応じて個別に設定可能としたので、センサ部の仕様が変更される場合であっても制御信号の設定により簡単に対応でき、撮像装置の汎用性及び互換性を高めることができる。

本発明において、前記同期クロック生成部に接続され、前記制御信号に応じて前記同期クロック生成部の動作を制御する制御手段（２６）を更に設けてもよい。このような制御手段により、例えばＩ２Ｃなどの汎用的な制御インターフェースを用いて容易にＰＬＬ回路の動作を制御することができる。

本発明において、前記制御信号を、前記信号処理部から前記制御手段に供給してもよい。これにより、センサ部の仕様が変更される場合、信号処理部の内部にＰＬＬ回路を設ける場合の設計変更を回避し、単に制御信号の設定を変更するだけで対応可能となる。

本発明において、前記同期クロック生成部に、前記同期クロック群のそれぞれに対応する複数の前記ＰＬＬ回路を設け、前記制御信号に応じて、それぞれの前記ＰＬＬ回路が有する分周器の分周数を変更することにより前記周波数を設定可能としてもよい。これにより、複数のＰＬＬ回路が有する各分周器の分周数の組合せに応じて同期クロック群の各周波数をきめ細かく設定可能となる。

以上述べたように、本発明によれば、センサ部、信号処理部、ネットワーク接続部とは独立のブロックとして配置した同期クロック生成部により同期クロック群を生成し、制御信号に応じて同期クロック群の各周波数を個別に設定可能としたので、センサ部等の仕様条件の変更に対応して同期クロック群の周波数を適切に設定することができ、汎用性や互換性を十分に確保し得る撮像装置を実現することが可能となる。

本実施形態の監視カメラ装置の概略の構成を示すブロック図である。 同期クロック生成部１３の概略の構成を示すブロック図である。 ＰＬＬシンセサイザ部２５の部分的な構成を示す第１の例である。 ＰＬＬシンセサイザ部２５の部分的な構成を示す第２の例である。

以下、本発明を適用した一実施形態について添付図面を参照しながら説明する。本実施形態では、主にセキュリティ用途で使用される撮像装置である監視カメラ装置に対して本発明を適用する例について説明する。

図１は、本実施形態の監視カメラ装置の概略の構成を示すブロック図である。図１に示すように、本実施形態の監視カメラ装置は、センサ部１０と、信号処理部１１と、ネットワーク接続部１２と、同期クロック生成部１３とを備えて構成される。なお、図１では省略しているが、監視カメラ装置には、全体の動作を制御する制御部や、各種データを保持するメモリ部などの構成要素も設けられる。

以上の構成において、センサ部１０は、ＣＣＤやＣＭＯＳセンサなどの撮像素子を備えて構成され、撮像素子により取得された所定の画素数の撮像信号ＳＩを順次出力する。センサ部１０は、後述の同期クロック生成部１３から供給されるマスタークロックＭＣＫに基づいて、撮像信号ＳＩの転送に用いるピクセルクロックＰＣＫと、後述の映像信号ＳＶの生成に必要な水平同期信号ＨＳ及び垂直同期信号ＶＳとをそれぞれ生成する。センサ部１０は、ピクセルクロックＰＣＫ、水平同期信号ＨＳ及び垂直同期信号ＶＳを撮像信号ＳＩとともに、後段の信号処理部１１に送信する。

信号処理部１１は、入力された撮像信号ＳＩに対するディジタル信号処理を実行し、所定の規格に適合した映像信号ＳＶを生成する。信号処理部１１では、センサ部１０から供給される撮像信号ＳＩ、ピクセルクロックＰＣＫ、水平同期信号ＨＳ及び垂直同期信号ＶＳを用いて映像信号ＳＶを生成した後、ディジタル信号処理に伴い補正された水平同期信号ＨＳ及び垂直同期信号ＶＳを映像信号ＳＶとともに後段のネットワーク接続部１２に送信する。また、信号処理部１１には、後述の同期クロック生成部１３から入力クロックＶｉＣＫ及び出力クロックＶｏＣＫが供給される。入力クロックＶｉＣＫは、前述の撮像信号ＳＩ、ピクセルクロックＰＣＫ、水平同期信号ＨＳ及び垂直同期信号ＶＳの入力タイミングの制御に用いられ、出力クロックＶｏＣＫは、前述の映像信号ＳＶ及び補正された水平同期信号ＨＳ及び垂直同期信号ＶＳの出力タイミングの制御に用いられる。

ネットワーク接続部１２は、信号処理部１１により生成された映像信号ＳＶをインターネット等のネットワークＮを経由して外部に送信する。映像信号ＳＶの送信先は、例えば、ネットワークＮ上の任意の場所に設置されたパーソナルコンピュータＰＣである。ネットワーク接続部１２は、所定のインターネットプロトコル等の接続手順に従ってネットワークＮとの接続を確立した後、映像信号ＳＶをネットワーク接続部１２からパーソナルコンピュータＰＣに順次伝送する。また、ネットワーク接続部１２には、後述の同期クロック生成部１３からリファレンスクロックＲＣＫが供給され、ネットワーク接続部１２の動作タイミングの基準としてリファレンスクロックＲＣＫが用いられる。

次に、同期クロック生成部１３は、ＰＬＬ（Phase Locked Loop）回路を用いて、センサ部１０に供給されるマスタークロックＭＣＫと、信号処理部１１に供給される入出力クロックＶｉＣＫ、ＶｏＣＫと、ネットワーク接続部１２に供給されるリファレンスクロックＲＣＫとをそれぞれ生成する。これらのマスタークロックＭＣＫ、入出力クロックＶｉＣＫ、ＶｏＣＫ、リファレンスクロックＲＣＫは、互いに周波数が異なるが、ＰＬＬ回路により位相が完全同期した同期クロック群である。また、同期クロック生成部１３には、信号処理部１１から、後述するように所謂Ｉ２Ｃとして規定される制御インターフェースに従ってＰＬＬ動作を制御するＩ２Ｃ制御信号が供給される。

以下、同期クロック生成部１３の構成及び動作について図２〜図４を参照して説明する。図２は、同期クロック生成部１３の概略の構成を示すブロック図である。図２に示す同期クロック生成部１３は、２つの水晶発振器２０、２１と、２つのスイッチ２２、２３と、周波数分周回路２４と、ＰＬＬシンセサイザ部２５と、Ｉ２Ｃ制御部２６とを備えている。

以上の構成において、２つの水晶発振器２０、２１は、互いに異なる発振周波数を有し、必要なクロック周波数に応じて選択的に利用することができる。そのため、２つのスイッチ２２、２３は、いずれか一方がオンで他方がオフになるように連動して制御される。水晶発振器２０、２１はスイッチ２２、２３を介して周波数分周回路２４に接続されている。周波数分周回路２４は、選択された水晶発振器２０、２１の発振周波数を所定の分周数で分周し、ＰＬＬシンセサイザ部２５への入力信号Ｓｉｎ（図３及び図４参照）を生成する。

ＰＬＬシンセサイザ部２５は、周波数分周回路２４で生成される入力信号Ｓｉｎに基づき、前述のマスタークロックＭＣＫ、入出力クロックＶｉＣＫ、ＶｏＣＫ、リファレンスクロックＲＣＫのそれぞれを生成する。また、ＰＬＬシンセサイザ部２５は、前述のＩ２Ｃ制御信号に応じてＰＬＬシンセサイザ部２５の動作を制御するＩ２Ｃ制御部２６と接続されている。図２に示すように、信号処理部１１からＩ２Ｃ制御部２６に供給されるＩ２Ｃ制御信号としては、制御の内容を規定する制御データと、制御タイミングを規定する制御クロックと、制御データの有効性を規定するストローブが含まれる。Ｉ２Ｃ制御部２６は、Ｉ２Ｃ制御信号に判別し、判別結果に応じてＰＬＬシンセサイザ部２５の動作を制御する。

ここで、図３及び図４は、ＰＬＬシンセサイザ部２５の部分的な構成の例を示している。図３及び図４は、例えば、前述のマスタークロックＭＣＫ、入出力クロックＶｉＣＫ、ＶｏＣＫ、リファレンスクロックＲＣＫのうちの任意のクロックを生成するための構成部分に相当する。まず、図３に示す第１の例には、位相比較器３０と、ループフィルタ３１と、電圧制御発振器３２と、分周数が固定のプリスケーラ３３と、分周数が可変の分周器３４とが含まれる。このうち、位相比較器３０、ループフィルタ３１、電圧制御発振器３２は、ＰＬＬ回路を構成する。

図３において、位相比較器３０では、周波数Ｆｉｎの入力信号Ｓｉｎと分周器３４の分周信号との位相差が検出され、その位相差がループフィルタ３１により平均化される。そして、電圧制御発振器３２では、ループフィルタ３１の出力信号の電圧値に応じて、その発振周波数Ｆｏｕｔが制御される。電圧制御発振器３２から出力される周波数Ｆｏｕｔの出力信号Ｓｏｕｔが前述のプリスケーラ３３により分周され（１／Ｍ）、続いて後段の分周器３４により分周され（１／Ｎ）、その結果として前述の分周信号が得られる。よって、入力信号Ｓｉｎの周波数Ｆｉｎと出力信号Ｓｏｕｔの周波数Ｆｏｕｔに関し、Ｆｏｕｔ＝Ｆｉｎ×Ｎ×Ｍの関係が成り立つ。

一方、図４に示す第２の例には、図３と同様の位相比較器３０と、ループフィルタ３１と、電圧制御発振器３２と、分周器３４とを備えているが、図３のプリスケーラ３３を分周数が可変の分周器３５に置き換えるとともに接続関係を変更したものである。図４において、位相比較器３０、ループフィルタ３１、電圧制御発振器３２からなるＰＬＬ回路は図３と同様に動作するが、電圧制御発振器３２の出力信号が２つの分周器３４、３５のそれぞれによって分周され、一方の分周器３５（１／Ｍ）から周波数Ｆｏｕｔの出力信号Ｓｏｕｔが出力されるとともに、他方の分周器３４（１／Ｎ）から位相比較３０に入力される前述の分周信号が出力される。よって、入力信号Ｓｉｎの周波数Ｆｉｎと出力信号Ｓｏｕｔの周波数Ｆｏｕｔに関し、Ｆｏｕｔ＝Ｆｉｎ×Ｎ／Ｍの関係が成り立つ。

すなわち、図３の構成例は、ＰＬＬシンセサイザ部２５への入力信号Ｓｉｎの周波数Ｆｉｎより高い周波数Ｆｏｕｔ＝Ｆｉｎ×Ｎ×Ｍを有する出力信号Ｓｏｕｔを生成する際に用いられ、図４の構成例は、ＰＬＬシンセサイザ部２５への入力信号Ｓｉｎの周波数Ｆｉｎより若干低いか高い周波数Ｆｏｕｔ＝Ｆｉｎ×Ｎ／Ｍを有する出力信号Ｓｏｕｔを生成する際に用いられる。このように図３又は図４の構成例を４つ並列させることにより、ＰＬＬシンセサイザ部２５にて前述のマスタークロックＭＣＫ、入出力クロックＶｉＣＫ、ＶｏＣＫ、リファレンスクロックＲＣＫのそれぞれを生成することができる。

ＰＬＬシンセサイザ部２５における各クロックの周波数の設定（図３及び図４のＭ、Ｎを含む）は、Ｉ２Ｃ制御部２６に対するＩ２Ｃ制御信号（図２）に基づいて行われる。ＰＬＬシンセサイザ部２５の周波数の設定は、通常、センサ部１０の仕様に依存して定められるが、例えば、水晶発振器２０、２１の周波数がそれぞれ５０ＭＨｚ、８０ＭＨｚのとき、図３及び図４の入力信号Ｓｉｎの周波数Ｆｉｎを５０Ｍｚとし、マスタークロックＭＣＫの周波数が２７ＭＨｚ、入出力クロックＶｉＣＫ、ＶｏＣＫの周波数が３０ＭＨｚ、リファレンスクロックＲＣＫの周波数が５０ＭＨｚのように設定することができる。この場合、センサ部１０の仕様が変更されたとしても、ＰＬＬシンセサイザ部２５における周波数の設定を適切に変更することが可能である。なお、本実施形態では、ＰＬＬシンセサイザ部２５に対する周波数を、制御インターフェースとしてのＩ２Ｃ制御信号に応じて設定する場合を説明したが、他の制御インターフェースで規定する制御信号に応じて設定することも可能である。

以上説明したように、本実施形態の監視カメラ装置の構成を採用することにより、監視カメラ装置の主な構成要素であるセンサ部１０、信号処理部１１、ネットワーク接続部１２とは独立のブロックとして同期クロック生成部１３を配置し、その同期クロック生成部１３が有するＰＬＬ回路を用いて互いに位相が同期した同期クロック群を前述の各構成要素に供給し、Ｉ２Ｃ制御信号に応じて同期クロック群の周波数を自在に設定することが可能となる。従来の監視カメラ装置は、センサ部１０から供給されるピクセルクロックＰＣＫに基づき信号処理部１１でマスタークロックＭＣＫを生成し、そのマスタークロックＭＣＫに基づき入出力クロックＶｉＣＫ、ＶｏＣＫ及びリファレンスクロックＲＣＫを生成するのが一般的であるため、センサ部１０の仕様を変更すると、監視カメラ装置の各構成要素の全体的な設計変更の必要性が生じる。これに対し、本実施形態の監視カメラ装置は、センサ部１０の仕様を変更したとしても、Ｉ２Ｃ制御信号に基づいて同期クロック生成部１３が生成する同期クロック群の各周波数を調整すれば済むので、全体的な設計変更が不要となり、製品の汎用性及び互換性を格段に高めることが可能となる。

以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。すなわち、本発明に係る撮像装置は、セキュリティ用途で使用される監視カメラ装置が代表的な適用対象であるが、それ以外の様々な用途で使用される多様な撮像装置を適用対象とすることができる。また、本発明を監視カメラ装置に適用する場合には、今後の応用例として魚眼レンズを用いた超広角の視野角を実現する３６０°視野角監視用カメラが想定され、この場合には、魚眼カメラの歪み補正機能を含む複雑なディジタル信号処理が要求されるので、本発明を適用して自在に同期クロックの周波数を調整可能とすることの効果が大きい。

１０…センサ部
１１…信号処理部
１２…ネットワーク接続部
１３…同期クロック生成部
２０、２１…水晶発振器
２２、２３…スイッチ
２４…周波数分周回路
２５…ＰＬＬシンセサイザ部
２６…Ｉ２Ｃ制御部
３０…位相比較器
３１…ループフィルタ
３２…電圧制御発振器
３３…プリスケーラ
３４、３５…分周器

Claims (4)

1. 撮像素子により取得された撮像信号を出力するセンサ部と、
   前記撮像信号に対するディジタル信号処理により映像信号を生成する信号処理部と、
   ネットワークに接続し、当該ネットワークを経由して前記映像信号を外部に送信するネットワーク接続部と、
   前記センサ部に供給されるマスタークロックと、前記信号処理部に供給される入力クロック及び出力クロックと、前記ネットワーク接続部に供給されるリファレンスクロックとのそれぞれを生成する同期クロック生成部と、
   を備え、
   前記同期クロック生成部は、前記マスタークロックと前記入力クロック及び前記出力クロックと前記リファレンスクロックのそれぞれを互いに位相が同期した同期クロック群として生成するＰＬＬ回路を含み、制御信号に応じて前記同期クロック群のそれぞれの周波数を個別に設定可能であることを特徴とする撮像装置。
2. 前記同期クロック生成部に接続され、前記制御信号に応じて前記同期クロック生成部の動作を制御する制御手段を更に備えることを特徴とする請求項１に記載の撮像装置。
3. 前記制御信号は、前記信号処理部から前記制御手段に供給されることを特徴とする請求項２に記載の撮像装置。
4. 前記同期クロック生成部は、前記同期クロック群のそれぞれに対応する複数の前記ＰＬＬ回路を具備し、前記制御信号に応じて、それぞれの前記ＰＬＬ回路が有する分周器の分周数を変更することにより前記周波数が設定可能であることを特徴とする請求項１に記載の撮像装置。
   
   

Images