CN105491434B - 一种场同步信号的处理方法以及控制电路 - Google Patents
一种场同步信号的处理方法以及控制电路 Download PDFInfo
- Publication number
- CN105491434B CN105491434B CN201510958200.2A CN201510958200A CN105491434B CN 105491434 B CN105491434 B CN 105491434B CN 201510958200 A CN201510958200 A CN 201510958200A CN 105491434 B CN105491434 B CN 105491434B
- Authority
- CN
- China
- Prior art keywords
- signal
- pixel clock
- clock signal
- current pixel
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
本发明公开了一种场同步信号的处理方法以及控制电路，用于降低多个显示设备产生的场同步信号的时间误差，减少黑屏和闪烁现象。本发明方法包括：获取外部场同步信号以及像素时钟信号；在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将目标信号数量与预设信号数量进行比较；判断比较结果是否满足预设输出信号条件，若否，则根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行计数并比较，若是，则根据当前像素时钟信号以预设规则输出本地场同步信号。
Description
技术领域
本发明涉及信号处理领域，尤其涉及一种场同步信号的处理方法以及控制电路。
背景技术
在视频显示控制领域中，场同步信号(VS)、像素时钟是几种常见的控制信号，场同步信号为每幅画面信号提供一种标识，方便显示设备辨识、接收和显示每幅画面。在多屏拼接显示系统中，每个显示设备都有独立的同步信号发生器。为了使得多个显示设备同步显示，多屏拼接显示系统以一个外部场同步信号，输入到多个显示设备，将所有显示设备的场同步信号同步到同一个场同步信号上。
目前，本地场同步信号的处理方法大致如下所示：在外部场同步信号的信号周期内，根据计数器获取的像素时钟信号，以预设规则输出电信号，得到本地场同步信号。
由于每个显示设备预先设置的像素时钟频率不同，在多屏拼接显示系统中，在外部场同步信号的信号周期内像素时钟信号的信号数量不同，因此根据不同像素时钟信号产生的本地场同步信号存在时间误差，当显示设备根据不同的场同步信号显示图像数据信号时，会出现黑屏和闪烁现象，造成用户观看体验不佳。
发明内容
本发明提供了一种场同步信号的处理方法以及控制电路，可以降低在多屏拼接显示系统中各显示设备产生的场同步信号的时间误差，减少黑屏和闪烁现象，提高用户体验。
本发明的第一方面提供一种场同步信号的处理方法，包括：
步骤1：获取外部场同步信号以及像素时钟信号；
步骤2：在上述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将上述目标信号数量与预设信号数量进行比较；
步骤3：判断比较结果是否满足预设输出信号条件，若不满足，则执行步骤4，若满足，则执行步骤5；
步骤4：根据上述比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行上述步骤2；
步骤5：根据当前像素时钟信号以预设规则输出本地场同步信号。
结合第一方面，在第一方面的第一种实施方式中，上述判断比较结果是否满足预设条件包括：
判断比较结果是否为上述目标信号数量与预设信号数量相等，若是，则确定上述比较结果满足预设输出信号条件，若否，则确定上述比较结果不满足预设输出信号条件。
结合第一方面的第一种实施方式，在第一方面的第二种实施方式中，上述根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，包括：
当上述目标信号数量小于预设信号数量时，计算上述预设信号数量与上述目标信号数量之差，得到第一目标差值，确定上述第一目标差值对应的误差区间以及第一调频幅度，将上述当前像素时钟信号的时钟频率增加上述第一调频幅度得到目标时钟频率；
当上述目标信号数量大于预设信号数量时，计算上述目标信号数量与上述预设信号数量之差，得到第二目标差值，确定上述第二目标差值对应的误差区间以及第二调频幅度，将上述当前像素时钟信号的时钟频率减少上述第二调频幅度得到目标时钟频率。
结合第一方面，在第一方面的第三种实施方式中，当上述比较结果为上述目标信号数量与上述预设信号数量之差的绝对值时，上述判断比较结果是否满足预设输出信号条件包括：
判断上述比较结果是否不大于预设误差，若不大于预设误差，则确定上述比较结果满足预设输出信号条件，若大于预设误差，则确定上述比较结果不满足预设输出信号条件。
结合第一方面的第三种实施方式，在第一方面的第四种实施方式中，上述根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，包括：
当上述目标信号数量小于预设信号数量时，确定上述比较结果对应的误差区间以及第三调频幅度，将上述当前像素时钟信号的时钟频率增加上述第三调频幅度得到目标时钟频率；
当上述目标信号数量大于预设信号数量时，确定上述比较结果对应的误差区间以及第四调频幅度，将上述当前像素时钟信号的时钟频率减少上述第四调频幅度得到目标时钟频率。
第二方面提供一种控制电路，其特征在于，包括：
场同步计数模块，用于获取外部场同步信号以及像素时钟信号；
上述场同步计数模块，还用于在上述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量；
比较模块，用于将上述目标信号数量与预设信号数量进行比较；
判断模块，用于判断比较结果是否满足预设输出信号条件，若不满足，则触发调节模块执行根据比较结果调节当前像素时钟信号的时钟频率，得到目标像素时钟信号，将上述目标像素时钟信号作为新的当前像素时钟信号的步骤；若满足，则触发上述场同步计数模块执行根据上述当前像素时钟信号输出本地场同步信号的步骤；
调节模块，用于根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再触发上述场同步计数模块执行在上述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量的步骤；
上述场同步计数模块，还用于根据当前像素时钟信号以预设规则输出本地场同步信号。
结合第二方面，在第二方面的第一种实施方式中，
上述判断模块，具体用于判断比较结果是否为上述目标信号数量与预设信号数量相等，若是，则确定上述比较结果满足预设输出信号条件，若否，则确定上述比较结果不满足预设输出信号条件。
结合第二方面的第一种实施方式，在第二方面的第二种实施方式中，上述调节模块，具体用于当上述目标信号数量小于预设信号数量时，计算上述预设信号数量与上述目标信号数量之差，得到第一目标差值，确定上述第一目标差值对应的误差区间以及第一调频幅度，将上述当前像素时钟信号的时钟频率增加上述第一调频幅度得到目标时钟频率；当上述目标信号数量大于预设信号数量时，计算上述目标信号数量与上述预设信号数量之差，得到第二目标差值，确定上述第二目标差值对应的误差区间以及第二调频幅度，将上述当前像素时钟信号的时钟频率减少上述第二调频幅度得到目标时钟频率。
结合第二方面，在第二方面的第三种实施方式中，
上述判断模块，具体用于当上述比较结果为上述目标信号数量与上述预设信号数量之差的绝对值时，判断上述比较结果是否不大于预设误差，若不大于预设误差，则确定上述比较结果满足预设输出信号条件，若大于预设误差，则确定上述比较结果不满足预设输出信号条件。
结合第二方面的第三种实施方式，在第二方面的第四种实施方式中，
上述调节模块，具体用于当上述目标信号数量小于预设信号数量时，确定上述比较结果对应的误差区间以及第一调频幅度，将上述当前像素时钟信号的时钟频率增加上述第一调频幅度得到目标时钟频率；当上述目标信号数量大于预设信号数量时，确定上述比较结果对应的误差区间以及第二调频幅度，将上述当前像素时钟信号的时钟频率减少上述第二调频幅度得到目标时钟频率。
从以上技术方案可以看出，本发明实施例具有以下优点：
步骤1：获取外部场同步信号以及像素时钟信号；步骤2：在上述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将目标信号数量与预设信号数量进行比较；步骤3：判断比较结果是否满足预设输出信号条件，若不满足，则执行步骤4，若满足，则执行步骤5；步骤4：根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行步骤2；步骤5：根据当前像素时钟信号以预设规则输出本地场同步信号。本发明可以调整每个显示设备中像素时钟频率，使得在外部场同步信号的信号周期内的像素时钟信号的信号数量与预设信号数量的比较结果，当比较结果为相近或相等时，能够满足预设输出信号条件，因此使得各显示设备根据相近或相同的像素时钟信号产生的场同步信号降低时间误差，从而减少黑屏和闪烁现象，提高用户体验。
附图说明
图1为本发明实施例中场同步信号的处理方法的一个示意图；
图2为本发明实施例中场同步信号的处理方法的另一个示意图；
图3为本发明实施例中场同步信号的处理方法的另一个示意图；
图4为本发明实施例中场同步信号的处理方法的另一个示意图；
图5为本发明实施例中控制电路的一个示意图；
图6为本发明实施例中场同步信号的处理方法的另一个示意图。
具体实施方式
为了减少各显示设备产生的场同步信号的误差，请参阅图1，本发明实施例中场同步信号的处理方法的一个实施例，包括：
101、获取外部场同步信号以及像素时钟信号；
在本实施例中，在多屏拼接显示系统中，由中央控制器通过总线与多个显示设备相连，单个显示设备中的控制电路可以接收中央控制器发送的外部场同步信号，上述控制电路还可以获取像素时钟信号，具体可以通过以下方式实现：控制电路根据M/D控制信息以及初始时钟频率，获取像素时钟信号，具体计算公式如下：f1＝f0*M/D。例如初始时钟频率f0为10MHz，M＝650，D＝100，则计算得到f1＝65MHz。
102、在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将目标信号数量与预设信号数量进行比较；
其中，外部场同步信号的边缘是指外部场同步信号的上升沿或下降沿。
当控制电路设定的预设计数时长为一个外部场同步信号周期时，控制电路可以通过计数器从一个外部场同步信号的边缘开始，对当前像素时钟信号的信号数量进行计数，在下一个外部场同步信号的边缘结束计数，得到目标信号数量，即一个外部场同步信号的信号周期内当前像素时钟信号的信号数量n，如图2所示。控制电路计数得到目标信号数量之后，可以将目标信号数量与预设信号数量进行比较。
其中，预设信号数量是指为图像显示所需要的像素时钟信号的信号数量，可以根据图像分辨率信息设定，例如，显示设备设定的图像分辨率为1024×768，水平总数为1344，垂直总数为806，预设信号数量＝1344×806＝1083264。
可以理解的是，信号数量等于一个外部场同步信号周期包含的像素时钟周期的总数，N＝T0/T1，其中，T0为外部场同步信号的周期时长，T1为像素时钟信号的周期时长；由f＝1/T可知，N＝T0/T1＝f1/f0，其中，f1为像素时钟信号的时钟频率，f0为外部场同步信号的信号频率。
103、判断比较结果是否满足预设输出信号条件，若不满足，则执行步骤104，若满足，则执行步骤105；
其中，比较结果包括目标信号数量与预设信号数量的大小关系，和/或上述两个信号数量的大小差值。控制电路判断比较结果是否满足预设输出信号条件，若不满足，则执行步骤104，若满足，则执行步骤105。
104、根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行步骤102；
当比较结果不满足预设输出信号条件时，控制电路根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行步骤102。
105、根据当前像素时钟信号以预设规则输出本地场同步信号。
当比较结果满足预设输出信号条件时，表明在外部场同步信号的信号周期内产生的像素时钟信号满足输出场同步信号的要求，控制电路根据当前像素时钟信号以预设规则输出本地场同步信号。例如，在计数值为0至5的像素时钟周期内，控制电路输出高电平，在其他像素时钟周期输出低电平，如图2所示。
本实施例中，通过调整每个显示设备中像素时钟频率，使得在外部场同步信号的信号周期内的像素时钟信号的信号数量与预设信号数量的比较结果，当比较结果为相近或相等时，能够满足预设输出信号条件，因此使得各显示设备产生的场同步信号降低时间误差，从而减少黑屏和闪烁现象，提高用户体验。
需要说明的是，调节像素时钟信号的信号频率之后，像素时钟需要经过一个时长才能稳定，稳定时长一般在10毫秒到几十毫秒。可选的，控制电路可以预设特定稳定时长，在根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率之后，等待特定稳定时长，产生一个比较触发信号，当计数器接收到比较触发信号时，表明产生的像素时钟信号稳定，计数器可以对像素时钟进行准确计数，再将调节后的像素时钟信号作为当前像素时钟信号，执行步骤102。其中，特定稳定时长优选设置为100ms，还可以设置为可以保证像素时钟稳定的其他时长，具体数值此处不作限定。
基于图1所示实施例或可选实施例，控制电路可以通过多种方式判断比较结果是否满足预设输出信号条件，具体可参阅以下实施例：
一、判断目标信号数量与预设信号数量是否相等：
请参阅图3，本发明实施例中场同步信号的处理方法的另一个实施例包括：
301、获取外部场同步信号以及像素时钟信号；
302、在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将目标信号数量与预设信号数量进行比较；
步骤301至步骤302与图1所示实施例中步骤101至步骤102相似，此处不再赘述。
303、判断比较结果是否为目标信号数量与预设信号数量相等，若是，则确定比较结果满足预设输出信号条件，若否，则确定比较结果不满足预设输出信号条件。
本实施例中，控制电路将目标信号数量与预设信号数量进行比较，若目标信号数量与预设信号数量相等，则表明产生的像素时钟信号的信号数量符合图像输出条件，执行步骤305；若目标信号数量与预设信号数量不相等，则表明产生的像素时钟信号的信号数量不符合图像输出条件，需要进行调节，执行步骤304。
304、根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行步骤302；
当目标信号数量大于或小于预设信号数量时，控制电路调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行步骤302。
其中，控制电路根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率可以通过以下方式实现：
当目标信号数量小于预设信号数量时，计算预设信号数量与目标信号数量之差，得到第一目标差值，确定第一目标差值对应的误差区间以及第一调频幅度，将当前像素时钟信号的时钟频率增加第一调频幅度得到目标时钟频率；当目标信号数量大于预设信号数量时，计算目标信号数量与预设信号数量之差，得到第二目标差值，确定第二目标差值对应的误差区间以及第二调频幅度，将当前像素时钟信号的时钟频率减少第二调频幅度得到目标时钟频率。
具体的，控制电路预设误差区间以及调频幅度，每个误差区间都有一个对应的调频幅度。例如，误差区间为[100,1000)，对应的调频幅度为0.01MHz。
当目标信号数量小于预设信号数量时，表明控制电路产生的像素时钟信号小于图像显示所需的像素时钟信号，需要增加像素时钟信号，可以通过提高像素时钟频率实现，当目标信号数量大于预设信号数量时，需要减少像素时钟频率。控制电路可以根据目标差值对应的调频幅度，调节像素时钟频率得到新的像素时钟频率，直至目标差值为0为止，即目标信号数量与预设信号数量相等。
需要说明的是，调频幅度越小，像素时钟信号的信号数量变化越小，当误差较小时，可以采用较小的调频幅度对像素时钟频率进行调整。可以理解的是，比较结果越小，表明目标信号数量与预设信号数量越接近，比较结果越大，表明目标信号数量与预设信号数量相差越大。
其中，第二调频幅度可以与第一调频幅度相同，也可以不同，此处不作限定。
305、根据当前像素时钟信号以预设规则输出本地场同步信号。
当比较结果为目标信号数量与预设信号数量相等时，控制电路根据当前像素时钟信号以预设规则输出本地场同步信号。
本实施例中，可以调整像素时钟频率，使得外部场同步信号的信号周期内的像素时钟信号的信号数量与预设信号数量相等，使得每个显示设备根据相同的像素时钟信号产生的场同步信号基本没有误差，因此减少了黑屏和闪烁现象，提高了用户体验。
二、判断目标信号数量与预设信号数量之差的绝对值是否不大于预设误差：
请参阅图4，本发明实施例中场同步信号的处理方法的另一个实施例包括：
401、获取外部场同步信号以及像素时钟信号；
402、在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将目标信号数量与预设信号数量进行比较；
步骤401至步骤402与图1所示实施例中步骤101至步骤102相似，此处不再赘述。
403、当比较结果为目标信号数量与预设信号数量之差的绝对值时，判断比较结果是否不大于预设误差，若不大于预设误差，则确定比较结果满足预设输出信号条件，若大于预设误差，则确定比较结果不满足预设输出信号条件。
本实施例中，控制电路判断目标信号数量与预设信号数量之差的绝对值，是否不大于预设误差，若不大于预设误差，则表明目标信号数量与预设信号数量相差很少，能够满足图像输出要求，执行步骤405；若大于预设误差，表明目标信号数量与预设信号数量相差过大，不能满足图像输出要求，需要进行调节，执行步骤404。
其中，预设误差可以根据图像显示的实际测试得到，也可以根据经验设定，具体数值此处不作限定。
404、根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行步骤402；
当目标信号数量与预设信号数量之差的绝对值不大于预设误差时，控制电路调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行步骤402。
其中，控制电路调节当前像素时钟信号的时钟频率，得到目标时钟频率，具体可以通过以下方式实现：
当目标信号数量小于预设信号数量时，确定比较结果对应的误差区间以及第三调频幅度，将当前像素时钟信号的时钟频率增加第三调频幅度得到目标时钟频率；当目标信号数量大于预设信号数量时，确定比较结果对应的误差区间以及第四调频幅度，将当前像素时钟信号的时钟频率减少第四调频幅度得到目标时钟频率。
具体的，控制电路中预设误差区间以及调频幅度，每个误差区间都有一个对应的调频幅度。例如，误差区间为[20,100)，对应的调频幅度为0.001MHz。当目标信号数量小于预设信号数量时，表明控制电路产生的像素时钟信号小于图像显示所需的像素时钟信号，需要增加像素时钟信号，可以通过提高像素时钟频率实现，当目标信号数量大于预设信号数量时，需要减少像素时钟频率。控制电路可以根据比较结果对应的调频幅度，调节像素时钟频率得到新的像素时钟频率，直至比较结果足够小(即小于预设误差)。
需要说明的是，调频幅度越小，像素时钟信号的信号数量变化越小，当误差较小时，可以采用较小的调频幅度对像素时钟频率进行调整。可以理解的是，比较结果越小，表明目标信号数量与预设信号数量越接近，比较结果越大，表明目标信号数量与预设信号数量相差越大。
其中，第四调频幅度可以与第三调频幅度相同，也可以不同，此处不作限定。
405、根据当前像素时钟信号以预设规则输出本地场同步信号。
当目标信号数量与预设信号数量之差的绝对值不大于预设误差时，控制电路根据当前像素时钟信号以预设规则输出本地场同步信号。
本实施例中，可以调整像素时钟频率，使得外部场同步信号的信号周期内的像素时钟信号的信号数量与预设信号数量相近，使得每个显示设备根据相近的像素时钟信号产生的场同步信号相似，因此减少了黑屏和闪烁现象，提高了用户体验。
为便于理解，下面以一具体应用场景对本发明实施例中场同步信号的处理方法进行详细说明：
显示设备的图像分辨率以1024×768为例，水平总数为1344，垂直总数为806，预设信号数量N0＝1344×806＝1083264；假定预设误差区间以及调频幅度以下表为例：
| 误差区间 | 频率调整幅度 |
| [20,100) | 0.001MHz |
| [100,1000) | 0.01MHz |
| [1000,10000) | 0.1MHz |
| [10000,100000) | 1MHz |
假设像素时钟频率的初始值为65.000兆赫(Mega Hertz，MHz)，外部场同步信号的时钟频率为60.1Hz，可知外部场同步信号周期T0＝1/f0，像素时钟周期为T1＝1/f1，则在T0内对像素时钟信号的信号数量N1进行计数，由N1＝T0/T1＝f1/f0推导可知，N1＝65MHz/60.1Hz＝1081530；比较N1与N0，由上可知N1<N0，计算N0与N1的差值，△N1＝1734，预设阈值以△N0＝20为例，可知△N1>20，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，确定△N1所在误差区间为[1000,10000)，误差区间对应的频率调整幅度为0.1MHz，由N1<N0可知根据初始像素时钟频率产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.1MHz对f1(65MHz)进行调整，得到f2＝65MHz+0.1MHz＝65.1MHz，并生成65.1MHz的像素时钟；
根据65.1MHz的像素时钟，对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N2＝f2/f0＝65.1MHz/60.1Hz＝1083194，比较N2与N0，由上可知N2<N0，计算N0与N1的差值，△N2＝70，可知△N2>△N0，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，确定△N2所在误差区间为[20,100)，频率调整幅度为0.001MHz，由N2<N0可知根据像素时钟频率f2产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.001MHz对f2(65.1MHz)进行调整，得到f3＝65.1MHz+0.001MHz＝65.101MHz；
根据65.101MHz的像素时钟，对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N3＝f3/f0＝65.101MHz/60.1Hz＝1083211，比较N3与N0，由上可知N3<N0，计算N0与N3的差值，△N3＝53，可知△N3>△N0，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，确定△N3所在误差区间为[20,100)，频率调整幅度为0.001MHz，由N3<N0可知根据像素时钟频率f3产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.001MHz对f3(65.101MHz)进行调整，得到f4＝65.101MHz+0.001MHz＝65.102MHz；
根据65.102MHz的像素时钟，在对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N4＝f4/f0＝65.102MHz/60.1Hz＝1083227，比较N4与N0，由上可知N4<N0，计算N0与N3的差值，△N4＝37，△N4>△N0(20)，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，确定△N4所在误差区间为[20,100)，频率调整幅度为0.001MHz，由N4<N0可知根据像素时钟频率f4产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.001MHz对f4(65.102MHz)进行调整，得到f5＝65.102MHz+0.001MHz＝65.103MHz；
根据65.103MHz的像素时钟，在对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N5＝f5/f0＝65.103MHz/60.1Hz＝1083244，比较N5与N0，由上可知N4<N0，计算N0与N5的差值，△N5＝20，△N5＝△N0，可知产生的信号数量满足预设条件，根据65.103MHz的像素时钟输出本地场同步信号。
可以理解的是，还可以按照上述方法继续调节像素时钟信号的频率，直至像素时钟信号的信号数量与预设数量相等。
需要说明的是，以上数值仅为示例，在实际应用中，还可以对上述数值进行调整以满足实际要求。采用上述场同步信号的处理方法，在多屏拼接显示系统中各显示设备所得到的像素时钟信号的信号数量与实际显示所需要的像素时钟信号的信号数量非常接近，或相同，因此降低不同显示设备产生的场同步信号的误差。
以上从方法角度对本发明实施例中场同步信号的处理方法进行了描述，下面从装置角度对本发明实施例中控制电路进行描述：
请参阅图5，本发明实施例中控制电路500的一个实施例包括：
场同步计数模块501，用于获取外部场同步信号以及像素时钟信号；
场同步计数模块501，还用于在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量；
比较模块502，用于将目标信号数量与预设信号数量进行比较；
判断模块503，用于判断比较结果是否满足预设输出信号条件，若不满足，则触发调节模块504执行根据比较结果调节当前像素时钟信号的时钟频率，得到目标像素时钟信号，将目标像素时钟信号作为新的当前像素时钟信号的步骤；若满足，则触发场同步计数模块501执行根据当前像素时钟信号输出本地场同步信号的步骤；
调节模块504，用于根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再触发场同步计数模块501执行在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量的步骤；
场同步计数模块501，还用于根据当前像素时钟信号以预设规则输出本地场同步信号。
本实施例中，场同步计数模块501获取外部场同步信号以及像素时钟信号，场同步计数模块501在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，比较模块502将目标信号数量与预设信号数量进行比较，判断模块503判断比较结果是否满足预设输出信号条件，若不满足，则调节模块504根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行在外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量的步骤，若满足，场同步计数模块501根据当前像素时钟信号以预设规则输出本地场同步信号。
在实际应用中，调节模块可以通过锁相环(PLL，Phase Locked Loop)时钟产生单元实现，PLL时钟产生单元具体包括晶体振荡器和/或以下装置之一：时钟芯片、压控振荡器。判断模块可以通过处理器实现，处理器可以是Nios处理器或ARM处理器。
可选的，判断模块503，具体用于判断比较结果是否为目标信号数量与预设信号数量相等，若是，则确定比较结果满足预设输出信号条件，若否，则确定比较结果不满足预设输出信号条件。
进一步的，调节模块504，具体用于当目标信号数量小于预设信号数量时，计算预设信号数量与目标信号数量之差，得到第一目标差值，确定第一目标差值对应的误差区间以及第一调频幅度，将当前像素时钟信号的时钟频率增加第一调频幅度得到目标时钟频率；当目标信号数量大于预设信号数量时，计算目标信号数量与预设信号数量之差，得到第二目标差值，确定第二目标差值对应的误差区间以及第二调频幅度，将当前像素时钟信号的时钟频率减少第二调频幅度得到目标时钟频率。
可选的，判断模块503，具体用于当比较结果为目标信号数量与预设信号数量之差的绝对值时，判断比较结果是否不大于预设误差，若不大于预设误差，则确定比较结果满足预设输出信号条件，若大于预设误差，则确定比较结果不满足预设输出信号条件。
进一步的，调节模块504，具体用于当目标信号数量小于预设信号数量时，确定比较结果对应的误差区间以及第三调频幅度，将当前像素时钟信号的时钟频率增加第三调频幅度得到目标时钟频率；当目标信号数量大于预设信号数量时，确定比较结果对应的误差区间以及第四调频幅度，将当前像素时钟信号的时钟频率减少第四调频幅度得到目标时钟频率。
为便于理解，下面结合本发明实施例中的控制电路对本发明实施例中场同步信号的处理流程进行描述，如图6所示。
为便于理解，下面以一具体应用场景对本发明实施例中显示设备中各模块之间的交互进行详细描述：
显示设备的图像分辨率以1024×768为例，水平总数为1344，垂直总数为806，预设信号数量N0＝1344×806＝1083264；假定预设误差区间以及调频幅度以下表为例：
场同步计数模块501获取像素时钟频率的初始值为65.000MHz，外部场同步信号的时钟频率为60.1Hz，可知外部场同步信号周期T0＝1/f0，像素时钟周期为T1＝1/f1，则在T0内对像素时钟信号的信号数量N1进行计数，由N1＝T0/T1＝f1/f0推导可知，N1＝65MHz/60.1Hz＝1081530；比较模块502比较N1与N0，得到N1<N0，调节模块504计算N0与N1的差值，△N1＝1734，预设阈值以△N0＝20为例，判断模块503确定△N1>20，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，调节模块504确定△N1所在误差区间为[1000,10000)，误差区间对应的频率调整幅度为0.1MHz，由N1<N0可知根据初始像素时钟频率产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.1MHz对f1(65MHz)进行调整，得到f2＝65MHz+0.1MHz＝65.1MHz，并生成65.1MHz的像素时钟；
场同步计数模块501根据65.1MHz的像素时钟，对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N2＝f2/f0＝65.1MHz/60.1Hz＝1083194，比较模块502比较N2与N0，得到N2<N0，调节模块504计算N0与N1的差值，△N2＝70，判断模块503确定△N2>△N0，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，调节模块504确定△N2所在误差区间为[20,100)，频率调整幅度为0.001MHz，由N2<N0可知根据像素时钟频率f2产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.001MHz对f2(65.1MHz)进行调整，得到f3＝65.1MHz+0.001MHz＝65.101MHz；
场同步计数模块501根据65.101MHz的像素时钟，对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N3＝f3/f0＝65.101MHz/60.1Hz＝1083211，比较N3与N0，得到N3<N0，调节模块504计算N0与N3的差值，△N3＝53，判断模块503确定△N3>△N0，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，调节模块504确定△N3所在误差区间为[20,100)，频率调整幅度为0.001MHz，由N3<N0可知根据像素时钟频率f3产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.001MHz对f3(65.101MHz)进行调整，得到f4＝65.101MHz+0.001MHz＝65.102MHz；
场同步计数模块501根据65.102MHz的像素时钟，在对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N4＝f4/f0＝65.102MHz/60.1Hz＝1083227，比较N4与N0，得到N4<N0，调节模块504计算N0与N3的差值，△N4＝37，△N4>△N0(20)，表明目标信号数量与预设信号数量相差较大，确定目标信号数量不满足预设条件，调节模块504确定△N4所在误差区间为[20,100)，频率调整幅度为0.001MHz，由N4<N0可知根据像素时钟频率f4产生的像素时钟信号太少，需要增加像素时钟信号的数量，根据0.001MHz对f4(65.102MHz)进行调整，得到f5＝65.102MHz+0.001MHz＝65.103MHz；
场同步计数模块501根据65.103MHz的像素时钟，在对T0内的像素时钟信号的信号数量进行计数，由Ni＝fi/f0可以推导，N5＝f5/f0＝65.103MHz/60.1Hz＝1083244，比较N5与N0，得到N4<N0，调节模块504计算N0与N5的差值，△N5＝20，判断模块503确定△N5＝△N0，可知产生的信号数量满足预设条件，场同步计数模块501根据65.103MHz的像素时钟输出本地场同步信号。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (4)
1.一种场同步信号的处理方法，其特征在于，包括：
步骤1：获取外部场同步信号以及像素时钟信号；
步骤2：在所述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将所述目标信号数量与预设信号数量进行比较；
步骤3：判断比较结果是否满足预设输出信号条件，若不满足，则执行步骤4，若满足，则执行步骤5；
步骤4：根据所述比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行所述步骤2；
步骤5：根据当前像素时钟信号以预设规则输出本地场同步信号；
所述判断比较结果是否满足预设条件包括：判断比较结果是否为所述目标信号数量与预设信号数量相等，若是，则确定所述比较结果满足预设输出信号条件，若否，则确定所述比较结果不满足预设输出信号条件；
所述根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，包括：当所述目标信号数量小于预设信号数量时，计算所述预设信号数量与所述目标信号数量之差，得到第一目标差值，确定所述第一目标差值对应的误差区间以及第一调频幅度，将所述当前像素时钟信号的时钟频率增加所述第一调频幅度得到目标时钟频率；当所述目标信号数量大于预设信号数量时，计算所述目标信号数量与所述预设信号数量之差，得到第二目标差值，确定所述第二目标差值对应的误差区间以及第二调频幅度，将所述当前像素时钟信号的时钟频率减少所述第二调频幅度得到目标时钟频率。
2.一种场同步信号的处理方法，其特征在于，包括：
步骤1：获取外部场同步信号以及像素时钟信号；
步骤2：在所述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量，将所述目标信号数量与预设信号数量进行比较；
步骤3：判断比较结果是否满足预设输出信号条件，若不满足，则执行步骤4，若满足，则执行步骤5；
步骤4：根据所述比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再执行所述步骤2；
步骤5：根据当前像素时钟信号以预设规则输出本地场同步信号；
当所述比较结果为所述目标信号数量与所述预设信号数量之差的绝对值时，所述判断比较结果是否满足预设输出信号条件包括：判断所述比较结果是否不大于预设误差，若不大于预设误差，则确定所述比较结果满足预设输出信号条件，若大于预设误差，则确定所述比较结果不满足预设输出信号条件；
所述根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，包括：当所述目标信号数量小于预设信号数量时，确定所述比较结果对应的误差区间以及第三调频幅度，将所述当前像素时钟信号的时钟频率增加所述第三调频幅度得到目标时钟频率；当所述目标信号数量大于预设信号数量时，确定所述比较结果对应的误差区间以及第四调频幅度，将所述当前像素时钟信号的时钟频率减少所述第四调频幅度得到目标时钟频率。
3.一种控制电路，其特征在于，包括：
场同步计数模块，用于获取外部场同步信号以及像素时钟信号；
所述场同步计数模块，还用于在所述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量；
比较模块，用于将所述目标信号数量与预设信号数量进行比较；
判断模块，用于判断比较结果是否满足预设输出信号条件，若不满足，则触发调节模块执行根据比较结果调节当前像素时钟信号的时钟频率，得到目标像素时钟信号，将所述目标像素时钟信号作为新的当前像素时钟信号的步骤；若满足，则触发所述场同步计数模块执行根据所述当前像素时钟信号输出本地场同步信号的步骤；
调节模块，用于根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再触发所述场同步计数模块执行在所述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量的步骤；
所述场同步计数模块，还用于根据当前像素时钟信号以预设规则输出本地场同步信号；
所述判断模块，具体用于判断比较结果是否为所述目标信号数量与预设信号数量相等，若是，则确定所述比较结果满足预设输出信号条件，若否，则确定所述比较结果不满足预设输出信号条件；
所述调节模块，具体用于当所述目标信号数量小于预设信号数量时，计算所述预设信号数量与所述目标信号数量之差，得到第一目标差值，确定所述第一目标差值对应的误差区间以及第一调频幅度，将所述当前像素时钟信号的时钟频率增加所述第一调频幅度得到目标时钟频率；当所述目标信号数量大于预设信号数量时，计算所述目标信号数量与所述预设信号数量之差，得到第二目标差值，确定所述第二目标差值对应的误差区间以及第二调频幅度，将所述当前像素时钟信号的时钟频率减少所述第二调频幅度得到目标时钟频率。
4.一种控制电路，其特征在于，包括：
场同步计数模块，用于获取外部场同步信号以及像素时钟信号；
所述场同步计数模块，还用于在所述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量；
比较模块，用于将所述目标信号数量与预设信号数量进行比较；
判断模块，用于判断比较结果是否满足预设输出信号条件，若不满足，则触发调节模块执行根据比较结果调节当前像素时钟信号的时钟频率，得到目标像素时钟信号，将所述目标像素时钟信号作为新的当前像素时钟信号的步骤；若满足，则触发所述场同步计数模块执行根据所述当前像素时钟信号输出本地场同步信号的步骤；
调节模块，用于根据比较结果调节当前像素时钟信号的时钟频率，得到目标时钟频率，将调节后的像素时钟信号作为当前像素时钟信号，再触发所述场同步计数模块执行在所述外部场同步信号的信号周期内对当前像素时钟信号的信号数量进行计数，得到目标信号数量的步骤；
所述场同步计数模块，还用于根据当前像素时钟信号以预设规则输出本地场同步信号；
所述判断模块，具体用于当所述比较结果为所述目标信号数量与所述预设信号数量之差的绝对值时，判断所述比较结果是否不大于预设误差，若不大于预设误差，则确定所述比较结果满足预设输出信号条件，若大于预设误差，则确定所述比较结果不满足预设输出信号条件；
所述调节模块，具体用于当所述目标信号数量小于预设信号数量时，确定所述比较结果对应的误差区间以及第三调频幅度，将所述当前像素时钟信号的时钟频率增加所述第三调频幅度得到目标时钟频率；当所述目标信号数量大于预设信号数量时，确定所述比较结果对应的误差区间以及第四调频幅度，将所述当前像素时钟信号的时钟频率减少所述第四调频幅度得到目标时钟频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510958200.2A CN105491434B (zh) | 2015-12-17 | 2015-12-17 | 一种场同步信号的处理方法以及控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510958200.2A CN105491434B (zh) | 2015-12-17 | 2015-12-17 | 一种场同步信号的处理方法以及控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105491434A CN105491434A (zh) | 2016-04-13 |
| CN105491434B true CN105491434B (zh) | 2019-09-17 |
Family
ID=55678096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510958200.2A Active CN105491434B (zh) | 2015-12-17 | 2015-12-17 | 一种场同步信号的处理方法以及控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105491434B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020061785A1 (zh) * | 2018-09-26 | 2020-04-02 | 西安诺瓦电子科技有限公司 | 视频帧同步系统、视频处理设备和视频帧同步方法 |
| CN111405276B (zh) * | 2020-04-26 | 2021-12-24 | 北京淳中科技股份有限公司 | 一种视频信号同步检测方法及装置 |
| CN111934678B (zh) * | 2020-09-28 | 2021-01-05 | 深圳英集芯科技有限公司 | 芯片内时钟频率自动校准方法及相关产品 |
| CN112422770A (zh) * | 2020-11-18 | 2021-02-26 | 厦门视诚科技有限公司 | 一种针对多台4k分辨率的视频处理器的同步方法及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252422A (ja) * | 2007-03-30 | 2008-10-16 | Sony Corp | 多画面同期再生システム、表示制御端末、多画面同期再生方法、及びプログラム |
| CN104380650A (zh) * | 2012-05-31 | 2015-02-25 | 松下知识产权经营株式会社 | 时钟转换电路、影像处理系统、以及半导体集成电路 |
| CN104506888A (zh) * | 2014-12-31 | 2015-04-08 | 广东威创视讯科技股份有限公司 | 时钟同步装置、方法和系统 |
| CN104967895A (zh) * | 2015-06-26 | 2015-10-07 | 广州德浩科视电子科技有限公司 | 一种视频行场同步信号产生方法及系统 |
-
2015
- 2015-12-17 CN CN201510958200.2A patent/CN105491434B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252422A (ja) * | 2007-03-30 | 2008-10-16 | Sony Corp | 多画面同期再生システム、表示制御端末、多画面同期再生方法、及びプログラム |
| CN104380650A (zh) * | 2012-05-31 | 2015-02-25 | 松下知识产权经营株式会社 | 时钟转换电路、影像处理系统、以及半导体集成电路 |
| CN104506888A (zh) * | 2014-12-31 | 2015-04-08 | 广东威创视讯科技股份有限公司 | 时钟同步装置、方法和系统 |
| CN104967895A (zh) * | 2015-06-26 | 2015-10-07 | 广州德浩科视电子科技有限公司 | 一种视频行场同步信号产生方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105491434A (zh) | 2016-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105491434B (zh) | 一种场同步信号的处理方法以及控制电路 | |
| US9036084B2 (en) | Apparatus and method for synchronous display of video data | |
| CN104412585A (zh) | 用于多传感器照相机装置的同步控制器和相关同步方法 | |
| CN112074896B (zh) | 视频帧同步系统、视频处理设备和视频帧同步方法 | |
| CN106407070B (zh) | 热管理方法及其装置 | |
| US9286841B2 (en) | Embedded DisplayPort system and method for controlling panel self refresh mode | |
| US10042383B2 (en) | Navigation system and mouse device | |
| EP1618555A1 (en) | Synchronization of image frame update | |
| CN101815226A (zh) | 影像调整装置及影像调整方法 | |
| CN108449617A (zh) | 一种控制音视频同步的方法及装置 | |
| JP2023095936A (ja) | 映像処理装置、映像処理方法、及び制御プログラム | |
| CN205901711U (zh) | 一种基于gps秒脉冲信号的精确数字分频装置 | |
| US20170200251A1 (en) | Display control apparatus, pixel clock control component and method for dynamically configuring a pixel clock | |
| CN109787620B (zh) | 一种基于数字分频器的校准频率的方法及装置 | |
| CN106210442B (zh) | 一种基于多相位锁相环的像素时钟产生电路 | |
| US20100281290A1 (en) | Clock generating circuit of computer | |
| CN104967895B (zh) | 一种视频行场同步信号产生方法及系统 | |
| JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
| US20080231749A1 (en) | Image data processing apparatus | |
| CN113037459A (zh) | 时钟同步方法、装置和视频处理设备 | |
| US9007386B2 (en) | Clock synthesis | |
| CN109660469B (zh) | 同步变化网络信号的方法、终端及具有存储功能的装置 | |
| CN111447436B (zh) | 一种视频信号稳定性检测方法及装置 | |
| CN115842893A (zh) | 画面同步输出方法、装置及设备 | |
| WO2022144708A1 (en) | Software-implemented genlock and framelock |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |