CN102388536B - 基准频率产生装置 - Google Patents

基准频率产生装置 Download PDF

Info

Publication number
CN102388536B
CN102388536B CN201080015220.1A CN201080015220A CN102388536B CN 102388536 B CN102388536 B CN 102388536B CN 201080015220 A CN201080015220 A CN 201080015220A CN 102388536 B CN102388536 B CN 102388536B
Authority
CN
China
Prior art keywords
signal
controlled oscillator
reference frequency
generator device
frequency generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080015220.1A
Other languages
English (en)
Other versions
CN102388536A (zh
Inventor
宫原一典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furuno Electric Co Ltd
Original Assignee
Furuno Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furuno Electric Co Ltd filed Critical Furuno Electric Co Ltd
Publication of CN102388536A publication Critical patent/CN102388536A/zh
Application granted granted Critical
Publication of CN102388536B publication Critical patent/CN102388536B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

基准频率产生装置(11)具有GPS接收机(21)、PLL回路(31)、检测器(28)、存储部(29)、控制部(22)。PLL回路(31)根据基于来自GPS接收机(21)的参考信号而得到的同步控制信号控制数控振荡器(26)。同步控制信号的控制值与当时的电压值以及温度的对应关系一直存储在存储部(29)中。不能取得参考信号的情况下，控制部(22)基于上述对应关系与检测器(28)检测出的电压以及温度决定自由运行控制信号，控制数控振荡器(26)。

Description

基准频率产生装置
技术领域
本发明涉及一种基准频率产生装置。
背景技术
一直以来，已知压控振荡器作为能变更输出的信号的频率的振荡器。所谓压控振荡器是按照输入的控制电压变更输出频率的振荡器，已知如采用晶体振子而构成的压控振荡器(Voltage Controlled Crystal Osillator：VCXO)。一般而言，该压控振荡器随温度的变化控制电压对振荡频率特性(以下称F-V特性)变化。因而，也正在开发将晶体振子内置于恒温槽内来保持温度一定的构成的恒温槽型压控振荡器。
该压控振荡器除如上述F-V特性随温度的变化而变化外，随时间的经过F-V特性也变化，所以用压控振荡器单体难以输出高精度的信号。为解决此难点，构成为：如无线通信系统的基站等采用的基准频率产生装置中，控制压控振荡器以使从GPS(Global Positioning System：全球定位系统)接收机等得到的高精度的参考信号与压控振荡器输出的信号(或对该信号进行分频后的信号)相同步，从而输出高精度的信号。
另外，也已知即使不能取得参考信号通过执行自由运行控制{滞留(hold-over)控制}继续输出基准频率信号的基准频率产生装置。非专利文献1公开了具有这种自由运行控制功能的基准频率产生装置。
非专利文献1的基准频率产生装置在与参考信号一直同步期间，存储经过时间和温度以及在该状况下的F-V特性。于是，若不能取得参考信号则根据存储的信息推算F-V特性，并通过对压控振荡器进行自由运行控制来输出基准频率信号。
[现有技术文献]
[非专利文献]
[非专利文献1]HP Smartclock Technology-Application Note 1279，Hewlett-Packard Company，Copyright 1998 5966-0431E，P.5-15.
[发明概要]
[发明要解决的课题]
如上所述，采用晶体振子的压控振荡器其F-V特性随时间的经过而变化，虽力求准确地推算F-V特性但终究有限。因此，在上述非专利文献1的构成中，在开始自由运行控制后时间经过的同时频率以及相位的误差变大的点上有改善的余地。进而，具备晶体振子的压控振荡器(即使是恒温槽型的情况)能使用的温度范围难言足够大，一直在寻求一种即使在更严酷的环境中也能使用的结构。另外带有恒温槽的压控振荡器价格高，即便在难以小型化等点上也一直在寻求改善。
发明内容
本发明就是鉴于上述情况而提出的，其目的在于提供一种使用温度范围大且廉价的基准频率产生装置，即使不能取得参考信号其也能长时间输出高精度的基准频率信号。
[解决课题的手段以及效果]
本发明要解决的课题如上，下面说明用于解决该课题的手段及其效果。
根据本发明的观点，提供以下构成的基准频率产生装置。即，该基准频率产生装置具有同步回路、检测器、存储部、控制部。所述同步回路根据基于参考信号而得到的第1控制信号控制数控振荡器。所述检测器检测表示使用所述数控振荡器的环境的环境值。所述存储器能够存储所述第1控制信号的控制值与决定了所述第1控制信号时的上述环境值的对应关系。所述控制部，若不能取得所述参考信号，则该控制部基于所述检测器检测到的环境值以及所述存储部所存储的对应关系决定第2控制信号，基于第2控制信号控制所述数控振荡器。
据此，在一直能取得参考信号期间，根据同步回路的第1控制信号能高精度地控制数控振荡器。另一方面，即使不能取得参考信号，控制部能基于第2控制信号高精度地控制数控振荡器。另外，能用半导体构成数控振荡器，因而可使用的温度范围大，且抗震耐冲击。进而即便时间经过数控振荡器的特性不易变化。
在所述的基准频率产生装置中，优选所述存储部存储的对应关系是在所述参考信号与所述数控振荡器输出的信号通过所述同步回路同步后的状态下求出的对应关系。
据此，能高精度地取得所述对应关系，在不能取得参考信号时，能以更高的精度控制数控振荡器。
在所述的基准频率产生装置中，优选所述数控振荡器具有延迟单元。
据此，能直接控制数控振荡器输出的频率，因而能产生更高精度的频率的信号。
在所述的基准频率产生装置中，优选所述数控振荡器是环形振荡器。
据此，能将数控振荡器制成用数字回路容易实现的结构，因而能制成更符合小型以及大批量生产的结构。
在所述的基准频率产生装置中，优选所述检测器检测电压值以及温度的中的至少一个作为环境值。
据此，能求出与对数控振荡器的特性容易产生影响的环境要素相关的所述对应关系，决定第2控制信号。
在所述的基准频率产生装置中，优选所述同步回路具有相位比较器，该相位比较器使用TDC测量所述参考信号与所述数控振荡器输出的信号的相位差。
据此，能将相位比较器制成用数字回路容易实现的结构，因而能实现小型且省电力。
在所述的基准频率产生装置中，优选所述TDC利用相位比较用延迟单元的延迟量测量所述相位差。
据此，通过利用微小延迟量的相位比较用延迟单元，能高精度的测量相位差。
在所述的基准频率产生装置中，优选在基准频率产生装置开始运转前的阶段，所述对应关系存储到所述存储部。
据此，即使在装置运转而不能马上取得参考信号的情况下，控制部也能决定第2控制信号，基于第2控制信号控制数控振荡器。
在所述的基准频率产生装置中，优选能用在基准频率产生装置的运转中新得到的所述对应关系更新所述存储部的存储内容。
据此，能根据新取得的对应关系求出数控振荡器的最新的特性。
在所述的基准频率产生装置中，优选以所述数控振荡器输出的信号为基准频率信号。
据此，用简单的结构，能输出基于参考信号或所述对应关系的高精度的基准频率信号。
但，在所述的基准频率产生装置中，所述同步回路具有压控振荡器，该压控振荡器输出与所述数控振荡器输出的信号相同步的信号，也能以所述压控振荡器输出的信号为基准频率信号。
据此，能除去数控振荡器的输出信号中所含的抖动并输出稳定的基准频率信号。
附图说明
[图1]概略地表示本实施方式的基准频率产生装置的框图。
[图2]本实施方式的数控振荡器的具体的回路图。
[图3]本实施方式的相位比较器的具体的回路图。
[图4]概念地表示利用本实施方式的相位比较器的相位比较用延迟单元测量相位差的方法的说明图。
[图5]概略地表示第1变形例的基准频率产生装置的框图。
[图6]概略地表示第2变形例的基准频率产生装置的框图。
具体实施方式
下面，对照附图说明本发明的实施方式。图1是概略地表示本实施方式的基准频率产生装置11的框图。图2是本实施方式的数控振荡器26的具体的回路图。图3是本实施方式的相位比较器23的具体的回路图。图4是概念地表示利用本实施方式的相位比较器23的相位比较用延迟单元52测量相位差的方法的说明图。
本实施方式的基准频率产生装置11用于便携电话的基站、地上数字广播的广播局以及WiMAX(Worldwide Interoperability For MicrowaveAccess：全球微波互联接入)通信设备等。该基准频率产生装置11作为主时钟发生器发挥作用，向连接该基准频率产生装置11的用户端的某些设备提供基准频率信号。以下，展开说明基准频率产生装置11的各部分的构成。
如图1所示，本实施方式的基准频率产生装置11其主要的构成具有GPS接收机21、数控振荡器26、分频器27、相位比较器23、环路滤波器24、检测器28、控制部22、开关回路25。
基准频率产生装置11的外部所设置的GPS天线12电连接到GPS接收机21上。GPS接收机21基于由GPS天线12接收到的定位用信号进行定位演算，并基于该定位演算产生参考信号(1秒1次的脉冲信号)。在GPS接收机21中适宜校正该1Hz的参考信号使其与协调世界时(UTC)的1秒准确地同步。如图1所示，该参考信号输入相位比较器23。
数控振荡器26用能产生信号的振荡回路构成，构成为能根据来自外部的控制信号变更输出的频率。该数控振荡器26输出的信号输入分频器27。另外，本实施方式的数控振荡器26用半导体构成，具体而言，由通过相位变换单元与环状连接的延迟单元来产生信号的环形振荡器构成。
所述环形振荡器，如图2所示，具有多个延迟单元41、变换器42、选择器43。另外，在图2的构成中，变换器42不限于只具有一个，可以配置奇数个。
串联连接的延迟单元41中，通过第1个延迟单元41(图2左端的延迟单元41)的信号向第2个延迟单元41输出且向选择器43输出。同样，通过第2个延迟单元41的信号向第3个延迟单元41输出且向选择器43输出。在环形振荡器中，以上的结构被重复配置多个。另外，通过图2右端的延迟单元41的信号只向选择器43输出。
选择器43具有与延迟单元41个数相等的无图示的延迟信号输入部。选择器43基于从控制信号输入端子44输入的控制信号选择上述的延迟信号输入部中的一个，向后段输出从该延迟信号输入部输入的信号。另外，该选择器43的选择相当于选择自串联配置的多段的延迟单元41中的哪一个延迟单元41取出信号，所以在以后的说明中，称之为“选择延迟单元段数”。另外，将执行上述选择以使通过n个延迟单元41的信号自选择器43输出的动作特称为“选择n段的延迟单元段数”。
在选择器43择一选择的信号自信号输出端子45向分频器27输出且通过变换器42返回第1个延迟单元41。通过该变换器42信号的电平由H向L或由L向H进行反转。与上述相同输出反转后的信号通过延迟单元41以及选择器43向信号输出端子45输出。另外，来自选择器43的输出在转换器42反转后再次返回第1个延迟单元41。
通过重复执行上述的动作，能产生信号的电平呈H、L、H、L...切换的交替信号并向信号输出端子45输出。另外，通过由选择器43选择延迟单元段数，能调整上述交替信号的频率。
分频器27构成为对数控振荡器26输入的信号进行分频，故从高频变换到低频，并将所得到的相位比较用信号向相位比较器23输出。例如，作为基准频率信号数控振荡器26所输出的信号是10MHz时，分频器27按照分频比1/10000000对数控振荡器26所输出的10MHz的信号进行分频，产生1Hz的相位比较用信号。
相位比较器23构成为使用TDC(Time to Digital Convertor：时间数字转换器)根据相位比较用信号测量相位差，输出基于该相位差的信号(相位差信号)。相位比较器23所输出的相位差信号输入环路滤波器24。
本实施方式的相位比较器23构成为：具有延迟单元并利用延迟单元的延迟量测量相位差的相位比较器。若对照图3来说明，则相位比较器23具有多个触发器51、多个相位比较用延迟单元52、相位差信号计算部53。另外，自副本信号(replica signal)输入端子54输入由分频器27对数控振荡器26输出的信号进行分频后的上述相位比较用信号(副本信号)。另一方面，自参考信号输入端子55输入GPS接收机21输出的参考信号。
输入的副本信号输入第1个触发器51(图3左端的触发器51)且向第1个相位比较用延迟单元52(图3左端的相位比较用延迟单元52)输出。同样，通过第1个相位比较用延迟单元52后的副本信号输入第2个触发器51且向第2个相位比较用延迟单元52输出。在TDC中，反复多次配置以上的构成。另外，通过图3右端的相位比较用延迟单元52的副本信号只向图3右端的触发器51进行输出。
因各相位比较用延迟单元52的信号延迟作用，故在副本信号输入某个触发器51之后到副本信号输入次级的触发器51中，产生相位比较用延迟单元52的延迟量量的时滞。另一方面，参考信号同时输入多个触发器51。并且，各触发器51在参考信号上升完成时(信号输出自L变到H的定时)将自相位比较用延迟单元52正输入触发器51的信号电平(H或L)向相位差信号计算部53输出。然后，直到参考信号再次上升为止，自触发器51向相位差信号计算部53的输出维持之前的信号输出(紧前的参考信号上升时的副本信号的输出)。
相位差信号计算部53通过检查各触发器51的输出信号，能把相位比较用延迟单元52的每个的延迟量作为基准来把握参考信号与副本信号的相位差。相位差信号计算部53求出相位差，向相位差信号输出端子56输出基于该相位差的信号(相位差信号)。该相位差信号自相位差信号输出端子56向环路滤波器24输出。
下面，对照图4，具体地说明采用相位比较用延迟单元52测量相位差的方法。另外，以下为便于说明，假定各相位比较用延迟单元52的延迟量(图4中的断续线的间隔)都相等。另外，副本信号以及参考信号定为1秒1次的脉冲波，且只截取1次的脉冲的上升部分来描绘在图4中。图4所示波形表示在各时刻的信号输入(H或L)。D0～D6是输入各触发器51的信号，自数字小的一端依次输入副本信号。
若副本信号输入副本信号输入端子54则同时D0的波形上升。另一方面，关于D1～D6由于信号1～6次通过相位比较用延迟单元52的影响，信号比副本信号延迟。如上述，触发器51直到参考信号上升时(从L变为H时)为止一直输出输入触发器51的副本信号。因而，若将对应D0～D6的触发器51的信号输出用Q0～Q6来表示，则Q0～Q4为H、Q5以及Q6为L。
相位差信号计算部53按照D6、D5、...的顺序检查触发器51的信号输出，找出从L变化为H的位置。于是，在D5与D4之间信号输出从L变化为H(Q5＝L、Q4＝H)。因而，参考信号在输入D4的触发器51的副本信号的上升沿时刻与输入D5的触发器51的副本信号的上升沿时刻之间上升。根据以上，判断副本信号与参考信号的相位差是相位比较用延迟单元52的延迟量的4倍量到5倍量之间。
相位差信号计算部53基于上述的结果与相位比较用延迟单元52的延迟量来计算相位差。另外，在该计算中，相位差信号计算部53的延迟量采用在使数控振荡器26的信号与GPS接收机21所产生的参考信号相同步的过程中预先求出的值。即，在数控振荡器26中使输出的信号的相位延迟如延迟单元41的x段量时，若判断在TDC中测量的相位差的变化与相位比较用延迟单元52的几段量相当，(因每1个延迟单元41的延迟量能通过后述的式求出，)则能准确地求出每1个相位比较用延迟单元52的延迟量。
图1所述的环路滤波器24构成为基于所述相位差信号决定同步控制信号(第1控制信号)，并输出该同步控制信号。该同步控制信号通过开关回路25输入数控振荡器26。数控振荡器26输出基于自该环路滤波器24输出的同步控制信号的频率的信号。根据以上，适当调整数控振荡器26所输出的信号的频率，以使自分频器27输出的所述相位比较用信号的相位与参考信号的相位相一致。另外，来自环路滤波器24的同步控制信号也输入控制部22。
检测器28构成为检测表示使用数控振荡器26的环境的环境值。检测器28所检测的环境值输入控制部22。本实施方式的检测器28以电压传感器以及温度传感器构成，构成为以数控振荡器26使用中的电压值及温度为环境值来检测。另外，设定上述电压传感器应检测的电压是向数控振荡器26供给电力的电源的电压或数控振荡器26的内部电压。
控制部22用于对数控振荡器26输出的频率进行控制，具有作为演算部的CPU。另外，控制部22监视自GPS接收机21参考信号是否稳定且一直被供给。并且，判断为参考信号一直被供给时，控制部22向开关回路25发送切换控制信号，连接环路滤波器24和数控振荡器26。
存储部29构成为能够存储控制部22进行数控振荡器26的控制所需的各种的数据、如后述的环境关联控制信息。
在以上的构成中，GPS接收机21接收来自GPS卫星的定位用信号一直生成参考信号期间，通过开关回路25连接环路滤波器24和数控振荡器26。然后，形成PLL回路31的环，从而控制数控振荡器26以使数控振荡器26输出的信号与参考信号同步。如此，基准频率信号从第1输出端子33输出，对基准频率信号进行分频后的定时信号自第2输出端子34输出。
在此，数控振荡器26其特性因环境的变化而变化。即、即使用同一控制信号控制数控振荡器26来输出信号时，如果电压或温度变化则输出的信号也不同。但，在本实施方式中，通过控制使数控振荡器26输出的信号与来自GPS接收机21的参考信号相同步。因此，只要GPS接收机21生成参考信号，且PLL一直锁定该参考信号，即使数控振荡器26的特性因环境的变化而变化，从基准频率产生装置11输出的基准频率信号也可保持一定。另外，在以下说明中，将这样数控振荡器26输出的信号与参考信号用同步回路一直锁定的状态称为“稳定状态”。
换言之，即使数控振荡器26的特性因环境的变化而变化，但从环路滤波器24向数控振荡器26施加新的同步控制信号(控制值)来消除其特性的变化，故就结果而言，保持数控振荡器26的输出信号的频率以及相位一定。另外，在以下说明中，把代表为了保持数控振荡器26的输出一定而应控制该数控振荡器26的控制值与此时的环境值的关联的信息称为环境关联控制信息。
就该环境关联控制信息而言，在基准频率产生装置11的出厂时及出厂后的实际运转时，将系统设定成上述稳定状态后才求出。即，在稳定状态下，数控振荡器26输出的信号与高精度的参考信号相同步。在该状态，控制部22把检测器28检测到的电压值以及温度与环路滤波器24决定的同步控制信号所含的控制值的对应关系作为环境关联控制信息事先存储到存储部29中。该环境关联控制信息用在决定后述的自由运行控制信号时。
下面，关于GPS接收机21不能接收来自GPS卫星的定位用信号，而不能生成参考信号时的控制加以说明。控制部22若检测到参考信号一直没有输入，则向开关回路25发送用于连接该控制部22与数控振荡器26的切换控制信号，过渡到自由运行控制。在该自由运行控制中控制部22决定用于控制数控振荡器26的自由运行控制信号(第2控制信号)。该自由运行控制信号通过由于接收上述切换控制信号而切换的开关回路25输入数控振荡器26。输入数控振荡器26基于来自该控制部22的自由运行控制信号输出信号。
在上述的自由运行控制时，控制部22通过将检测器28检测到的电压值以及温度适用到所述环境关联控制信息(具体而言，上述的对应关系)求出控制值，基于该控制值生成自由运行控制信号。因而相应于电压、温度的自由运行控制信号施加到数控振荡器26，故即使在自由运行控制时也能以较好的精度产生基准频率信号。
下面，具体说明求出上述的环境关联控制信息的方法。另外，在以下说明中，称数控振荡器26输出的信号为振荡信号，称该振荡信号的频率为振荡频率。
本实施方式的数控振荡器26由环形振荡器构成，在该环形振荡器中信号绕环状回路1周需要与环路滤波器24选择后的延迟单元段数对应的延迟量的时间。通过H和L的信号分别绕环状回路1周形成振荡信号的1周期，故振荡频率FOSC等于用在环路滤波器24选择后的延迟单元段数n乘以每1个延迟单元41的延迟量T再乘以2所得到的值的倒数(FOSC＝1/(2×n×T))。另外，若数控振荡器26的内部电压或温度变化则延迟单元41的延迟量T也变化，因而振荡频率也变化。考虑到这一点，在本实施方式中，存储部29存储的环境关联控制信息是代表每1个延迟单元的延迟量T与电压值以及温度的关系的信息。
并且，每1个延迟单元41的延迟量T能用以电压值为变量的多项式函数TV、以温度为变量的多项式函数TT、以及因在半导体的制造工艺流程中的条件的不同等产生的个体值(常数)TC的和来表示(T＝TV+TT+TC)。另外，下面，称以该式表达的函数为延迟特性函数。在本实施方式中，作为环境关联控制信息的上述的延迟特性函数在基准频率产生装置11出厂时就被决定且在出场后的装置运转时常常被校正。
关于出厂时决定延迟特性函数时加以说明，操作人员最初将数控振荡器26的温度以及电压值的条件设定为适当的值，在能很好地接收GPS电波的环境，使基准频率产生装置11实际地运转。然后，环形振荡器按照来自环路滤波器24的同步控制信号进行动作，以使作为延迟单元段数在(M+1)次中M次选择N段，剩余的1次选择(N+1)段，结果，设定为相位比较器23检测到的相位差为0(参考信号与振荡信号同步了)。于是控制部22判定为(成为稳定状态)取得了PLL回路31形成的同步，求出此时的延迟单元段数的平均值n。该延迟单元段数的平均值n能以n＝(N×M+(N+1)×1)/(M+1)粗略地求出。
下面，通过在上述的FOSC＝1/(2×n×T)式中事先设定FOSC＝10MHz，并代入延迟单元段数的平均值n，控制部22计算T的值。得到的T的值与此时的温度以及电压值一起存储到适宜的存储部中。
接着，操作人员不改变温度，让加在数控振荡器26上的电压值稍微变化后，再次让振荡信号与参考信号相同步。如果检测到稳定状态，控制部22再次存储此时的T的值、电压值以及温度。通过多次重复该操作，能取得代表固定温度时的、延迟量T与电压值的关系的数据。根据该数据通过如采用已知的最小二乘法解联立方程式求出代表电压值引起的延迟量的变化的多项式函数Tv。
然后，操作人员固定电压值而边一点一点改变温度边进行同样的操作，根据取得的数据与上述同样求出代表温度引起的延迟量的变化的多项式函数Tt。既得到Tv与TT又得到Tc，根据以上能求出延迟特性函数。在本实施方式中，控制部22通过自动地求出如上述求出的延迟特性函数来学习，事先存储在存储部29中。
另外，如此在存储部29存储的延迟特性函数是初始值，在基准频率产生装置11的运转开始后，适当校正延迟特性函数。即，在基准频率产生装置11中一获得稳定状态，就能和上述同样求出延迟单元41的延迟量T与电压值以及温度的关系，所以能计算出新的延迟特性函数。用新求出的延迟特性函数能更新存储部29的存储内容。通过如以上的持续的学习处理，能使数控振荡器26的当前的特性时常反映到延迟特性函数中。
然后，若在基准频率产生装置11的运转中不能生成参考信号，则控制部22通过将检测器28检测到的电压值以及温度代入延迟特性函数，求出当前的每1个延迟单元41的延迟量T。然后，通过将得到的延迟量T代入上述的式FOSC＝1/(2×n×T)，根据事先设定FOSC＝10MHz，计算为了在当前环境中使环形振荡器准确地按照10MHz进行振荡而应赋予的延迟单元段数的平均值n。接着，控制部22计算为实现得到的延迟单元段数的平均值n来使环形振荡器动作的控制值(具体而言是上述的M及N的值)，将该控制值作为自由运行控制信号输出给环形振荡器。据此，即使在不能利用参考信号的自由运行控制中，从数控振荡器26也能输出高精度的基准频率信号。
另外，在本实施方式中，相位比较器23、环路滤波器24、开关回路25、数控振荡器26(环形振荡器)、分频器27、控制部22以及存储部29作为回路烧录到半导体的FPGA上。因而，其小型、低成本、低消费电力的效果显著。
如以上所示，本实施方式的基准频率产生装置11具有PLL回路31、检测器28、控制部22、存储部29。PLL回路31根据基于GPS接收机21输出的参考信号而得到的同步控制信号控制数控振荡器26。检测器28检测表示使用数控振荡器26的电压以及温度的值(环境值)。存储部29能存储同步控制信号与决定了该同步控制信号时的电压以及温度的对应关系。控制部22若不能取得上述参考信号，则基于检测器28检测到的电压和温度以及在上述存储部存储的对应关系来决定自由运行控制信号，从而控制数控振荡器26。
据此，因为使用由半导体构成的数控振荡器26，所以其构成可使用的温度范围大、耐振动及耐冲击。另外，半导体的数控振荡器26不老化，所以即使进入自由运行控制时，也能长时间良好地维持频率精度。
另外，在本实施方式的基准频率产生装置11中，上述存储部存储的对应关系是在参考信号与数控振荡器26输出的输出信号通过PLL回路31同步后的状态(上述稳定状态)求出的对应关系。
据此，能高精度地取得上述对应关系，因而进一步提高了自由运行控制时的精度。
另外，在本实施方式的基准频率产生装置11中，数控振荡器26具有延迟单元41。
据此，能直接控制数控振荡器26输出的频率，因而能输出更高精度的基准频率信号。
另外，在本实施方式的基准频率产生装置11中，数控振荡器26构成为环形振荡器。
据此，构成为可将数控振荡器26制成通过数字控制回路容易实现的结构，因而其构成更加利于其小型及大量生产。
另外，在本实施方式的基准频率产生装置11中，检测器28一直检测电压值及温度。
据此，求出与容易给数控振荡器26的特性产生影响的环境因素相关的上述对应关系，能进行自由运行控制。
另外，在本实施方式的基准频率产生装置11中，PLL回路31具有相位比较器23，该相位比较器23使用TDC测量参考信号与数控振荡器26输出的信号的相位差。
据此，构成为即使相位比较器23也能以数字控制回路容易地实现，因而其构成更加利于小型及大量生产。
另外，在本实施方式的基准频率产生装置11中，上述TDC利用相位比较用延迟单元52的延迟量测量上述相位差。
据此，通过利用延迟量极短的相位比较用延迟单元52，能高精度地测量相位差。
另外，本实施方式的基准频率产生装置11，在该装置开始运转前的阶段，上述对应关系存储到存储部29中。
据此，即使如装置运转并立即过渡到自由运行控制时，控制部22也能决定自由运行控制信号来控制数控振荡器26。
另外，在本实施方式的基准频率产生装置11中，能用在基准频率产生装置11的运转中新得到的上述对应关系更新存储部29的存储内容。
据此，能使数控振荡器26的最新的特性在新取得的对应关系上得以反映。
另外，在本实施方式的基准频率产生装置11中，以数控振荡器26输出的信号为基准频率信号从第1输出端子33输出。
据此，用简单的构成，能输出基于定位用信号或上述对应关系的高精度的基准频率信号。
下面，说明上述实施方式的变形例。图5是概略地表示第1变形例的基准频率产生装置11a的框图。另外，在本变形例的说明中，关于与前述的实施方式相同或类似的单元在附图中赋予相同的符号，并省略其说明。
如图5所示，第1变形例的基准频率产生装置11a构成为在上述实施方式的基准频率产生装置11中的数控振荡器26与分频器27之间附加副PLL回路(副同步回路)。该副同步回路构成基准频率产生装置11a的PLL回路31a的一部分，作为主要构成具有相位比较器61、环路滤波器62、压控振荡器63。
压控振荡器63是作为共振器使用晶体振子的VCXO，构成为能根据从外部施加的电压的电平变更输出的频率。另外，该压控振荡器63构成也可为恒温槽型(温控)压控振荡器。
本变形例中与上述实施方式不同之处在于，数控振荡器26输出的信号输出给副PLL回路的相位比较器61。相位比较器61测量数控振荡器26输出的信号与压控振荡器63输出的信号的相位差。由相位比较器61测量的相位差作为相位差信号输出给环路滤波器62。
环路滤波器62基于该相位差信号决定控制电压信号。然后，环路滤波器62以该控制电压信号控制压控振荡器63，从压控振荡器63产生与数控振荡器26输出的信号同一相位且同一频率的信号。压控振荡器63输出的信号自第1输出端子33作为基准频率信号输出给外部且输出给分频器27。经分频器27分频后的信号自第2输出端子34作为定时信号输出给外部。
依据该构成，通过将副PLL回路的环路滤波器62的时间常数设得大，能向外部输出没有抖动的稳定的信号。另外，在本变形例中因采用压控振荡器63(VCXO)，装置能使用的温度范围与以往大致相同，但就下述方面而言是有利的，即因为基于数控振荡器26的输出生成基准频率信号，故即使长时间进行自由运行控制，与以往相比也能输出高精度的信号。
如以上所述，在本变形例的基准频率产生装置11a中，PLL回路31a具有输出与数控振荡器26输出的信号相同步的信号的压控振荡器63。并且压控振荡器63输出的信号作为基准频率信号自第1输出端子33一直输出。
据此，能除去数控振荡器26的输出信号所含的抖动，输出稳定的基准频率信号。
下面，说明第2变形例。图6是概略地表示第2变形例的基准频率产生装置11b的框图。如图6所示，第2变形例的基准频率产生装置11b构成为用与图1所示的基准频率产生装置11相当的构成置换在以往的基准频率产生装置中相当于GPS接收机的部分(图6中以点划线表示的部分)。
以下，具体地加以说明。本变形例的基准频率产生装置11b作为其主要构成具有相位比较器71、环路滤波器72、压控振荡器73以及分频器74。另外，图6的用点划线围成的部分的构成与图1完全相同，故省略其详细说明。
在该构成中，数控振荡器26输出的信号经分频器27分频后，输入相位比较器71。相位比较器71测量从分频器27输入的信号与经分频器74对压控振荡器73输出的信号进行分频后的相位差。由相位比较器71测量的相位差作为相位差信号输出给环路滤波器72。
环路滤波器72基于该相位差信号决定向压控振荡器73的控制电压信号，以使经两个分频器27、74分别分频后的信号呈同一相位且同一频率。并且，环路滤波器72用该控制电压信号控制压控振荡器73产生基准频率信号。压控振荡器73输出的信号作为基准频率信号从第1输出端子75向外部输出且输出给分频器74。经分频器74分频的信号作为定时信号从第2输出端子76向外部输出。
通过该构成，不用大幅度地改变现有结构，继续利用大部分的现有结构，能用低廉的成本容易地改装成自由运行控制出众的结构。尤其，在以往的基准频率产生装置中通过FPGA等构成相位比较器71的部分时，通过在FPGA上继续设定回路，即使不追加及变更硬件也能实现图6的构成。另外，与前述的第1变形例相同，能向外部输出无抖动的稳定的信号。
以上说明了本发明的最佳实施方式以及变形例，但上述的构成能例如如下来变更。
上述实施方式的基准频率产生装置11是基于来自GPS卫星的信号生成参考信号，但若是利用GNSS(Global Navigation Satellite System：全球导航卫星系统)的构成也能适当变更。例如，能变更为基于来自GLONASS卫星或GALILEO卫星的信号生成参考信号的构成。进而，也可构成为取得来自外部装置的参考信号。
能变更为在基准频率产生装置11的外部配置GPS接收机21，在自机的外部形成参考信号输出给自机的构成。
数控振荡器26不限于环形振荡器可以是数字化的振荡器，如果是能够根据环境值计算特性的构成，也能使用其他的数控振荡器(例如，采用电容器等的数控振荡器等)。此时，环境关联控制信息成为相应于该数控振荡器的特性的信息。另外，数控振荡器可为数值控制振荡器，也可为除数值控制振荡器之外的数控振荡器。
环路滤波器24能变更为如下构成：采用包含P控制、I控制、D控制中的至少一个的控制器并输出同步控制信号，只要能对采用的数控振荡器26进行控制。
PLL回路31也能使用其他的同步回路(FLL回路、DLL回路等)，只要是与供给的参考信号相同步并控制数控振荡器26的构成。
也可为只在出厂时求出环境关联控制信息并存储到存储部29中，装置运转时不更新的构成。此时，能省略学习的处理，因而能降低稳定状态的控制部22的负荷。
在出厂时设定环境关联控制信息时，并非实际地改变电压值或温度来求出延迟特性函数，而能变更为例如在存储部29中存储根据设计值理论地计算后的延迟特性函数或根据经验求出的延迟特性函数。此时，能使出厂时的设定操作简单。
检测器28测定电压值以及温度两者，取而代之，可变更为检测器28只测定电压值及温度中的一个。另外，也可构成为测定与其他的环境因素相关的值。
存储部29存储电压值以及温度与同步控制信号所含的控制值的对应关系，但也可设计为相对于相同的电压值以及温度向数控振荡器26施加与之前存储过的控制值不同的控制值。此时，也能将存储部29的存储内容更新为最新的对应关系，也能不更新存储部29继续使用之前的对应关系。另外，对于相同的电压值以及温度能得到多个控制值时，也能将执行求平均等的各种计算而得到的值作为对应关系来存储。另外，也能只选择满足规定条件的控制值进行平均值的计算。进而，也可为：在相同的电压值以及温度能求出的多个控制值过于分散时，如上述求出平均值，来继续更新存储部29的存储内容，待控制值稳定后停止更新存储内容。
在上述实施方式中将环境关联控制信息用函数的形式存储到存储部29中，但例如也可用查找表的形式存储。在此时的自由运行控制中，关于与离散地得到的电压值以及温度的点间相对应的控制值也可通过线插补或面插补求出。
在上述实施方式中，求出每1个延迟单元的延迟量T与电压值以及温度的关系时，视为所有延迟单元延迟量相同。但是，取而代之，也可将延迟单元分组，逐组个别地求出上述的关系。此时，在某种程度上考虑了延迟单元的个体差，所以能执行更稳定的控制。
上述的相位比较器23、环路滤波器24、开关回路25、数控振荡器26(环形振荡器)、分频器27、控制部22以及存储部29不限于FPGA，也能构成为作为回路设定在其他的可编程逻辑器件(比如，ASIC)上。另外，GPS接收机21为定位计算等配备ASIC时，也能将上述构成作为回路设定在该ASIC上，此时，能够更加小型以及低消费电力。但是，当然也可通过通常的IC等的集成回路等实现上述的构成。
[符号的说明]
11基准频率产生装置
21GPS接收机
22控制部
23相位比较器
24环路滤波器
26数控振荡器
27分频器
29存储部
31PLL回路(同步回路)

Claims (9)

1.一种基准频率产生装置，其特征在于，具有，
同步回路，该同步回路包括数控振荡器，根据基于参考信号而得到的第1控制信号控制所述数控振荡器，该数控振荡器是环形振荡器，通过选择从串联配置的多段的延迟单元中的哪一个延迟单元取出信号来选择延迟单元段数，从而生成与该延迟单元段数相应的频率的信号；
检测器，该检测器检测表示使用所述数控振荡器的环境的环境值；
存储部，该存储部能够存储每一个延迟单元的延迟量与求出该延迟量时的所述环境值的对应关系，所述每一个延迟单元的延迟量是基于延迟单元段数的平均值与所述数控振荡器所输出的信号的频率求出的延迟量；
控制部，若不能取得所述参考信号，则该控制部基于所述检测器检测到的环境值以及所述存储部所存储的对应关系求出每一个延迟单元的延迟量，基于得到的延迟量计算延迟单元段数的平均值，决定为了实现得到的延迟单元段数的平均值而使所述数控振荡器动作的控制值作为第2控制信号，基于所述第2控制信号控制所述数控振荡器。
2.如权利要求1所述的基准频率产生装置，其特征在于，
所述存储部存储的对应关系是在所述参考信号与所述数控振荡器输出的信号通过所述同步回路同步后的状态下求出的对应关系。
3.如权利要求1或2所述的基准频率产生装置，其特征在于，
所述检测器检测电压值以及温度之中的至少一个作为环境值。
4.如权利要求1或2所述的基准频率产生装置，其特征在于，
所述同步回路具有相位比较器，该相位比较器使用时间数字转换器测量所述参考信号与所述数控振荡器输出的信号的相位差。
5.如权利要求4所述的基准频率产生装置，其特征在于，
所述时间数字转换器利用相位比较用延迟单元的延迟量测量所述相位差。
6.如权利要求1或2所述的基准频率产生装置，其特征在于，
在基准频率产生装置开始运转前的阶段，所述对应关系存储到所述存储部中。
7.如权利要求1或2所述的基准频率产生装置，其特征在于，
所述存储部的存储内容能够利用基准频率产生装置的运转中新得到的所述对应关系来更新。
8.如权利要求1或2所述的基准频率产生装置，其特征在于，
以所述数控振荡器输出的信号为基准频率信号。
9.如权利要求1或2所述的基准频率产生装置，其特征在于，
所述同步回路具有压控振荡器，该压控振荡器输出与所述数控振荡器输出的信号相同步的信号；
以所述压控振荡器输出的信号为基准频率信号。
CN201080015220.1A 2009-05-25 2010-04-15 基准频率产生装置 Expired - Fee Related CN102388536B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009125727A JP5159704B2 (ja) 2009-05-25 2009-05-25 基準周波数発生装置
JP2009-125727 2009-05-25
PCT/JP2010/056765 WO2010137419A1 (ja) 2009-05-25 2010-04-15 基準周波数発生装置

Publications (2)

Publication Number Publication Date
CN102388536A CN102388536A (zh) 2012-03-21
CN102388536B true CN102388536B (zh) 2015-04-01

Family

ID=43222538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080015220.1A Expired - Fee Related CN102388536B (zh) 2009-05-25 2010-04-15 基准频率产生装置

Country Status (6)

Country Link
US (1) US8497717B2 (zh)
EP (1) EP2437395B1 (zh)
JP (1) JP5159704B2 (zh)
KR (1) KR101699103B1 (zh)
CN (1) CN102388536B (zh)
WO (1) WO2010137419A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2525494B1 (en) * 2010-01-13 2017-09-13 Furuno Electric Co., Ltd. Reference frequency generator device
US8330644B2 (en) * 2010-07-14 2012-12-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Expandable and reconfigurable instrument node arrays
US8704571B2 (en) 2011-11-14 2014-04-22 Rockwell Automation Technologies, Inc. Phase-locked-loop with quadrature tracking filter for synchronizing an electric grid
KR101478663B1 (ko) * 2013-04-18 2015-01-02 이문숙 Ｇｎｓｓ 기반의 다중 ｐｌｌ 모듈의 위상 제어 장치 및 방법
JP2014230029A (ja) * 2013-05-21 2014-12-08 日本電波工業株式会社 発振装置
JP6231406B2 (ja) * 2014-02-28 2017-11-15 株式会社日立製作所 リングオシレータ、センサ、リングオシレータの制御方法、測定方法、プログラム及び記録媒体
CN104022778B (zh) * 2014-06-24 2017-06-27 瑞斯康达科技发展股份有限公司 一种模拟锁相环电路及其信号处理方法
JP6296932B2 (ja) * 2014-07-18 2018-03-20 株式会社東芝 遅延回路
JP6382342B2 (ja) * 2014-12-08 2018-08-29 古野電気株式会社 基準信号発生装置
WO2016147729A1 (ja) * 2015-03-16 2016-09-22 古野電気株式会社 ダイレクトデジタルシンセサイザ、基準信号発生装置、及び信号出力方法
WO2017149978A1 (ja) * 2016-03-01 2017-09-08 古野電気株式会社 基準信号発生装置及び基準信号発生方法
JP6681231B2 (ja) * 2016-03-17 2020-04-15 古野電気株式会社 基準信号発生装置及び基準信号発生方法
JP2020010206A (ja) * 2018-07-10 2020-01-16 セイコーエプソン株式会社 回路装置、発振器、クロック信号生成装置、電子機器及び移動体
US10727844B1 (en) * 2019-05-31 2020-07-28 Silicon Laboratories Inc. Reference clock frequency change handling in a phase-locked loop
JP7421353B2 (ja) * 2020-02-03 2024-01-24 日本電波工業株式会社 発振装置およびシンセサイザシステム
CN218679005U (zh) * 2020-02-20 2023-03-21 良派实验室有限责任公司 基准振荡器布置结构和雷达系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176845A (en) * 1981-04-23 1982-10-30 Mitsubishi Electric Corp Phase synchronizing oscillator
JP2538866B2 (ja) * 1985-10-14 1996-10-02 日本電信電話株式会社 デイジタル位相同期発振器
JPH02100518A (ja) * 1988-10-07 1990-04-12 Nec Corp デイジタル処理形位相同期発振器
JPH0450935A (ja) 1990-06-15 1992-02-19 Nikon Corp カメラのバッテリチェック装置
JPH0450935U (zh) * 1990-09-06 1992-04-28
US5068628A (en) * 1990-11-13 1991-11-26 Level One Communications, Inc. Digitally controlled timing recovery loop
JP2808967B2 (ja) * 1992-02-28 1998-10-08 日本電気株式会社 クロックホールドオーバ回路
JP4347978B2 (ja) * 1999-01-26 2009-10-21 古野電気株式会社 周波数信号および周期パルス信号発生装置
JP2000315945A (ja) * 1999-04-30 2000-11-14 Nec Corp デジタル位相ロックループ回路
JP2001274678A (ja) 2000-03-28 2001-10-05 Toshiba Corp デジタル位相同期ループ回路
US6633186B1 (en) * 2000-04-17 2003-10-14 Intel Corporation Speed-locked loop to provide speed information based on die operating conditions
JP2002151956A (ja) * 2000-11-08 2002-05-24 Toyo Commun Equip Co Ltd 周波数校正機能付き圧電発振器
JP2002217722A (ja) * 2001-01-22 2002-08-02 Maspro Denkoh Corp 基準周波数発生装置
US6734741B2 (en) 2001-04-25 2004-05-11 Texas Instruments Incorporated Frequency synthesizer with digitally-controlled oscillator
US7483508B2 (en) * 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
JP2004088721A (ja) * 2002-06-26 2004-03-18 Nec Saitama Ltd 位相同期方法及び位相同期回路
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US6909336B1 (en) * 2003-09-03 2005-06-21 National Semiconductor Corporation Discrete-time amplitude control of voltage-controlled oscillator
US7336134B1 (en) * 2004-06-25 2008-02-26 Rf Micro Devices, Inc. Digitally controlled oscillator
US7787563B2 (en) * 2004-12-08 2010-08-31 Texas Instruments Incorporated Transmitter for wireless applications incorporation spectral emission shaping sigma delta modulator
JP4468196B2 (ja) * 2005-02-03 2010-05-26 富士通株式会社 デジタルｐｌｌ回路
WO2006122190A2 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Hopping frequency synthesizer using a digital phase-locked loop
US8411788B2 (en) * 2005-11-18 2013-04-02 Qualcomm, Incorporated Digital transmitters for wireless communication
US7692500B1 (en) * 2007-07-19 2010-04-06 Marvell International, Ltd. Apparatus and methods for mixed analog-digital frequency synthesizing and modulation
JP2009105651A (ja) * 2007-10-23 2009-05-14 Panasonic Corp Ｐｌｌ回路及び無線通信システム
US8339165B2 (en) * 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法

Also Published As

Publication number Publication date
US20120007642A1 (en) 2012-01-12
US8497717B2 (en) 2013-07-30
JP5159704B2 (ja) 2013-03-13
JP2010273299A (ja) 2010-12-02
EP2437395A1 (en) 2012-04-04
CN102388536A (zh) 2012-03-21
KR20120030451A (ko) 2012-03-28
EP2437395B1 (en) 2018-10-31
WO2010137419A1 (ja) 2010-12-02
KR101699103B1 (ko) 2017-01-23
EP2437395A4 (en) 2014-08-20

Similar Documents

Publication Publication Date Title
CN102388536B (zh) 基准频率产生装置
CN102714500B (zh) 基准频率产生装置
KR100687230B1 (ko) 알티씨 장치 및 알티씨 장치의 현재시각 보정 방법
CN107425851B (zh) 频率补偿器、电子设备和频率补偿方法
JPH08146166A (ja) 基準周波数発生装置
CN102931977B (zh) 振荡装置
KR101024796B1 (ko) Ｐｌｌ 장치
JP2001119291A (ja) 周波数測定回路
JP2002217722A (ja) 基準周波数発生装置
CN102096440B (zh) 一种保持实时时钟电路高精度的方法
JPH0856153A (ja) 周波数補正機能を有する発振回路
JP2020182198A (ja) 時刻同期計測システム
JP2007258800A (ja) 無線装置
JP2008079261A (ja) 標準信号発生器及び標準信号発生システム
JP4036114B2 (ja) クロック発生回路
JP2000004152A (ja) 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置
JP2002271191A (ja) 周波数同期ループ回路および位相同期ループ回路
JP2002353807A (ja) 周波数同期装置および周波数同期制御方法
US11356104B2 (en) Phase locked loop circuit
JP6284727B2 (ja) クロック位相シフト回路
JP7503683B2 (ja) 集積回路
JP5225229B2 (ja) Ｐｌｌ回路
JP3246459B2 (ja) 刻時同期方法及び刻時同期回路
US20070008041A1 (en) Layout for a time base
Delport Synchronized measurement of machine rotor angle and its application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150401

Termination date: 20190415

CF01 Termination of patent right due to non-payment of annual fee