JP3802229B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路 Download PDFInfo
- Publication number
- JP3802229B2 JP3802229B2 JP12074298A JP12074298A JP3802229B2 JP 3802229 B2 JP3802229 B2 JP 3802229B2 JP 12074298 A JP12074298 A JP 12074298A JP 12074298 A JP12074298 A JP 12074298A JP 3802229 B2 JP3802229 B2 JP 3802229B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- pilot
- pilot signal
- oscillation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば衛星放送や衛星通信等のシステムにおいて、受信したパイロット信号を位相ロックするＰＬＬ（フェイズ・ロックド・ループ）回路に関する。
【０００２】
【従来の技術】
周知のように、例えば衛星放送や衛星通信等のシステムにおいて、受信したパイロット信号を位相ロックするＰＬＬ回路は、図２に示すように構成されている。なお、このシステムでは、例えば衛星回線を使用するのに、個別に割り当てられたパイロット信号が必要となる。
【０００３】
図２において、入力端子１１に供給される衛星からの到来信号は、乗算器１２でＶＣＸＯ（電圧制御発振器）１３から出力される発振信号と乗算されることにより、任意のパイロット信号に変換され、分配器１４を介して出力端子１５から取り出される。
【０００４】
一方、上記パイロット信号は、分配器１４により周波数変換器１６の一方の入力端に供給される。周波数変換器１６は、その他方の入力端に水晶発振器１７から発生される一定周波数の基準信号Ｖ１が供給されており、入力されたパイロット信号に基準信号Ｖ１を乗算することにより、受信処理用に特定された周波数に変換する。この周波数変換器１６の出力は、ＢＰＦ（バンドパスフィルタ）１８を通過することにより、主要な周波数帯域成分の信号を抽出され、９０°位相器１９で９０°位相がずらされた後、位相比較器２０の一方の入力端に供給される。この位相比較器２０の他方の入力端には、水晶発振器２１から発生される一定周波数の基準信号Ｖ２が供給される。
【０００５】
なお、水晶発振器２１から発生される基準信号Ｖ２の周波数は、９０°位相器１９の出力の周波数と同一の周波数である。すなわち、周波数変換器１６は、パイロット信号を水晶発振器２１から発生される基準信号Ｖ２と同一周波数となる信号に変換していることとなる。
【０００６】
そして、位相比較器２０は、９０°位相器１９の出力と基準信号Ｖ２との位相差成分に対応した周波数を有する差分信号を生成してループフィルタ２２に出力している。ループフィルタ２２は、入力された差分信号を直流電圧レベルに変換し、この直流電圧レベルをＶＣＸＯ１３に制御電圧として出力している。このため、ＶＣＸＯ１３は、その発振信号の周波数が衛星からの到来信号との位相差がなくなるように制御される。
【０００７】
ところで、上記のＰＬＬ回路では、発振器として、周波数の精度を上げるために水晶発振器が用いられている。そこで、この水晶発振器を用いると、精度が高く安定した周波数を抽出できるが、パイロット信号の周波数が変更されたり、また、パイロット信号の周波数の異なるシステムに使用する場合は、それぞれ別の周波数で発振する複数の水晶発振器を用意し、これら複数の水晶発振器をパイロット信号の周波数に合わせて都度切り換えまたは交換しなければならない。このため、ユーザに対し、種々のパイロット信号に合わせて複数の水晶発振器を切り換えまたは交換するという手間を与えることになり、また、パイロット信号の周波数に合わせた複数の水晶発振器を備えることにより、回路の複雑化及び高価格化を招いている。
【０００８】
【発明が解決しようとする課題】
以上のように、従来のＰＬＬ回路では、パイロット信号の周波数の異なるシステムに使用する場合に、パイロット信号の周波数に対応する複数の水晶発振器を用意しなければならず、このため、回路の複雑化及び高価格化を招いてしまうという問題を有している。また、パイロット信号の周波数に合わせて複数の水晶発振器を切り換えまたは交換する必要があり、ユーザに対して不要な手間をかけさせてしまうという問題も有している。
【０００９】
この発明の目的は、パイロット信号の周波数が異なるシステムに使用される場合にも、異なるパイロット信号の周波数に合わせて複数の水晶発振器を用意する必要がなく、しかも簡単な回路構成でパイロット信号の位相ロック処理を実現し得るＰＬＬ回路を提供することにある。
【００１０】
【課題を解決するための手段】
この発明は、衛星からの到来電波から任意のパイロット信号を抽出する信号抽出手段と、この信号抽出手段で抽出されたパイロット信号と局部発振信号とを乗算することにより、パイロット信号の周波数を受信処理用に特定された周波数に変換する周波数変換手段と、この周波数変換手段で得られる周波数と同一周波数の固定発振信号を発生する固定発振手段と、この固定発振手段から出力される固定発振信号と、周波数変換手段の出力を９０°位相をずらした信号とを位相比較する位相比較手段と、この位相比較手段により得られる差分信号を信号抽出手段から抽出されるパイロット信号の位相差を制御するための発振周波数の信号に変換し、信号抽出手段に与える信号抽出制御手段とを備えたＰＬＬ回路を対象にしている。
【００１１】
そして、上記目的を達成するために、周波数変換手段は、別途提供されるパイロット周波数情報に基づいて、パイロット信号の周波数を固定発振手段から発生される固定発振信号の周波数と同一にするような局部発振信号を生成する周波数変換制御手段と、この周波数変換制御手段から発生される局部発振信号とパイロット信号とを乗算することにより、パイロット信号の周波数を固定発振信号の周波数に変換する乗算手段とを備えるようにしたものである。
【００１２】
この構成によれば、パイロット信号を受信処理用で特定される周波数に変換される段階において、パイロット信号とは別途に提供されるパイロット周波数情報を取り込み、このパイロット周波数情報の内容を確認することで、衛星側から送信されるパイロット信号の周波数が変更されたか否かの判断がなされ、この判断結果を含む所定情報に基づいて、パイロット信号の周波数を、後段の位相比較処理で用いられる固定発振信号の周波数に変換するための局部発振信号を生成している。そして、この局部発振信号をパイロット信号に乗算することにより、パイロット信号の周波数を位相比較処理で用いられる固定発振信号の周波数に変換している。
【００１３】
この結果、パイロット信号の周波数変更に応じて複数の水晶発振器を用意する必要がなくなり、また、パイロット信号の周波数変更に合わせて複数の水晶発振器の切換もしくは交換を行なう必要がなくなるので、回路の複雑構成化もしくは高価格化を招くことなくパイロット信号が異なるシステムに対応して位相ロック処理を実行することが可能となる。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳細に説明する。
図１は、この発明の一実施の形態を示している。なお、図１において、図２と同一部分には同一符号を付して説明する。
【００１５】
ここで、図１に示すＰＬＬ全体の構成と動作とを説明すると、入力端子１１に供給される衛星からの到来信号は、乗算器１２でＶＣＸＯ１３から出力される発振信号と乗算されて任意のパイロット信号に変換され、分配器１４を介して出力端子１５から取り出される。また、パイロット信号は、分配器１４により周波数変換部３０に供給され、周波数変換部３０にて基準信号と乗算されることにより、受信処理用に特定された周波数に変換される。この周波数変換部３０の出力は、ＢＰＦ１８を通過することにより、例えばテレビジョン信号成分を除去した主要な周波数帯域成分の信号を抽出され、９０°位相器１９で９０°位相がずらされた後、位相比較器２０の一方の入力端に供給される。この位相比較器２０の他方の入力端には、水晶発振器２１から発生される一定周波数の基準信号Ｖ２が供給される。
【００１６】
そして、位相比較器２０は、９０°位相器１９の出力と基準信号Ｖ２との位相差成分に対応した周波数を有する差分信号を生成する。位相比較器２０で得られた差分信号は、ループフィルタ２２で直流電圧レベルに変換されて後、ＶＣＸＯ１３に制御電圧として出力される。このため、ＶＣＸＯ１３は、その発振信号の周波数が衛星からの到来信号との位相差がなくなるように制御されることになる。
【００１７】
次に、この発明の特徴となる周波数変換部３０の構成について説明する。
すなわち、周波数変換部３０は、入力端子１１に入力される到来信号とは別途に提供されるパイロット周波数情報を取り込むＣＰＵ３１と、このＣＰＵ３１の出力に基づいて任意の周波数データを発生するＤＤＳ（ダイレクト・デジタル・シンセサイザ）３２と、このＤＤＳ３２から発生される周波数データをアナログ信号である基準信号Ｖ３に変換するＤ／Ａ変換器３３とを備えている。
【００１８】
まず、ＣＰＵ３１は、別途提供されるパイロット周波数情報に基づいて、乗算器１２で抽出されるパイロット信号の周波数から水晶発振器２１から発生される基準信号Ｖ２の周波数を差し引く。この場合、ＣＰＵ３１は、予め水晶発振器２１が発生する周波数を図示しないメモリ回路等に格納している。そして、ＣＰＵ３１は、パイロット周波数情報の内容を確認することにより受信時におけるパイロット信号の周波数に変更があったか否かを監視することが可能であり、都度変更があった場合に、この変更情報をアドレス情報としてメモリ回路に与えることで、メモリ回路に記憶された基準信号Ｖ２の周波数情報を読み出すことも可能である。
【００１９】
ＤＤＳ３２は、ＣＰＵ３１から差分データが与えられると、この差分データに応じた周波数データを生成し、この周波数データをＤ／Ａ変換器３３に出力する。また、ＤＤＳ３２は、別途に与えられるクロック信号に基づいて動作しており、このクロック信号がＮ（Ｎは整数）ＭＨｚであると、１／Ｎ倍の周波数データを出力することになる。
【００２０】
Ｄ／Ａ変換器３３は、ＤＤＳ３２から出力される周波数データをアナログ信号に変換し、基準信号Ｖ３として乗算器３４の一方の入力端に出力する。乗算器３４は、その他方の入力端に分配器１４を介したパイロット信号を入力して、基準信号Ｖ３と乗算することにより、パイロット信号の周波数を水晶発振器２１から発生される基準信号Ｖ２の周波数に変換する。
【００２１】
次に、周波数変換部３０の動作を数値を用いて説明する。ここで、パイロット信号の周波数が８００ＭＨｚであり、水晶発振器２１から発生される基準信号Ｖ２の周波数が１０ＭＨｚであるとすると、ＣＰＵ３１は、パイロット周波数情報から得られる周波数８００ＭＨｚから基準信号Ｖ２の周波数１０ＭＨｚを差し引いて７９０ＭＨｚの差分データを生成する。そして、７９０ＭＨｚの差分データは、ＤＤＳ３２に与えられて７９０ＭＨｚの周波数データに変換され、以後、Ｄ／Ａ変換器３３で周波数７９０ＭＨｚの基準信号Ｖ３に変換されて乗算器３４に与えられる。すると、乗算器３４は、周波数８００ＭＨｚのパイロット信号と周波数７９０ＭＨｚの基準信号Ｖ３とを乗算して、周波数１０ＭＨｚの信号を生成する。このため、周波数変換部３０では、パイロット信号を位相比較器２０の位相比較処理に必要な一定の周波数１０ＭＨｚを生成することが可能となる。
【００２２】
したがって、上記実施の形態によれば、周波数変換部３０において、パイロット信号とは別途に提供されるパイロット周波数情報をＣＰＵ３１で取り込み、このパイロット周波数情報の内容をＣＰＵ３１で確認することで衛星側から送信されるパイロット信号の周波数が変更されたか否かの判断がなされ、この判断結果を含む所定の周波数情報に基づいて、乗算器１２で抽出されるパイロット信号の周波数を、位相比較器２０の位相比較処理で用いられる基準信号Ｖ２の周波数に変換するような差分データを生成している。そして、この差分データがＤＤＳ３２及びＤ／Ａ変換器３３を順次経由することにより、基準信号Ｖ３に変換され、以後、この基準信号Ｖ３が乗算器３４でパイロット信号に乗算されることにより、パイロット信号の周波数が位相比較処理で用いられる基準信号Ｖ２と同一周波数に変換される。要するに、ＣＰＵ３１から発生される差分データを変えることにより、乗算器３４に与える基準信号Ｖ３を変えることができる。
【００２３】
このため、パイロット信号の周波数変更に応じて複数の水晶発振器を用意する必要がなくなり、また、パイロット信号の周波数変更に合わせて複数の水晶発振器の切換もしくは交換を行なう必要がなくなるので、従来と同様の回路構成で、さらに高価格化を招くことなく、パイロット信号が異なるシステムに対応して位相ロック処理を実行することが可能となる。
【００２４】
なお、この発明に係るＰＬＬ回路は、特に、通信相手である衛星が移動することによって生じる位相差をなくすように回路内で位相ロック処理を行なうものを対象として実施するようにしている。また、上記ＰＬＬ回路は、パイロット信号が異なるシステムに対応できることから、例えば異なる複数の衛星に対し、周波数を都度切り変えて通信を行なうようにしても実施可能である。
【００２５】
なお、この発明は、上記実施の形態の範囲に必ずしも限定されるものではなく、その他この発明の要旨を逸脱しない範囲で種々変形して実施できることはもちろんのことである。
【００２６】
【発明の効果】
以上詳述したようにこの発明によれば、パイロット信号の周波数が異なるシステムに使用される場合にも、異なるパイロット信号の周波数に合わせて複数の水晶発振器を用意して切換または交換を行なう必要がなく、しかも簡単な回路構成でパイロット信号の位相ロック処理を実現し得るＰＬＬ回路を提供することができる。
【図面の簡単な説明】
【図１】 この発明に係るＰＬＬ回路の一実施の形態を示すブロック構成図。
【図２】 従来のＰＬＬ回路を示すブロック構成図。
【符号の説明】
１２…乗算器、
１３…ＶＣＸＯ、
１４…分配器、
１８…ＢＰＦ、
１９…９０°位相器、
２０…位相比較器、
２１…水晶発振器、
２２…ループフィルタ、
３０…周波数変換部、
３１…ＣＰＵ、
３２…ＤＤＳ、
３３…Ｄ／Ａ変換器、
３４…乗算器。
【発明の属する技術分野】
この発明は、例えば衛星放送や衛星通信等のシステムにおいて、受信したパイロット信号を位相ロックするＰＬＬ（フェイズ・ロックド・ループ）回路に関する。
【０００２】
【従来の技術】
周知のように、例えば衛星放送や衛星通信等のシステムにおいて、受信したパイロット信号を位相ロックするＰＬＬ回路は、図２に示すように構成されている。なお、このシステムでは、例えば衛星回線を使用するのに、個別に割り当てられたパイロット信号が必要となる。
【０００３】
図２において、入力端子１１に供給される衛星からの到来信号は、乗算器１２でＶＣＸＯ（電圧制御発振器）１３から出力される発振信号と乗算されることにより、任意のパイロット信号に変換され、分配器１４を介して出力端子１５から取り出される。
【０００４】
一方、上記パイロット信号は、分配器１４により周波数変換器１６の一方の入力端に供給される。周波数変換器１６は、その他方の入力端に水晶発振器１７から発生される一定周波数の基準信号Ｖ１が供給されており、入力されたパイロット信号に基準信号Ｖ１を乗算することにより、受信処理用に特定された周波数に変換する。この周波数変換器１６の出力は、ＢＰＦ（バンドパスフィルタ）１８を通過することにより、主要な周波数帯域成分の信号を抽出され、９０°位相器１９で９０°位相がずらされた後、位相比較器２０の一方の入力端に供給される。この位相比較器２０の他方の入力端には、水晶発振器２１から発生される一定周波数の基準信号Ｖ２が供給される。
【０００５】
なお、水晶発振器２１から発生される基準信号Ｖ２の周波数は、９０°位相器１９の出力の周波数と同一の周波数である。すなわち、周波数変換器１６は、パイロット信号を水晶発振器２１から発生される基準信号Ｖ２と同一周波数となる信号に変換していることとなる。
【０００６】
そして、位相比較器２０は、９０°位相器１９の出力と基準信号Ｖ２との位相差成分に対応した周波数を有する差分信号を生成してループフィルタ２２に出力している。ループフィルタ２２は、入力された差分信号を直流電圧レベルに変換し、この直流電圧レベルをＶＣＸＯ１３に制御電圧として出力している。このため、ＶＣＸＯ１３は、その発振信号の周波数が衛星からの到来信号との位相差がなくなるように制御される。
【０００７】
ところで、上記のＰＬＬ回路では、発振器として、周波数の精度を上げるために水晶発振器が用いられている。そこで、この水晶発振器を用いると、精度が高く安定した周波数を抽出できるが、パイロット信号の周波数が変更されたり、また、パイロット信号の周波数の異なるシステムに使用する場合は、それぞれ別の周波数で発振する複数の水晶発振器を用意し、これら複数の水晶発振器をパイロット信号の周波数に合わせて都度切り換えまたは交換しなければならない。このため、ユーザに対し、種々のパイロット信号に合わせて複数の水晶発振器を切り換えまたは交換するという手間を与えることになり、また、パイロット信号の周波数に合わせた複数の水晶発振器を備えることにより、回路の複雑化及び高価格化を招いている。
【０００８】
【発明が解決しようとする課題】
以上のように、従来のＰＬＬ回路では、パイロット信号の周波数の異なるシステムに使用する場合に、パイロット信号の周波数に対応する複数の水晶発振器を用意しなければならず、このため、回路の複雑化及び高価格化を招いてしまうという問題を有している。また、パイロット信号の周波数に合わせて複数の水晶発振器を切り換えまたは交換する必要があり、ユーザに対して不要な手間をかけさせてしまうという問題も有している。
【０００９】
この発明の目的は、パイロット信号の周波数が異なるシステムに使用される場合にも、異なるパイロット信号の周波数に合わせて複数の水晶発振器を用意する必要がなく、しかも簡単な回路構成でパイロット信号の位相ロック処理を実現し得るＰＬＬ回路を提供することにある。
【００１０】
【課題を解決するための手段】
この発明は、衛星からの到来電波から任意のパイロット信号を抽出する信号抽出手段と、この信号抽出手段で抽出されたパイロット信号と局部発振信号とを乗算することにより、パイロット信号の周波数を受信処理用に特定された周波数に変換する周波数変換手段と、この周波数変換手段で得られる周波数と同一周波数の固定発振信号を発生する固定発振手段と、この固定発振手段から出力される固定発振信号と、周波数変換手段の出力を９０°位相をずらした信号とを位相比較する位相比較手段と、この位相比較手段により得られる差分信号を信号抽出手段から抽出されるパイロット信号の位相差を制御するための発振周波数の信号に変換し、信号抽出手段に与える信号抽出制御手段とを備えたＰＬＬ回路を対象にしている。
【００１１】
そして、上記目的を達成するために、周波数変換手段は、別途提供されるパイロット周波数情報に基づいて、パイロット信号の周波数を固定発振手段から発生される固定発振信号の周波数と同一にするような局部発振信号を生成する周波数変換制御手段と、この周波数変換制御手段から発生される局部発振信号とパイロット信号とを乗算することにより、パイロット信号の周波数を固定発振信号の周波数に変換する乗算手段とを備えるようにしたものである。
【００１２】
この構成によれば、パイロット信号を受信処理用で特定される周波数に変換される段階において、パイロット信号とは別途に提供されるパイロット周波数情報を取り込み、このパイロット周波数情報の内容を確認することで、衛星側から送信されるパイロット信号の周波数が変更されたか否かの判断がなされ、この判断結果を含む所定情報に基づいて、パイロット信号の周波数を、後段の位相比較処理で用いられる固定発振信号の周波数に変換するための局部発振信号を生成している。そして、この局部発振信号をパイロット信号に乗算することにより、パイロット信号の周波数を位相比較処理で用いられる固定発振信号の周波数に変換している。
【００１３】
この結果、パイロット信号の周波数変更に応じて複数の水晶発振器を用意する必要がなくなり、また、パイロット信号の周波数変更に合わせて複数の水晶発振器の切換もしくは交換を行なう必要がなくなるので、回路の複雑構成化もしくは高価格化を招くことなくパイロット信号が異なるシステムに対応して位相ロック処理を実行することが可能となる。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳細に説明する。
図１は、この発明の一実施の形態を示している。なお、図１において、図２と同一部分には同一符号を付して説明する。
【００１５】
ここで、図１に示すＰＬＬ全体の構成と動作とを説明すると、入力端子１１に供給される衛星からの到来信号は、乗算器１２でＶＣＸＯ１３から出力される発振信号と乗算されて任意のパイロット信号に変換され、分配器１４を介して出力端子１５から取り出される。また、パイロット信号は、分配器１４により周波数変換部３０に供給され、周波数変換部３０にて基準信号と乗算されることにより、受信処理用に特定された周波数に変換される。この周波数変換部３０の出力は、ＢＰＦ１８を通過することにより、例えばテレビジョン信号成分を除去した主要な周波数帯域成分の信号を抽出され、９０°位相器１９で９０°位相がずらされた後、位相比較器２０の一方の入力端に供給される。この位相比較器２０の他方の入力端には、水晶発振器２１から発生される一定周波数の基準信号Ｖ２が供給される。
【００１６】
そして、位相比較器２０は、９０°位相器１９の出力と基準信号Ｖ２との位相差成分に対応した周波数を有する差分信号を生成する。位相比較器２０で得られた差分信号は、ループフィルタ２２で直流電圧レベルに変換されて後、ＶＣＸＯ１３に制御電圧として出力される。このため、ＶＣＸＯ１３は、その発振信号の周波数が衛星からの到来信号との位相差がなくなるように制御されることになる。
【００１７】
次に、この発明の特徴となる周波数変換部３０の構成について説明する。
すなわち、周波数変換部３０は、入力端子１１に入力される到来信号とは別途に提供されるパイロット周波数情報を取り込むＣＰＵ３１と、このＣＰＵ３１の出力に基づいて任意の周波数データを発生するＤＤＳ（ダイレクト・デジタル・シンセサイザ）３２と、このＤＤＳ３２から発生される周波数データをアナログ信号である基準信号Ｖ３に変換するＤ／Ａ変換器３３とを備えている。
【００１８】
まず、ＣＰＵ３１は、別途提供されるパイロット周波数情報に基づいて、乗算器１２で抽出されるパイロット信号の周波数から水晶発振器２１から発生される基準信号Ｖ２の周波数を差し引く。この場合、ＣＰＵ３１は、予め水晶発振器２１が発生する周波数を図示しないメモリ回路等に格納している。そして、ＣＰＵ３１は、パイロット周波数情報の内容を確認することにより受信時におけるパイロット信号の周波数に変更があったか否かを監視することが可能であり、都度変更があった場合に、この変更情報をアドレス情報としてメモリ回路に与えることで、メモリ回路に記憶された基準信号Ｖ２の周波数情報を読み出すことも可能である。
【００１９】
ＤＤＳ３２は、ＣＰＵ３１から差分データが与えられると、この差分データに応じた周波数データを生成し、この周波数データをＤ／Ａ変換器３３に出力する。また、ＤＤＳ３２は、別途に与えられるクロック信号に基づいて動作しており、このクロック信号がＮ（Ｎは整数）ＭＨｚであると、１／Ｎ倍の周波数データを出力することになる。
【００２０】
Ｄ／Ａ変換器３３は、ＤＤＳ３２から出力される周波数データをアナログ信号に変換し、基準信号Ｖ３として乗算器３４の一方の入力端に出力する。乗算器３４は、その他方の入力端に分配器１４を介したパイロット信号を入力して、基準信号Ｖ３と乗算することにより、パイロット信号の周波数を水晶発振器２１から発生される基準信号Ｖ２の周波数に変換する。
【００２１】
次に、周波数変換部３０の動作を数値を用いて説明する。ここで、パイロット信号の周波数が８００ＭＨｚであり、水晶発振器２１から発生される基準信号Ｖ２の周波数が１０ＭＨｚであるとすると、ＣＰＵ３１は、パイロット周波数情報から得られる周波数８００ＭＨｚから基準信号Ｖ２の周波数１０ＭＨｚを差し引いて７９０ＭＨｚの差分データを生成する。そして、７９０ＭＨｚの差分データは、ＤＤＳ３２に与えられて７９０ＭＨｚの周波数データに変換され、以後、Ｄ／Ａ変換器３３で周波数７９０ＭＨｚの基準信号Ｖ３に変換されて乗算器３４に与えられる。すると、乗算器３４は、周波数８００ＭＨｚのパイロット信号と周波数７９０ＭＨｚの基準信号Ｖ３とを乗算して、周波数１０ＭＨｚの信号を生成する。このため、周波数変換部３０では、パイロット信号を位相比較器２０の位相比較処理に必要な一定の周波数１０ＭＨｚを生成することが可能となる。
【００２２】
したがって、上記実施の形態によれば、周波数変換部３０において、パイロット信号とは別途に提供されるパイロット周波数情報をＣＰＵ３１で取り込み、このパイロット周波数情報の内容をＣＰＵ３１で確認することで衛星側から送信されるパイロット信号の周波数が変更されたか否かの判断がなされ、この判断結果を含む所定の周波数情報に基づいて、乗算器１２で抽出されるパイロット信号の周波数を、位相比較器２０の位相比較処理で用いられる基準信号Ｖ２の周波数に変換するような差分データを生成している。そして、この差分データがＤＤＳ３２及びＤ／Ａ変換器３３を順次経由することにより、基準信号Ｖ３に変換され、以後、この基準信号Ｖ３が乗算器３４でパイロット信号に乗算されることにより、パイロット信号の周波数が位相比較処理で用いられる基準信号Ｖ２と同一周波数に変換される。要するに、ＣＰＵ３１から発生される差分データを変えることにより、乗算器３４に与える基準信号Ｖ３を変えることができる。
【００２３】
このため、パイロット信号の周波数変更に応じて複数の水晶発振器を用意する必要がなくなり、また、パイロット信号の周波数変更に合わせて複数の水晶発振器の切換もしくは交換を行なう必要がなくなるので、従来と同様の回路構成で、さらに高価格化を招くことなく、パイロット信号が異なるシステムに対応して位相ロック処理を実行することが可能となる。
【００２４】
なお、この発明に係るＰＬＬ回路は、特に、通信相手である衛星が移動することによって生じる位相差をなくすように回路内で位相ロック処理を行なうものを対象として実施するようにしている。また、上記ＰＬＬ回路は、パイロット信号が異なるシステムに対応できることから、例えば異なる複数の衛星に対し、周波数を都度切り変えて通信を行なうようにしても実施可能である。
【００２５】
なお、この発明は、上記実施の形態の範囲に必ずしも限定されるものではなく、その他この発明の要旨を逸脱しない範囲で種々変形して実施できることはもちろんのことである。
【００２６】
【発明の効果】
以上詳述したようにこの発明によれば、パイロット信号の周波数が異なるシステムに使用される場合にも、異なるパイロット信号の周波数に合わせて複数の水晶発振器を用意して切換または交換を行なう必要がなく、しかも簡単な回路構成でパイロット信号の位相ロック処理を実現し得るＰＬＬ回路を提供することができる。
【図面の簡単な説明】
【図１】 この発明に係るＰＬＬ回路の一実施の形態を示すブロック構成図。
【図２】 従来のＰＬＬ回路を示すブロック構成図。
【符号の説明】
１２…乗算器、
１３…ＶＣＸＯ、
１４…分配器、
１８…ＢＰＦ、
１９…９０°位相器、
２０…位相比較器、
２１…水晶発振器、
２２…ループフィルタ、
３０…周波数変換部、
３１…ＣＰＵ、
３２…ＤＤＳ、
３３…Ｄ／Ａ変換器、
３４…乗算器。
Claims (4)
- 衛星からの到来電波から任意のパイロット信号を抽出する信号抽出手段と、この信号抽出手段で抽出されたパイロット信号と局部発振信号とを乗算することにより、パイロット信号の周波数を受信処理用に特定された周波数に変換する周波数変換手段と、この周波数変換手段で得られる周波数と同一周波数の固定発振信号を発生する固定発振手段と、この固定発振手段から出力される固定発振信号と、前記周波数変換手段の出力を９０°位相をずらした信号とを位相比較する位相比較手段と、この位相比較手段により得られる差分信号を前記信号抽出手段から抽出されるパイロット信号の位相差を制御するための発振周波数の信号に変換し、前記信号抽出手段に与える信号抽出制御手段とを備えたＰＬＬ回路において、
前記周波数変換手段は、別途提供されるパイロット周波数情報に基づいて、前記パイロット信号の周波数を前記固定発振手段から発生される固定発振信号の周波数と同一にするような局部発振信号を生成する周波数変換制御手段と、この周波数変換制御手段から発生される局部発振信号と前記パイロット信号とを乗算することにより、前記パイロット信号の周波数を前記固定発振信号の周波数に変換する乗算手段とを具備してなることを特徴とするＰＬＬ回路。 - 前記周波数変換制御手段は、別途提供されるパイロット周波数情報に基づいて、前記パイロット信号の周波数と前記固定発振手段から発生される固定発振信号の周波数との差を演算する演算手段と、この演算手段により演算された差分データに基づいて、前記局部発振信号を発生する局部発振信号発生手段とを有してなることを特徴とする請求項１記載のＰＬＬ回路。
- さらに、前記局部発振信号発生手段は、別途提供されるクロック信号に応じた前記局部発振信号を発生することを特徴とする請求項２記載のＰＬＬ回路。
- 前記局部発振信号発生手段は、前記演算手段により演算された差分データに基づいて、任意の周波数データを発生するダイレクト・デジタル・シンセサイザと、このダイレクト・デジタル・シンセサイザから発生された周波数データをアナログ信号に変換するデジタル／アナログ変換器とを有してなることを特徴とする請求項２記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12074298A JP3802229B2 (ja) | 1998-04-30 | 1998-04-30 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12074298A JP3802229B2 (ja) | 1998-04-30 | 1998-04-30 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11313054A JPH11313054A (ja) | 1999-11-09 |
| JP3802229B2 true JP3802229B2 (ja) | 2006-07-26 |
Family
ID=14793870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12074298A Expired - Fee Related JP3802229B2 (ja) | 1998-04-30 | 1998-04-30 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3802229B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359987A (ja) * | 2001-05-31 | 2002-12-13 | Nidec Copal Corp | 超音波モータ制御回路 |
-
1998
- 1998-04-30 JP JP12074298A patent/JP3802229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11313054A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100397716B1 (ko) | 송신기및송수신기 | |
| US7920835B2 (en) | FM transmitter | |
| JPH07245633A (ja) | デジタルデータ受信装置 | |
| JP2007088657A (ja) | Ｆｍトランスミッタ | |
| JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
| US6040738A (en) | Direct conversion receiver using single reference clock signal | |
| US7912882B2 (en) | Apparatus for generating clock pulses using a direct digital synthesizer | |
| JP2021141401A (ja) | 位相補正装置、測距装置及び位相変動検出装置 | |
| JP3802229B2 (ja) | Ｐｌｌ回路 | |
| AU637262B2 (en) | Rate conversion apparatus | |
| US6670857B2 (en) | Audio clock restoring apparatus and audio clock restoring method | |
| JP5172752B2 (ja) | Ｒｆタグリーダ回路 | |
| JP3898839B2 (ja) | 送信機 | |
| US6906560B1 (en) | Phase-continuous frequency synthesizer | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| JP4347978B2 (ja) | 周波数信号および周期パルス信号発生装置 | |
| JP3191380B2 (ja) | マルチバンドラジオｉｃ | |
| JP2004040562A (ja) | 標準電波を用いた基準周波数発生方法及び装置 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP3479279B2 (ja) | 周波数発生回路 | |
| JP2007134833A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS61103324A (ja) | 無線通信装置のシンセサイザ回路 | |
| JPH09326694A (ja) | クロック信号生成回路 | |
| US5828709A (en) | Apparatus and method for improving stability of transmitting frequency by using costas loop section in communication system of half duplex transmitting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |