JPH11196431A - ２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路 - Google Patents
２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路Info
- Publication number
- JPH11196431A JPH11196431A JP9369511A JP36951197A JPH11196431A JP H11196431 A JPH11196431 A JP H11196431A JP 9369511 A JP9369511 A JP 9369511A JP 36951197 A JP36951197 A JP 36951197A JP H11196431 A JPH11196431 A JP H11196431A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- output
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/66—Circuits for processing colour signals for synchronous demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ変換用のサンプリングクロックの位相
を連続的に変化させる調整ができ、色復調利用時に色差
信号を容易かつ高精度に復調できること。 【解決手段】 クランプ回路１２、Ａ／Ｄ変換回路１
４、基準カラーバースト出力回路１８、ＰＬＬ回路２４
及び位相検出回路３４を具備し、位相検出回路３４内の
位相基準値によってスライスレベルＳＬを変化させ、基
準カラーバースト出力回路１８から出力する基準カラー
バーストＫＫの位相を変化させて、ＰＬＬ回路２４から
Ａ／Ｄ変換回路１４へ出力するサンプリングクロック
は、カラーバーストに位相同期した周波数４Ｆｓｃの信
号で、その位相を位相基準値によって連続的に変化でき
る。このため、サンプリングクロックの位相を所望値
（例えば位相基準点に対して５７°）に調整して、Ａ／
Ｄ変換回路１４の出力信号を所定順序で色差信号（例え
ば−Ｉ、−Ｑ、Ｉ、Ｑ）を出力する色信号にできる。
を連続的に変化させる調整ができ、色復調利用時に色差
信号を容易かつ高精度に復調できること。 【解決手段】 クランプ回路１２、Ａ／Ｄ変換回路１
４、基準カラーバースト出力回路１８、ＰＬＬ回路２４
及び位相検出回路３４を具備し、位相検出回路３４内の
位相基準値によってスライスレベルＳＬを変化させ、基
準カラーバースト出力回路１８から出力する基準カラー
バーストＫＫの位相を変化させて、ＰＬＬ回路２４から
Ａ／Ｄ変換回路１４へ出力するサンプリングクロック
は、カラーバーストに位相同期した周波数４Ｆｓｃの信
号で、その位相を位相基準値によって連続的に変化でき
る。このため、サンプリングクロックの位相を所望値
（例えば位相基準点に対して５７°）に調整して、Ａ／
Ｄ変換回路１４の出力信号を所定順序で色差信号（例え
ば−Ｉ、−Ｑ、Ｉ、Ｑ）を出力する色信号にできる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力した複合カラ
ー信号又は色信号をディジタル処理する際に用いられ
る、カラーバーストに位相同期（ロック）したＡ／Ｄ
（アナログ／ディジタル）変換用のサンプリングクロッ
クを作成するＰＬＬ（Phase-Locked Loop）回路、及び
このＰＬＬ回路を用いた色復調回路に関するものであ
る。
ー信号又は色信号をディジタル処理する際に用いられ
る、カラーバーストに位相同期（ロック）したＡ／Ｄ
（アナログ／ディジタル）変換用のサンプリングクロッ
クを作成するＰＬＬ（Phase-Locked Loop）回路、及び
このＰＬＬ回路を用いた色復調回路に関するものであ
る。
【０００２】
【従来の技術】従来、カラーバーストに位相同期したＡ
／Ｄ変換用のサンプリングクロックを作成するＰＬＬ回
路は、カラーバースト期間に色副搬送波を検出し、この
検出した色副搬送波に位相同期したクロックをＶＣＯ
（電圧制御発振器）の発振周波数制御によって作成し、
このクロックをＡ／Ｄ変換回路へサンプリングクロック
として出力していた。固定遅延量をもった遅延器を多段
に接続することによって、サンプリングクロックの位相
を微調整していた。また、従来の色復調は、アナログ復
調回路又はこのアナログ復調回路をディジタル化した回
路で行われていた。
／Ｄ変換用のサンプリングクロックを作成するＰＬＬ回
路は、カラーバースト期間に色副搬送波を検出し、この
検出した色副搬送波に位相同期したクロックをＶＣＯ
（電圧制御発振器）の発振周波数制御によって作成し、
このクロックをＡ／Ｄ変換回路へサンプリングクロック
として出力していた。固定遅延量をもった遅延器を多段
に接続することによって、サンプリングクロックの位相
を微調整していた。また、従来の色復調は、アナログ復
調回路又はこのアナログ復調回路をディジタル化した回
路で行われていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＰＬＬ回路では、固定遅延量をもった遅延器を
多段に接続してサンプリングクロックの位相を微調整し
ていたので、サンプリングクロックの位相を飛び飛びに
しか微調整することができず、連続的に変化させること
ができないという問題点があった。例えば、色復調に用
いた場合、色差信号の復調を容易かつ高精度に行うこと
ができないという問題点があった。また、上述した従来
のアナログ復調回路では、ＰＤＰ（プラズマディスプレ
イパネル）やＬＣＤ（液晶ディスプレイ）パネルを用い
た表示装置のような、ディジタルインタフェースをもつ
表示装置に利用した場合、ディジタル回路特有のノイズ
を拾ってしまうという問題点があった。また、上述した
従来のアナログ復調回路をディジタル化した回路では、
Ａ／Ｄ変換用のサンプリングクロックの位相を連続的に
変化させることができないので、色復調や色合い調整に
不自然な感じが残るという問題点があった。
た従来のＰＬＬ回路では、固定遅延量をもった遅延器を
多段に接続してサンプリングクロックの位相を微調整し
ていたので、サンプリングクロックの位相を飛び飛びに
しか微調整することができず、連続的に変化させること
ができないという問題点があった。例えば、色復調に用
いた場合、色差信号の復調を容易かつ高精度に行うこと
ができないという問題点があった。また、上述した従来
のアナログ復調回路では、ＰＤＰ（プラズマディスプレ
イパネル）やＬＣＤ（液晶ディスプレイ）パネルを用い
た表示装置のような、ディジタルインタフェースをもつ
表示装置に利用した場合、ディジタル回路特有のノイズ
を拾ってしまうという問題点があった。また、上述した
従来のアナログ復調回路をディジタル化した回路では、
Ａ／Ｄ変換用のサンプリングクロックの位相を連続的に
変化させることができないので、色復調や色合い調整に
不自然な感じが残るという問題点があった。
【０００４】例えば、ＮＴＳＣ（National TV System C
ommittee）方式の複合カラー信号（以下単にＮＴＳＣ信
号という）Ｅは、つぎの式（１）に示されるように、周
波数Ｆｓｃの色副搬送波を２つの色差信号Ｉ、Ｑで直角
２相振幅変調し、輝度信号Ｙに周波数多重して作成され
ている。 Ｅ＝Ｙ＋Ｉ・cos(2π・Fsc・t+33°)＋Ｑ・sin(2π・Fsc・t+33°)…（１） （１）式のＦｓｃは（４５５／２）・Ｆｈで約３．５８
ＭＨｚを表し、このＦｈは水平走査周波数を表す。ＮＴ
ＳＣ信号における色の信号の位相関係は図８のようにな
っている。この図８において、Ｂ−Ｙ、Ｒ−Ｙは、Ｉ、
Ｑとは異なる２つの色差信号を表す。色差信号Ｉ、Ｑと
カラーバーストとは図９に示すような位相関係にあるの
で、位相基準点（Ｂ−Ｙ軸）からの位相差が５７°と２
３７°では色差信号Ｉの振幅が−１と１で色差信号Ｑの
振幅が０、位相差が１４７°と３２７°では色差信号Ｉ
の振幅が０で色差信号Ｑの振幅が−１と１となる（Ｉ、
Ｑの最大振幅を１、−１とする）。このため、色信号Ｃ
（＝Ｉ＋Ｑ）を色差信号Ｑ、Ｉの振幅が０となる点でサ
ンプリングすれば、Ｉ成分、Ｑ成分のみを取り出すこと
ができる。換言すると、カラーバーストの上述した５７
°に位相同期した周波数４Ｆｓｃのサンプリングクロッ
クで標本化すると、信号Ｃから色差信号Ｉ、Ｑを容易に
復調することができ、かつ補間演算等で推測するよりも
高精度に復調できる。しかしながら、上述した従来のＰ
ＬＬ回路では、サンプリングクロックの位相を連続的に
変化させることができないので、カラーバーストの所定
位相点（例えば５７°）に位相同期した周波数４Ｆｓｃ
のサンプリングクロックを作成できず、色差信号の復調
を容易かつ高精度に行うことができないという問題点が
あった。
ommittee）方式の複合カラー信号（以下単にＮＴＳＣ信
号という）Ｅは、つぎの式（１）に示されるように、周
波数Ｆｓｃの色副搬送波を２つの色差信号Ｉ、Ｑで直角
２相振幅変調し、輝度信号Ｙに周波数多重して作成され
ている。 Ｅ＝Ｙ＋Ｉ・cos(2π・Fsc・t+33°)＋Ｑ・sin(2π・Fsc・t+33°)…（１） （１）式のＦｓｃは（４５５／２）・Ｆｈで約３．５８
ＭＨｚを表し、このＦｈは水平走査周波数を表す。ＮＴ
ＳＣ信号における色の信号の位相関係は図８のようにな
っている。この図８において、Ｂ−Ｙ、Ｒ−Ｙは、Ｉ、
Ｑとは異なる２つの色差信号を表す。色差信号Ｉ、Ｑと
カラーバーストとは図９に示すような位相関係にあるの
で、位相基準点（Ｂ−Ｙ軸）からの位相差が５７°と２
３７°では色差信号Ｉの振幅が−１と１で色差信号Ｑの
振幅が０、位相差が１４７°と３２７°では色差信号Ｉ
の振幅が０で色差信号Ｑの振幅が−１と１となる（Ｉ、
Ｑの最大振幅を１、−１とする）。このため、色信号Ｃ
（＝Ｉ＋Ｑ）を色差信号Ｑ、Ｉの振幅が０となる点でサ
ンプリングすれば、Ｉ成分、Ｑ成分のみを取り出すこと
ができる。換言すると、カラーバーストの上述した５７
°に位相同期した周波数４Ｆｓｃのサンプリングクロッ
クで標本化すると、信号Ｃから色差信号Ｉ、Ｑを容易に
復調することができ、かつ補間演算等で推測するよりも
高精度に復調できる。しかしながら、上述した従来のＰ
ＬＬ回路では、サンプリングクロックの位相を連続的に
変化させることができないので、カラーバーストの所定
位相点（例えば５７°）に位相同期した周波数４Ｆｓｃ
のサンプリングクロックを作成できず、色差信号の復調
を容易かつ高精度に行うことができないという問題点が
あった。
【０００５】本発明は、上述の問題点に鑑みなされたも
ので、Ａ／Ｄ変換用のサンプリングクロックの位相を連
続的に変化できるＰＬＬ回路、及びこのＰＬＬ回路を用
いて複合映像信号から色差信号を容易かつ高精度に復調
できる色復調回路を提供することを目的とする。
ので、Ａ／Ｄ変換用のサンプリングクロックの位相を連
続的に変化できるＰＬＬ回路、及びこのＰＬＬ回路を用
いて複合映像信号から色差信号を容易かつ高精度に復調
できる色復調回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の発明に係る２
重ループＰＬＬ回路は、入力した複合カラー信号又は色
信号の直流レベルを一定の固定レベルにクランプして出
力するクランプ回路と、このクランプ回路の出力信号を
サンプリングクロックで標本化してディジタル信号を出
力するＡ／Ｄ変換回路と、クランプ回路の出力信号のう
ちの周波数Ｆｓｃのカラーバーストをスライスレベルと
比較し矩形波状の基準カラーバーストを出力する基準カ
ラーバースト出力回路と、発振周波数制御によって基準
カラーバーストに位相同期した周波数Ｎ・Ｆｓｃ（Ｎは
４の整数倍の数）の信号を作成し、Ａ／Ｄ変換回路へサ
ンプリングクロックとして出力するＰＬＬ回路と、Ａ／
Ｄ変換回路の出力信号と予め設定した位相基準値とのレ
ベル差に基づきサンプリングクロックと基準カラーバー
ストの位相差を検出し、位相差に対応したスライスレベ
ルを基準カラーバースト出力回路へ出力する位相検出回
路とを具備してなることを特徴とする。ここで、色信号
とは、２つの色差信号と９０度位相がずれた２つの色副
搬送波により、搬送波抑圧振幅変調された信号をいう。
重ループＰＬＬ回路は、入力した複合カラー信号又は色
信号の直流レベルを一定の固定レベルにクランプして出
力するクランプ回路と、このクランプ回路の出力信号を
サンプリングクロックで標本化してディジタル信号を出
力するＡ／Ｄ変換回路と、クランプ回路の出力信号のう
ちの周波数Ｆｓｃのカラーバーストをスライスレベルと
比較し矩形波状の基準カラーバーストを出力する基準カ
ラーバースト出力回路と、発振周波数制御によって基準
カラーバーストに位相同期した周波数Ｎ・Ｆｓｃ（Ｎは
４の整数倍の数）の信号を作成し、Ａ／Ｄ変換回路へサ
ンプリングクロックとして出力するＰＬＬ回路と、Ａ／
Ｄ変換回路の出力信号と予め設定した位相基準値とのレ
ベル差に基づきサンプリングクロックと基準カラーバー
ストの位相差を検出し、位相差に対応したスライスレベ
ルを基準カラーバースト出力回路へ出力する位相検出回
路とを具備してなることを特徴とする。ここで、色信号
とは、２つの色差信号と９０度位相がずれた２つの色副
搬送波により、搬送波抑圧振幅変調された信号をいう。
【０００７】ＰＬＬ回路は、基準カラーバースト出力回
路から出力する基準カラーバーストに位相同期した周波
数Ｎ・Ｆｓｃの信号を作成し、サンプリングクロックと
してＡ／Ｄ変換回路へ出力している。基準カラーバース
ト出力回路から出力する基準カラーバーストの位相はス
ライスレベルで変化し、このスライスレベルは位相検出
回路内の位相基準値で変化するので、サンプリングクロ
ックはカラーバーストに位相同期した周波数Ｎ・Ｆｓｃ
の信号で、しかもその位相が位相基準値によって連続的
に変化させて所望値に調整できる。例えば、色復調を簡
単にするために、サンプリングクロックの位相を所望値
（例えば位相基準点（Ｂ−Ｙ軸）との位相差が５７°と
なる値）にするときには、矩形波状の基準カラーバース
トの立上り点の位相が対応した値（例えば位相基準点と
の位相差が５７°となる値）となるように、位相基準値
（例えば−０．２０７９）とする。位相検出回路内の位
相基準値を上述の値（例えば−０．２０７９）に設定し
たときには、位相検出回路から出力するスライスレベル
は対応した値（例えば、−０．５４４６）となる。
路から出力する基準カラーバーストに位相同期した周波
数Ｎ・Ｆｓｃの信号を作成し、サンプリングクロックと
してＡ／Ｄ変換回路へ出力している。基準カラーバース
ト出力回路から出力する基準カラーバーストの位相はス
ライスレベルで変化し、このスライスレベルは位相検出
回路内の位相基準値で変化するので、サンプリングクロ
ックはカラーバーストに位相同期した周波数Ｎ・Ｆｓｃ
の信号で、しかもその位相が位相基準値によって連続的
に変化させて所望値に調整できる。例えば、色復調を簡
単にするために、サンプリングクロックの位相を所望値
（例えば位相基準点（Ｂ−Ｙ軸）との位相差が５７°と
なる値）にするときには、矩形波状の基準カラーバース
トの立上り点の位相が対応した値（例えば位相基準点と
の位相差が５７°となる値）となるように、位相基準値
（例えば−０．２０７９）とする。位相検出回路内の位
相基準値を上述の値（例えば−０．２０７９）に設定し
たときには、位相検出回路から出力するスライスレベル
は対応した値（例えば、−０．５４４６）となる。
【０００８】請求項２の発明は、請求項１の発明におい
て、基準カラーバースト出力回路の構成を簡単にするた
めに、基準カラーバースト出力回路を、クランプ回路の
出力信号をスライスレベルと比較し矩形波信号を出力す
るレベル比較器と、このレベル比較器の出力信号のうち
のカラーバースト期間の信号を抜き取るバースト期間抜
取回路とで構成する。
て、基準カラーバースト出力回路の構成を簡単にするた
めに、基準カラーバースト出力回路を、クランプ回路の
出力信号をスライスレベルと比較し矩形波信号を出力す
るレベル比較器と、このレベル比較器の出力信号のうち
のカラーバースト期間の信号を抜き取るバースト期間抜
取回路とで構成する。
【０００９】請求項３の発明は、請求項１又は２の発明
において、サンプリングクロックの位相を所望値から意
識的にずらすことができるようにするために、位相検出
回路を、位相基準値に位相調整値を加算する加算器と、
入力信号の種類に応じて予め設定された期間の間、加算
器の加算値とＡ／Ｄ変換回路の出力信号とを比較しレベ
ル差に対応した信号を出力する比較器と、この比較器の
出力信号に基づき対応したスライスレベルを出力するス
ライスレベル出力回路とで構成する。
において、サンプリングクロックの位相を所望値から意
識的にずらすことができるようにするために、位相検出
回路を、位相基準値に位相調整値を加算する加算器と、
入力信号の種類に応じて予め設定された期間の間、加算
器の加算値とＡ／Ｄ変換回路の出力信号とを比較しレベ
ル差に対応した信号を出力する比較器と、この比較器の
出力信号に基づき対応したスライスレベルを出力するス
ライスレベル出力回路とで構成する。
【００１０】請求項４の発明は、請求項１又は２の発明
において、サンプリングクロックの位相を所望値から意
識的にずらすことができるとともに、ＮＴＳＣ方式とＰ
ＡＬ（Phase Alternate Line）方式の複合カラー信号又
は色信号に対して利用できるようにするために、位相検
出回路を、予め設定されたＮＴＳＣ用とＰＡＬ用の位相
基準値を切換信号で切り換えて出力する位相基準値切換
回路と、入力信号がＮＴＳＣ方式の信号かＰＡＬ方式の
信号かに対応して予め設定された期間の間、位相基準値
切換回路の出力する位相基準値とＡ／Ｄ変換回路の出力
信号を比較しレベル差に応じた信号を出力する比較器
と、この比較器の出力信号に基づき対応したスライスレ
ベルを出力するスライスレベル出力回路とで構成する。
において、サンプリングクロックの位相を所望値から意
識的にずらすことができるとともに、ＮＴＳＣ方式とＰ
ＡＬ（Phase Alternate Line）方式の複合カラー信号又
は色信号に対して利用できるようにするために、位相検
出回路を、予め設定されたＮＴＳＣ用とＰＡＬ用の位相
基準値を切換信号で切り換えて出力する位相基準値切換
回路と、入力信号がＮＴＳＣ方式の信号かＰＡＬ方式の
信号かに対応して予め設定された期間の間、位相基準値
切換回路の出力する位相基準値とＡ／Ｄ変換回路の出力
信号を比較しレベル差に応じた信号を出力する比較器
と、この比較器の出力信号に基づき対応したスライスレ
ベルを出力するスライスレベル出力回路とで構成する。
【００１１】請求項５の発明は、請求項３又は４の発明
において、スライスレベル出力回路の構成を簡単にする
ために、スライスレベル出力回路を、比較器の出力信号
を平滑化して出力するフィルタと、このフィルタの出力
信号に基づき対応したパルス幅変調信号をスライスレベ
ルとして出力するパルス幅変調回路とで構成する。
において、スライスレベル出力回路の構成を簡単にする
ために、スライスレベル出力回路を、比較器の出力信号
を平滑化して出力するフィルタと、このフィルタの出力
信号に基づき対応したパルス幅変調信号をスライスレベ
ルとして出力するパルス幅変調回路とで構成する。
【００１２】請求項６の発明に係る色復調回路は、入力
した複合カラー信号又は色信号の直流レベルを一定の固
定レベルにクランプして出力するクランプ回路と、この
クランプ回路の出力信号をサンプリングクロックで標本
化してディジタル信号を出力するＡ／Ｄ変換回路と、ク
ランプ回路の出力信号のうちの周波数Ｆｓｃのカラーバ
ーストをスライスレベルと比較し矩形波状の基準カラー
バーストを出力する基準カラーバースト出力回路と、発
振周波数制御によって基準カラーバーストに位相同期し
た周波数Ｎ・Ｆｓｃの信号を作成し、Ａ／Ｄ変換回路へ
サンプリングクロックとして出力するＰＬＬ回路と、Ａ
／Ｄ変換回路の出力信号と予め設定した位相基準値との
レベル差に基づきサンプリングクロックと基準カラーバ
ーストとの位相差を検出し、位相差に対応したスライス
レベルを基準カラーバースト出力回路へ出力する位相検
出回路と、Ａ／Ｄ変換回路の出力信号を色差信号に変換
して出力する信号変換回路とを具備してなることを特徴
とする。
した複合カラー信号又は色信号の直流レベルを一定の固
定レベルにクランプして出力するクランプ回路と、この
クランプ回路の出力信号をサンプリングクロックで標本
化してディジタル信号を出力するＡ／Ｄ変換回路と、ク
ランプ回路の出力信号のうちの周波数Ｆｓｃのカラーバ
ーストをスライスレベルと比較し矩形波状の基準カラー
バーストを出力する基準カラーバースト出力回路と、発
振周波数制御によって基準カラーバーストに位相同期し
た周波数Ｎ・Ｆｓｃの信号を作成し、Ａ／Ｄ変換回路へ
サンプリングクロックとして出力するＰＬＬ回路と、Ａ
／Ｄ変換回路の出力信号と予め設定した位相基準値との
レベル差に基づきサンプリングクロックと基準カラーバ
ーストとの位相差を検出し、位相差に対応したスライス
レベルを基準カラーバースト出力回路へ出力する位相検
出回路と、Ａ／Ｄ変換回路の出力信号を色差信号に変換
して出力する信号変換回路とを具備してなることを特徴
とする。
【００１３】請求項１の発明と同様にして、ＰＬＬ回路
からＡ／Ｄ変換回路へ出力するサンプリングクロック
は、カラーバーストに位相同期した周波数Ｎ・Ｆｓｃの
信号で、かつ、その位相が位相基準値によって連続的に
変化するように調整できる。このため、サンプリングク
ロックの位相が所望値（例えば、色差信号Ｉ又はＱの振
幅が０となる位相点である５７°）となるように、位相
基準値（例えば−０．２０７９）を設定することによっ
て、Ａ／Ｄ変換回路から所定順序の色差信号（例えば−
Ｉ、−Ｑ、Ｉ、Ｑ）をもった信号Ｃを出力させることが
できる。信号変換回路は、Ａ／Ｄ変換回路から出力する
信号Ｃ（例えば−Ｉ、−Ｑ、Ｉ、Ｑ）を個別の色差信号
Ｉ、Ｑに変換して出力する。
からＡ／Ｄ変換回路へ出力するサンプリングクロック
は、カラーバーストに位相同期した周波数Ｎ・Ｆｓｃの
信号で、かつ、その位相が位相基準値によって連続的に
変化するように調整できる。このため、サンプリングク
ロックの位相が所望値（例えば、色差信号Ｉ又はＱの振
幅が０となる位相点である５７°）となるように、位相
基準値（例えば−０．２０７９）を設定することによっ
て、Ａ／Ｄ変換回路から所定順序の色差信号（例えば−
Ｉ、−Ｑ、Ｉ、Ｑ）をもった信号Ｃを出力させることが
できる。信号変換回路は、Ａ／Ｄ変換回路から出力する
信号Ｃ（例えば−Ｉ、−Ｑ、Ｉ、Ｑ）を個別の色差信号
Ｉ、Ｑに変換して出力する。
【００１４】請求項７の発明は、請求項６の発明におい
て、信号変換回路の構成を簡単にするために、信号変換
回路を、Ａ／Ｄ変換回路の出力信号を−１倍して出力す
る乗算器と、Ａ／Ｄ変換回路の出力信号と前記乗算器の
出力信号とを選択的に切り換えて出力する選択回路とで
構成する。
て、信号変換回路の構成を簡単にするために、信号変換
回路を、Ａ／Ｄ変換回路の出力信号を−１倍して出力す
る乗算器と、Ａ／Ｄ変換回路の出力信号と前記乗算器の
出力信号とを選択的に切り換えて出力する選択回路とで
構成する。
【００１５】請求項８の発明は、請求項６又は７の発明
において、基準カラーバースト出力回路の構成を簡単に
するために、基準カラーバースト出力回路を、クランプ
回路の出力信号をスライスレベルと比較し矩形波信号を
出力するレベル比較器と、このレベル比較器の出力信号
のうちのカラーバースト期間の信号を抜き取るバースト
期間抜取回路とで構成する。
において、基準カラーバースト出力回路の構成を簡単に
するために、基準カラーバースト出力回路を、クランプ
回路の出力信号をスライスレベルと比較し矩形波信号を
出力するレベル比較器と、このレベル比較器の出力信号
のうちのカラーバースト期間の信号を抜き取るバースト
期間抜取回路とで構成する。
【００１６】請求項９の発明は、請求項６、７又は８の
発明において、色合い調整ができるようにするために、
位相検出回路を、位相基準値に色合い調整用の位相調整
値を加算する加算器と、入力信号の種類に応じて予め設
定された期間の間、加算器の加算値とＡ／Ｄ変換回路の
出力信号とを比較しレベル差に対応した信号を出力する
比較器と、この比較器の出力信号に基づき対応したスラ
イスレベルを出力するスライスレベル出力回路とで構成
する。
発明において、色合い調整ができるようにするために、
位相検出回路を、位相基準値に色合い調整用の位相調整
値を加算する加算器と、入力信号の種類に応じて予め設
定された期間の間、加算器の加算値とＡ／Ｄ変換回路の
出力信号とを比較しレベル差に対応した信号を出力する
比較器と、この比較器の出力信号に基づき対応したスラ
イスレベルを出力するスライスレベル出力回路とで構成
する。
【００１７】請求項１０の発明は、請求項６、７又は８
の発明において、色合い調整ができるとともに、ＮＴＳ
Ｃ方式及びＰＡＬ（Phase Alternate Line）方式の複合
カラー信号又は色信号に対して利用できるようにするた
めに、位相検出回路を、予め設定されたＮＴＳＣ用とＰ
ＡＬ用の位相基準値を切換信号で切り換えて出力する位
相基準値切換回路と、入力信号がＮＴＳＣ方式の信号か
ＰＡＬ方式の信号かに対応して予め設定された期間の
間、位相基準値切換回路の出力する位相基準値とＡ／Ｄ
変換回路の出力信号を比較しレベル差に対応した信号を
出力する比較器と、この比較器の出力信号に基づき対応
したスライスレベルを出力するスライスレベル出力回路
とで構成する。
の発明において、色合い調整ができるとともに、ＮＴＳ
Ｃ方式及びＰＡＬ（Phase Alternate Line）方式の複合
カラー信号又は色信号に対して利用できるようにするた
めに、位相検出回路を、予め設定されたＮＴＳＣ用とＰ
ＡＬ用の位相基準値を切換信号で切り換えて出力する位
相基準値切換回路と、入力信号がＮＴＳＣ方式の信号か
ＰＡＬ方式の信号かに対応して予め設定された期間の
間、位相基準値切換回路の出力する位相基準値とＡ／Ｄ
変換回路の出力信号を比較しレベル差に対応した信号を
出力する比較器と、この比較器の出力信号に基づき対応
したスライスレベルを出力するスライスレベル出力回路
とで構成する。
【００１８】請求項１１の発明は、請求項９又は１０の
発明において、スライスレベル出力回路の構成を簡単に
するために、スライスレベル出力回路を、比較器の出力
信号を平滑化して出力するフィルタと、このフィルタの
出力信号に基づき対応したパルス幅変調信号をスライス
レベルとして出力するパルス幅変調回路とで構成する。
発明において、スライスレベル出力回路の構成を簡単に
するために、スライスレベル出力回路を、比較器の出力
信号を平滑化して出力するフィルタと、このフィルタの
出力信号に基づき対応したパルス幅変調信号をスライス
レベルとして出力するパルス幅変調回路とで構成する。
【００１９】
【発明の実施の形態】以下、本発明による２重ループＰ
ＬＬ回路及びこのＰＬＬ回路を用いた色復調回路の一実
施形態例を図面を用いて説明する。図１は２重ループＰ
ＬＬ回路の一実施形態例を示すもので、この図１におい
て、１０はアナログの複合カラー信号としてのＮＴＳＣ
信号を入力する入力端子、１２はクランプ回路、１４は
Ａ／Ｄ変換回路である。前記クランプ回路１２は、入力
端子１０に入力したＮＴＳＣ信号の直流レベルを、ＮＴ
ＳＣ信号中のペデスタル期間で一定の固定レベルにクラ
ンプして出力し、前記Ａ／Ｄ変換回路１４は前記クラン
プ回路１２から出力する信号をサンプリングクロックで
標本化したディジタルの信号（例えば搬送色信号Ｃ）を
出力端子１６へ出力する。
ＬＬ回路及びこのＰＬＬ回路を用いた色復調回路の一実
施形態例を図面を用いて説明する。図１は２重ループＰ
ＬＬ回路の一実施形態例を示すもので、この図１におい
て、１０はアナログの複合カラー信号としてのＮＴＳＣ
信号を入力する入力端子、１２はクランプ回路、１４は
Ａ／Ｄ変換回路である。前記クランプ回路１２は、入力
端子１０に入力したＮＴＳＣ信号の直流レベルを、ＮＴ
ＳＣ信号中のペデスタル期間で一定の固定レベルにクラ
ンプして出力し、前記Ａ／Ｄ変換回路１４は前記クラン
プ回路１２から出力する信号をサンプリングクロックで
標本化したディジタルの信号（例えば搬送色信号Ｃ）を
出力端子１６へ出力する。
【００２０】１８は、前記クランプ回路１２の出力信号
のうちの周波数ＦｓｃのカラーバーストＫをスライスレ
ベルＳＬと比較し矩形波状の基準カラーバーストＫＫを
出力する基準カラーバースト出力回路で、この基準カラ
ーバースト出力回路１８は、前記クランプ回路１２の出
力信号をスライスレベルＳＬと比較し矩形波の信号を出
力するレベル比較器２０と、このレベル比較器２０の出
力信号のうちのカラーバースト期間の信号を抜き取り、
基準カラーバーストＫＫとして出力するバースト期間抜
取回路２２とで構成されている。
のうちの周波数ＦｓｃのカラーバーストＫをスライスレ
ベルＳＬと比較し矩形波状の基準カラーバーストＫＫを
出力する基準カラーバースト出力回路で、この基準カラ
ーバースト出力回路１８は、前記クランプ回路１２の出
力信号をスライスレベルＳＬと比較し矩形波の信号を出
力するレベル比較器２０と、このレベル比較器２０の出
力信号のうちのカラーバースト期間の信号を抜き取り、
基準カラーバーストＫＫとして出力するバースト期間抜
取回路２２とで構成されている。
【００２１】２４はＰＬＬ回路で、このＰＬＬ回路２４
は、前記基準カラーバースト出力回路１８から出力する
基準カラーバーストＫＫを基準信号として比較信号と比
較し、位相差に対応した電圧を出力する位相比較器２６
と、この位相比較器２６の出力信号の低周波成分を制御
信号として出力するＬＰＦ（ローパスフィルタ）２８
と、このＬＰＦ２８の制御信号によって発振周波数が変
化するＶＣＯ（電圧制御発振器）３０と、このＶＣＯ３
０の出力信号の周波数を１／４に分周（Ｎ＝４の場合）
し比較信号として前記位相比較器２６へ出力する分周器
３２とからなり、前記ＬＰＦ２８から前記ＶＣＯ３０へ
出力する制御信号は、前記位相比較器２６に入力する基
準カラーバーストＫＫと比較信号の位相差が小さくなる
方向に前記ＶＣＯ３０の発振周波数を制御し、比較信号
を基準カラーバーストＫＫに位相同期させる。この位相
同期時において前記ＶＣＯ３０から前記Ａ／Ｄ変換回路
１４へ出力するサンプリングクロックの周波数は４Ｆｓ
ｃとなる。
は、前記基準カラーバースト出力回路１８から出力する
基準カラーバーストＫＫを基準信号として比較信号と比
較し、位相差に対応した電圧を出力する位相比較器２６
と、この位相比較器２６の出力信号の低周波成分を制御
信号として出力するＬＰＦ（ローパスフィルタ）２８
と、このＬＰＦ２８の制御信号によって発振周波数が変
化するＶＣＯ（電圧制御発振器）３０と、このＶＣＯ３
０の出力信号の周波数を１／４に分周（Ｎ＝４の場合）
し比較信号として前記位相比較器２６へ出力する分周器
３２とからなり、前記ＬＰＦ２８から前記ＶＣＯ３０へ
出力する制御信号は、前記位相比較器２６に入力する基
準カラーバーストＫＫと比較信号の位相差が小さくなる
方向に前記ＶＣＯ３０の発振周波数を制御し、比較信号
を基準カラーバーストＫＫに位相同期させる。この位相
同期時において前記ＶＣＯ３０から前記Ａ／Ｄ変換回路
１４へ出力するサンプリングクロックの周波数は４Ｆｓ
ｃとなる。
【００２２】３４は位相検出回路で、この位相検出回路
３４は、前記Ａ／Ｄ変換回路１４の出力信号と予め設定
した位相基準値とのレベル差に基づきサンプリングクロ
ックと基準カラーバーストの位相差を検出し、位相差に
対応したスライスレベルを前記基準カラーバースト出力
回路１８へ出力する。３６は制御信号出力回路で、この
制御信号出力回路３６は、前記Ａ／Ｄ変換回路１４の出
力信号からバースト期間を検出し、前記バースト期間抜
取回路２２へ抜取制御信号としてのバースト期間信号を
出力する。
３４は、前記Ａ／Ｄ変換回路１４の出力信号と予め設定
した位相基準値とのレベル差に基づきサンプリングクロ
ックと基準カラーバーストの位相差を検出し、位相差に
対応したスライスレベルを前記基準カラーバースト出力
回路１８へ出力する。３６は制御信号出力回路で、この
制御信号出力回路３６は、前記Ａ／Ｄ変換回路１４の出
力信号からバースト期間を検出し、前記バースト期間抜
取回路２２へ抜取制御信号としてのバースト期間信号を
出力する。
【００２３】前記位相検出回路３４は、図２に示すよう
に、ＮＴＳＣ用の位相基準値（例えば−０．２０７９）
に位相調整値（例えば色合い調整用）を加算する加算器
３８と、ＮＴＳＣ用の位相比較期間に対応した比較期間
信号を発生する比較期間発生回路４０と、この比較期間
発生回路４０の比較期間信号によって制御された比較期
間の間、前記Ａ／Ｄ変換回路１４の出力信号と前記加算
器３８から出力する位相基準値とを比較し、そのレベル
差に対応した信号を出力する比較器４２と、この比較器
４２から出力する信号の低周波成分を出力するフィルタ
４４と、このフィルタ４４の出力信号に対応したＰＷＭ
（パルス幅変調）信号をスライスレベルとして前記レベ
ル比較器２０へ出力するＰＷＭ回路４６とからなってい
る。前記フィルタ４４とＰＷＭ回路４６はスライスレベ
ル出力回路４８を構成している。
に、ＮＴＳＣ用の位相基準値（例えば−０．２０７９）
に位相調整値（例えば色合い調整用）を加算する加算器
３８と、ＮＴＳＣ用の位相比較期間に対応した比較期間
信号を発生する比較期間発生回路４０と、この比較期間
発生回路４０の比較期間信号によって制御された比較期
間の間、前記Ａ／Ｄ変換回路１４の出力信号と前記加算
器３８から出力する位相基準値とを比較し、そのレベル
差に対応した信号を出力する比較器４２と、この比較器
４２から出力する信号の低周波成分を出力するフィルタ
４４と、このフィルタ４４の出力信号に対応したＰＷＭ
（パルス幅変調）信号をスライスレベルとして前記レベ
ル比較器２０へ出力するＰＷＭ回路４６とからなってい
る。前記フィルタ４４とＰＷＭ回路４６はスライスレベ
ル出力回路４８を構成している。
【００２４】つぎに、図１及び図２の作用を図３を併用
して説明する。 （イ）入力端子１０に入力したＮＴＳＣ信号は、クラン
プ回路１２によってその信号中のペデスタル期間で直流
レベルが一定の固定レベルにクランプされ、レベル比較
器２０に入力してスライスレベルＳＬと比較され、この
レベル比較器２０から矩形波状の信号が出力する。バー
スト期間抜取回路２２は、制御信号出力回路３６のバー
スト期間信号によって、レベル比較器２０から出力する
矩形波状の信号のうちのカラーバースト期間の信号を抜
き取るので、後述するサンプリングクロックの位相が所
望値のときには、図３に示すような矩形波状の基準カラ
ーバーストＫＫを基準信号としてＰＬＬ回路２４へ出力
する。図３において、横軸は位相基準点（Ｂ−Ｙ軸）と
の位相差を示し、縦軸は振幅を示し、Ｋは周波数Ｆｓｃ
のカラーバーストを示す。ＰＬＬ回路２４は、基準カラ
ーバースト出力回路１８から出力する基準カラーバース
トＫＫに位相同期した周波数４Ｆｓｃ（Ｎ＝４の場合）
の信号を作成し、サンプリングクロックとしてＡ／Ｄ変
換回路１４へ出力している。
して説明する。 （イ）入力端子１０に入力したＮＴＳＣ信号は、クラン
プ回路１２によってその信号中のペデスタル期間で直流
レベルが一定の固定レベルにクランプされ、レベル比較
器２０に入力してスライスレベルＳＬと比較され、この
レベル比較器２０から矩形波状の信号が出力する。バー
スト期間抜取回路２２は、制御信号出力回路３６のバー
スト期間信号によって、レベル比較器２０から出力する
矩形波状の信号のうちのカラーバースト期間の信号を抜
き取るので、後述するサンプリングクロックの位相が所
望値のときには、図３に示すような矩形波状の基準カラ
ーバーストＫＫを基準信号としてＰＬＬ回路２４へ出力
する。図３において、横軸は位相基準点（Ｂ−Ｙ軸）と
の位相差を示し、縦軸は振幅を示し、Ｋは周波数Ｆｓｃ
のカラーバーストを示す。ＰＬＬ回路２４は、基準カラ
ーバースト出力回路１８から出力する基準カラーバース
トＫＫに位相同期した周波数４Ｆｓｃ（Ｎ＝４の場合）
の信号を作成し、サンプリングクロックとしてＡ／Ｄ変
換回路１４へ出力している。
【００２５】（ロ）基準カラーバースト出力回路１８か
ら出力する基準カラーバーストＫＫの位相はスライスレ
ベルＳＬで変化し、このスライスレベルＳＬは位相検出
回路３４内の位相基準値で変化するので、サンプリング
クロックはカラーバーストＫに位相同期した周波数Ｎ・
Ｆｓｃの信号で、しかもその位相を位相基準値によって
連続的に変化させて所望値に調整できる。ＰＬＬ回路２
４からＡ／Ｄ変換回路１４へ出力するサンプリングクロ
ックの位相を所望値（例えば位相基準点（Ｂ−Ｙ軸）と
の位相差が５７°となる値）に調整する場合には、矩形
波状の基準カラーバーストＫＫの立上り点の位相が対応
した値（例えば位相基準点との位相差が５７°となる
値）となるように、位相基準値を対応した値（例えば−
０．２０７９）に設定すると共に、位相調整値を０とす
る。この位相検出回路３４内の位相基準値を上述の値
（例えば−０．２０７９）に設定したときには、位相検
出回路３４から出力するスライスレベルＳＬは対応した
値（例えば、−０．５４４６）となる。
ら出力する基準カラーバーストＫＫの位相はスライスレ
ベルＳＬで変化し、このスライスレベルＳＬは位相検出
回路３４内の位相基準値で変化するので、サンプリング
クロックはカラーバーストＫに位相同期した周波数Ｎ・
Ｆｓｃの信号で、しかもその位相を位相基準値によって
連続的に変化させて所望値に調整できる。ＰＬＬ回路２
４からＡ／Ｄ変換回路１４へ出力するサンプリングクロ
ックの位相を所望値（例えば位相基準点（Ｂ−Ｙ軸）と
の位相差が５７°となる値）に調整する場合には、矩形
波状の基準カラーバーストＫＫの立上り点の位相が対応
した値（例えば位相基準点との位相差が５７°となる
値）となるように、位相基準値を対応した値（例えば−
０．２０７９）に設定すると共に、位相調整値を０とす
る。この位相検出回路３４内の位相基準値を上述の値
（例えば−０．２０７９）に設定したときには、位相検
出回路３４から出力するスライスレベルＳＬは対応した
値（例えば、−０．５４４６）となる。
【００２６】（ハ）ＰＬＬ回路２４からＡ／Ｄ変換回路
１４へ出力するサンプリングクロックの位相を所望値か
ら一定値ずらせる調整（例えば色合い調整）をする場合
には、位相検出回路３４内の位相調整値を対応した値に
設定し、加算器３８で位相基準値に位相調整値を加算し
た値（新たな位相基準値）が比較値として比較器４２に
入力する。この場合において、サンプリングクロックの
位相が所定値（所望値に一定値を加算した値）に調整さ
れているときには、Ａ／Ｄ変換回路１４の出力信号と位
相基準値とのレベル差も対応した値となり、位相検出回
路３４から基準カラーバースト出力回路１８へフィード
バックするスライスレベルＳＬも、所望値（例えば−
０．５４４６）から対応した値へ変化する。
１４へ出力するサンプリングクロックの位相を所望値か
ら一定値ずらせる調整（例えば色合い調整）をする場合
には、位相検出回路３４内の位相調整値を対応した値に
設定し、加算器３８で位相基準値に位相調整値を加算し
た値（新たな位相基準値）が比較値として比較器４２に
入力する。この場合において、サンプリングクロックの
位相が所定値（所望値に一定値を加算した値）に調整さ
れているときには、Ａ／Ｄ変換回路１４の出力信号と位
相基準値とのレベル差も対応した値となり、位相検出回
路３４から基準カラーバースト出力回路１８へフィード
バックするスライスレベルＳＬも、所望値（例えば−
０．５４４６）から対応した値へ変化する。
【００２７】図１及び図２の実施形態例では、入力信号
がＮＴＳＣ信号（複合カラー信号の一例）の場合につい
て説明したが、本発明はこれに限るものでなく、ＰＡＬ
信号の場合、切換可能なＮＴＳＣ信号とＰＡＬ信号の場
合、又はＮＴＳＣ用若しくはＰＡＬ用の色信号の場合に
ついても利用することができる。例えば、図４に示すよ
うに、位相検出回路３４内の加算器３８の前段に位相基
準値切換回路５０を付加し、入力信号がＮＴＳＣ信号で
あるかＰＡＬ信号であるかに応じて、ＮＴＳＣ用の位相
基準値（例えば−０．２０７９）とＰＡＬ用の位相基準
値（例えば０．００００）を切り換えて加算器３８に出
力するようにしてもよい。
がＮＴＳＣ信号（複合カラー信号の一例）の場合につい
て説明したが、本発明はこれに限るものでなく、ＰＡＬ
信号の場合、切換可能なＮＴＳＣ信号とＰＡＬ信号の場
合、又はＮＴＳＣ用若しくはＰＡＬ用の色信号の場合に
ついても利用することができる。例えば、図４に示すよ
うに、位相検出回路３４内の加算器３８の前段に位相基
準値切換回路５０を付加し、入力信号がＮＴＳＣ信号で
あるかＰＡＬ信号であるかに応じて、ＮＴＳＣ用の位相
基準値（例えば−０．２０７９）とＰＡＬ用の位相基準
値（例えば０．００００）を切り換えて加算器３８に出
力するようにしてもよい。
【００２８】図５は本発明の色復調回路の一実施形態例
を示すもので、図１と同一部分は同一符号とし説明を省
略する。図５において、５２はＡ／Ｄ変換回路１４の出
力信号（例えば信号Ｃ）を色差信号Ｉ、Ｑに変換する信
号変換回路で、この信号変換回路５２は、図６に示すよ
うに、Ａ／Ｄ変換回路１４の出力信号を−１倍して出力
する乗算器５４と、前記Ａ／Ｄ変換回路１４の出力信号
と前記乗算器５４の出力信号とを、第１、第２選択信号
で選択的に切り換えて個別の色差信号Ｉ、Ｑとして出力
する選択回路５６とで構成されている。
を示すもので、図１と同一部分は同一符号とし説明を省
略する。図５において、５２はＡ／Ｄ変換回路１４の出
力信号（例えば信号Ｃ）を色差信号Ｉ、Ｑに変換する信
号変換回路で、この信号変換回路５２は、図６に示すよ
うに、Ａ／Ｄ変換回路１４の出力信号を−１倍して出力
する乗算器５４と、前記Ａ／Ｄ変換回路１４の出力信号
と前記乗算器５４の出力信号とを、第１、第２選択信号
で選択的に切り換えて個別の色差信号Ｉ、Ｑとして出力
する選択回路５６とで構成されている。
【００２９】つぎに、図５及び図６の作用を図７を併用
して説明する。位相検出回路３４内の位相基準値をＮＴ
ＳＣ用の値（例えば−０．２０７９）に設定すると共に
位相調整値を０とすることによって、ＰＬＬ回路２４か
らＡ／Ｄ変換回路１４へ出力するサンプリングクロック
の位相が所望値（例えば位相基準点（Ｂ−Ｙ軸）との位
相差が５７°となる値）に調整されているときには、図
１及び図２の場合と同様に、Ａ／Ｄ変換回路１４の出力
信号と位相基準値とのレベル差も設定値となり、位相検
出回路３４から基準カラーバースト出力回路１８へフィ
ードバックするスライスレベルＳＬが対応した値（例え
ば−０．５４４６）となり、基準カラーバーストＫＫの
立上り点の位相が対応した値（例えば位相基準点から５
７°）となる。このため、Ａ／Ｄ変換回路１４の出力信
号は、周波数４Ｆｓｃのタイミングで色差信号が−Ｉ、
−Ｑ、Ｉ、Ｑの順序で切り換わる色信号となる。選択回
路５６は、前段の切換部を図７（ａ）に示す第１選択信
号（周波数Ｆｓｃ）で切り換え、後段の切換部を同図
（ｂ）に示す第２選択信号（周波数２Ｆｓｃ）で切り換
え、色差信号Ｉ、Ｑを個別に出力する。
して説明する。位相検出回路３４内の位相基準値をＮＴ
ＳＣ用の値（例えば−０．２０７９）に設定すると共に
位相調整値を０とすることによって、ＰＬＬ回路２４か
らＡ／Ｄ変換回路１４へ出力するサンプリングクロック
の位相が所望値（例えば位相基準点（Ｂ−Ｙ軸）との位
相差が５７°となる値）に調整されているときには、図
１及び図２の場合と同様に、Ａ／Ｄ変換回路１４の出力
信号と位相基準値とのレベル差も設定値となり、位相検
出回路３４から基準カラーバースト出力回路１８へフィ
ードバックするスライスレベルＳＬが対応した値（例え
ば−０．５４４６）となり、基準カラーバーストＫＫの
立上り点の位相が対応した値（例えば位相基準点から５
７°）となる。このため、Ａ／Ｄ変換回路１４の出力信
号は、周波数４Ｆｓｃのタイミングで色差信号が−Ｉ、
−Ｑ、Ｉ、Ｑの順序で切り換わる色信号となる。選択回
路５６は、前段の切換部を図７（ａ）に示す第１選択信
号（周波数Ｆｓｃ）で切り換え、後段の切換部を同図
（ｂ）に示す第２選択信号（周波数２Ｆｓｃ）で切り換
え、色差信号Ｉ、Ｑを個別に出力する。
【００３０】また、図１及び図２の場合と同様に、サン
プリングクロックの位相基準点との位相差は、位相検出
回路３４内の位相基準値及び／又は位相調整値を変化さ
せることによって連続的に変えることができるので、レ
ベル比較器２０やＡ／Ｄ変換回路１４での信号遅延によ
る位相ずれを位相基準値及び／又は位相調整値の調整で
行うことができる。
プリングクロックの位相基準点との位相差は、位相検出
回路３４内の位相基準値及び／又は位相調整値を変化さ
せることによって連続的に変えることができるので、レ
ベル比較器２０やＡ／Ｄ変換回路１４での信号遅延によ
る位相ずれを位相基準値及び／又は位相調整値の調整で
行うことができる。
【００３１】また、ＰＬＬ回路２４からＡ／Ｄ変換回路
１４へ出力するサンプリングクロックの位相を所望値か
ら一定値ずらせて色合いを調整をする場合には、位相検
出回路３４内の位相調整値を対応した値に設定し、加算
器３８で位相基準値に位相調整値を加算した値（新たな
位相基準値）が比較値として比較器４２に入力する。こ
の場合において、サンプリングクロックの位相が所定値
（所望値に一定値を加算した値）に調整されているとき
には、Ａ／Ｄ変換回路１４の出力信号と位相基準値との
レベル差も対応した値に変化し、位相検出回路３４から
基準カラーバースト出力回路１８へフィードバックする
スライスレベルＳＬも対応した値に変化している。この
ため、ＰＬＬ回路２４からＡ／Ｄ変換回路１４へ出力す
るサンプリングクロックは、カラーバーストＫに位相同
期した周波数４Ｆｓｃの信号で、かつスライスレベルＳ
Ｌ（位相基準値と位相調整値の加算値に対応した値）で
位相調整された基準カラーバーストＫＫに位相同期した
信号となり、信号変換回路５２から出力する色差信号
Ｉ、Ｑが位相調整値に対応した値だけ変化し色合い調整
ができる。
１４へ出力するサンプリングクロックの位相を所望値か
ら一定値ずらせて色合いを調整をする場合には、位相検
出回路３４内の位相調整値を対応した値に設定し、加算
器３８で位相基準値に位相調整値を加算した値（新たな
位相基準値）が比較値として比較器４２に入力する。こ
の場合において、サンプリングクロックの位相が所定値
（所望値に一定値を加算した値）に調整されているとき
には、Ａ／Ｄ変換回路１４の出力信号と位相基準値との
レベル差も対応した値に変化し、位相検出回路３４から
基準カラーバースト出力回路１８へフィードバックする
スライスレベルＳＬも対応した値に変化している。この
ため、ＰＬＬ回路２４からＡ／Ｄ変換回路１４へ出力す
るサンプリングクロックは、カラーバーストＫに位相同
期した周波数４Ｆｓｃの信号で、かつスライスレベルＳ
Ｌ（位相基準値と位相調整値の加算値に対応した値）で
位相調整された基準カラーバーストＫＫに位相同期した
信号となり、信号変換回路５２から出力する色差信号
Ｉ、Ｑが位相調整値に対応した値だけ変化し色合い調整
ができる。
【００３２】図５の実施形態例では、位相検出回路が図
２に示すようなＮＴＳＣ用の位相基準値と色合い調整用
の位相調整値とを加算可能な構成の場合について説明し
たが、本発明はこれに限るものでなく、位相検出回路が
位相調整値の加算を省略してＮＴＳＣ用の位相基準値の
みを有する構成の場合、又は位相検出回路が図４に示す
ようなＮＴＳＣ用とＰＡＬ用の位相基準値を切り換えで
きる構成の場合についても利用することができる。
２に示すようなＮＴＳＣ用の位相基準値と色合い調整用
の位相調整値とを加算可能な構成の場合について説明し
たが、本発明はこれに限るものでなく、位相検出回路が
位相調整値の加算を省略してＮＴＳＣ用の位相基準値の
みを有する構成の場合、又は位相検出回路が図４に示す
ようなＮＴＳＣ用とＰＡＬ用の位相基準値を切り換えで
きる構成の場合についても利用することができる。
【００３３】
【発明の効果】請求項１の発明に係る２重ループＰＬＬ
回路は、クランプ回路、Ａ／Ｄ変換回路、基準カラーバ
ースト出力回路、ＰＬＬ回路及び位相検出回路を具備
し、位相検出回路の位相基準値（位相調整値を加算する
場合を含む）の変化でスライスレベルを変化させ、この
スライスレベルの変化で基準カラーバースト出力回路か
ら出力する基準カラーバーストの位相を変化させるよう
に構成したので、ＰＬＬ回路からＡ／Ｄ変換回路へ出力
するサンプリングクロックは、カラーバーストに位相同
期した周波数Ｎ・Ｆｓｃの信号で、しかもその位相が位
相基準値によって連続的に変化するように調整できる。
例えば、基準カラーバーストの立上り点の位相を、位相
基準点との位相差が５７°となるように調整することに
よって、色復調に適したＡ／Ｄ変換用のサンプリングク
ロックを出力することができる。
回路は、クランプ回路、Ａ／Ｄ変換回路、基準カラーバ
ースト出力回路、ＰＬＬ回路及び位相検出回路を具備
し、位相検出回路の位相基準値（位相調整値を加算する
場合を含む）の変化でスライスレベルを変化させ、この
スライスレベルの変化で基準カラーバースト出力回路か
ら出力する基準カラーバーストの位相を変化させるよう
に構成したので、ＰＬＬ回路からＡ／Ｄ変換回路へ出力
するサンプリングクロックは、カラーバーストに位相同
期した周波数Ｎ・Ｆｓｃの信号で、しかもその位相が位
相基準値によって連続的に変化するように調整できる。
例えば、基準カラーバーストの立上り点の位相を、位相
基準点との位相差が５７°となるように調整することに
よって、色復調に適したＡ／Ｄ変換用のサンプリングク
ロックを出力することができる。
【００３４】請求項２の発明は、請求項１の発明におい
て、基準カラーバースト出力回路を、クランプ回路の出
力信号をスライスレベルと比較し矩形波信号を出力する
レベル比較器と、このレベル比較器の出力信号のうちの
カラーバースト期間の信号を抜き取るバースト期間抜取
回路とで構成したので、基準カラーバースト出力回路の
構成を簡単にすることができる。
て、基準カラーバースト出力回路を、クランプ回路の出
力信号をスライスレベルと比較し矩形波信号を出力する
レベル比較器と、このレベル比較器の出力信号のうちの
カラーバースト期間の信号を抜き取るバースト期間抜取
回路とで構成したので、基準カラーバースト出力回路の
構成を簡単にすることができる。
【００３５】請求項３の発明は、請求項１又は２の発明
において、位相検出回路を、位相基準値に位相調整値を
加算する加算器と、入力した複合カラー信号又は色信号
の種類に応じて予め設定された期間の間、加算器の加算
値とＡ／Ｄ変換回路の出力信号とを比較しレベル差に対
応した信号を出力する比較器と、この比較器の出力信号
に基づき対応したスライスレベルを出力するスライスレ
ベル出力回路とで構成したので、サンプリングクロック
の位相を所望値から意識的にずらすことができる。
において、位相検出回路を、位相基準値に位相調整値を
加算する加算器と、入力した複合カラー信号又は色信号
の種類に応じて予め設定された期間の間、加算器の加算
値とＡ／Ｄ変換回路の出力信号とを比較しレベル差に対
応した信号を出力する比較器と、この比較器の出力信号
に基づき対応したスライスレベルを出力するスライスレ
ベル出力回路とで構成したので、サンプリングクロック
の位相を所望値から意識的にずらすことができる。
【００３６】請求項４の発明は、請求項１又は２の発明
において、位相検出回路を、予め設定されたＮＴＳＣ用
とＰＡＬ用の位相基準値を切換信号で切り換えて出力す
る位相基準値切換回路と、入力した複合カラー信号又は
色信号がＮＴＳＣ方式の信号かＰＡＬ方式の信号か対応
して予め設定された期間の間、位相基準値切換回路の出
力する位相基準値とＡ／Ｄ変換回路の出力信号を比較し
レベル差に対応した信号を出力する比較器と、この比較
器の出力信号に基づき対応したスライスレベルを出力す
るスライスレベル出力回路とで構成したので、サンプリ
ングクロックの位相を所望値から意識的にずらすことが
できるとともに、ＮＴＳＣ方式とＰＡＬ方式の信号に対
しても利用できる。
において、位相検出回路を、予め設定されたＮＴＳＣ用
とＰＡＬ用の位相基準値を切換信号で切り換えて出力す
る位相基準値切換回路と、入力した複合カラー信号又は
色信号がＮＴＳＣ方式の信号かＰＡＬ方式の信号か対応
して予め設定された期間の間、位相基準値切換回路の出
力する位相基準値とＡ／Ｄ変換回路の出力信号を比較し
レベル差に対応した信号を出力する比較器と、この比較
器の出力信号に基づき対応したスライスレベルを出力す
るスライスレベル出力回路とで構成したので、サンプリ
ングクロックの位相を所望値から意識的にずらすことが
できるとともに、ＮＴＳＣ方式とＰＡＬ方式の信号に対
しても利用できる。
【００３７】請求項５の発明は、請求項３又は４の発明
において、スライスレベル出力回路を、比較器の出力信
号を平滑化して出力するフィルタと、このフィルタの出
力信号に基づき対応したパルス幅変調信号をスライスレ
ベルとして出力するパルス幅変調回路とで構成したの
で、スライスレベル出力回路の構成を簡単にすることが
できる。
において、スライスレベル出力回路を、比較器の出力信
号を平滑化して出力するフィルタと、このフィルタの出
力信号に基づき対応したパルス幅変調信号をスライスレ
ベルとして出力するパルス幅変調回路とで構成したの
で、スライスレベル出力回路の構成を簡単にすることが
できる。
【００３８】請求項６の発明に係る色復調回路は、クラ
ンプ回路、Ａ／Ｄ変換回路、基準カラーバースト出力回
路、ＰＬＬ回路、位相検出回路及び信号変換回路を具備
し、ＰＬＬ回路からＡ／Ｄ変換回路へ出力するサンプリ
ングクロックを、カラーバーストに位相同期した周波数
Ｎ・Ｆｓｃの信号で、しかもその位相が位相基準値によ
って連続的に変化すると共に、信号変換回路でＡ／Ｄ変
換回路の出力信号を色差信号（例えばＩ、Ｑ）に変換す
るように構成したので、Ａ／Ｄ変換回路の出力信号を色
差信号が所定順序（例えば−Ｉ、−Ｑ、Ｉ、Ｑの順序）
で現われる信号にすることができ、簡単な構成の信号変
換回路で精度よく色差信号を得ることができる。また、
ディジタル復調なのでディジタル回路特有のノイズを拾
うことがない。さらに、サンプリングクロックの位相を
連続的に変化させた調整を行うことができるので、色復
調や色合い調整に不自然な感じが残らない。
ンプ回路、Ａ／Ｄ変換回路、基準カラーバースト出力回
路、ＰＬＬ回路、位相検出回路及び信号変換回路を具備
し、ＰＬＬ回路からＡ／Ｄ変換回路へ出力するサンプリ
ングクロックを、カラーバーストに位相同期した周波数
Ｎ・Ｆｓｃの信号で、しかもその位相が位相基準値によ
って連続的に変化すると共に、信号変換回路でＡ／Ｄ変
換回路の出力信号を色差信号（例えばＩ、Ｑ）に変換す
るように構成したので、Ａ／Ｄ変換回路の出力信号を色
差信号が所定順序（例えば−Ｉ、−Ｑ、Ｉ、Ｑの順序）
で現われる信号にすることができ、簡単な構成の信号変
換回路で精度よく色差信号を得ることができる。また、
ディジタル復調なのでディジタル回路特有のノイズを拾
うことがない。さらに、サンプリングクロックの位相を
連続的に変化させた調整を行うことができるので、色復
調や色合い調整に不自然な感じが残らない。
【００３９】請求項７の発明は、請求項６の発明におい
て、信号変換回路を、Ａ／Ｄ変換回路の出力信号を−１
倍して出力する乗算器と、Ａ／Ｄ変換回路の出力信号と
乗算器の出力信号とを選択的に切り換えて出力する選択
回路とで構成したので、信号変換回路の構成をさらに簡
単にすることができる。
て、信号変換回路を、Ａ／Ｄ変換回路の出力信号を−１
倍して出力する乗算器と、Ａ／Ｄ変換回路の出力信号と
乗算器の出力信号とを選択的に切り換えて出力する選択
回路とで構成したので、信号変換回路の構成をさらに簡
単にすることができる。
【００４０】請求項８の発明は、請求項６又は７の発明
において、基準カラーバースト出力回路を、クランプ回
路の出力信号をスライスレベルと比較し矩形波信号を出
力するレベル比較器と、このレベル比較器の出力信号の
うちのカラーバースト期間の信号を抜き取るバースト期
間抜取回路とで構成したので、基準カラーバースト出力
回路の構成を簡単にすることができる。
において、基準カラーバースト出力回路を、クランプ回
路の出力信号をスライスレベルと比較し矩形波信号を出
力するレベル比較器と、このレベル比較器の出力信号の
うちのカラーバースト期間の信号を抜き取るバースト期
間抜取回路とで構成したので、基準カラーバースト出力
回路の構成を簡単にすることができる。
【００４１】請求項９の発明は、請求項６、７又は８の
発明において、位相検出回路を、位相基準値に色合い調
整用の位相調整値を加算する加算器と、入力信号の種類
に応じて予め設定された期間の間、加算器の加算値とＡ
／Ｄ変換回路の出力信号とを比較しレベル差に対応した
信号を出力する比較器と、この比較器の出力信号に基づ
き対応したスライスレベルを出力するスライスレベル出
力回路とで構成したので、色合い調整を行うことができ
る。
発明において、位相検出回路を、位相基準値に色合い調
整用の位相調整値を加算する加算器と、入力信号の種類
に応じて予め設定された期間の間、加算器の加算値とＡ
／Ｄ変換回路の出力信号とを比較しレベル差に対応した
信号を出力する比較器と、この比較器の出力信号に基づ
き対応したスライスレベルを出力するスライスレベル出
力回路とで構成したので、色合い調整を行うことができ
る。
【００４２】請求項１０の発明は、請求項６、７又は８
の発明において、位相検出回路を、予め設定されたＮＴ
ＳＣ用とＰＡＬ用の位相基準値を切換信号で切り換えて
出力する位相基準値切換回路と、入力した複合カラー信
号又は色信号がＮＴＳＣ方式の信号かＰＡＬ方式の信号
かに対応して予め設定された期間の間、位相基準値切換
回路の出力する位相基準値とＡ／Ｄ変換回路の出力信号
を比較しレベル差に応じた信号を出力する比較器と、こ
の比較器の出力信号に基づき対応したスライスレベルを
出力するスライスレベル出力回路とで構成した場合に
は、色合い調整ができるとともに、ＮＴＳＣ方式及びＰ
ＡＬ方式の信号に対して利用できる。
の発明において、位相検出回路を、予め設定されたＮＴ
ＳＣ用とＰＡＬ用の位相基準値を切換信号で切り換えて
出力する位相基準値切換回路と、入力した複合カラー信
号又は色信号がＮＴＳＣ方式の信号かＰＡＬ方式の信号
かに対応して予め設定された期間の間、位相基準値切換
回路の出力する位相基準値とＡ／Ｄ変換回路の出力信号
を比較しレベル差に応じた信号を出力する比較器と、こ
の比較器の出力信号に基づき対応したスライスレベルを
出力するスライスレベル出力回路とで構成した場合に
は、色合い調整ができるとともに、ＮＴＳＣ方式及びＰ
ＡＬ方式の信号に対して利用できる。
【００４３】請求項１１の発明は、請求項９又は１０の
発明において、スライスレベル出力回路を、比較器の出
力信号を平滑化して出力するＬＰＦと、このＬＰＦの出
力信号に基づき対応したパルス幅変調信号をスライスレ
ベルとして出力するパルス幅変調回路とで構成したの
で、スライスレベル出力回路の構成を簡単にすることが
できる。
発明において、スライスレベル出力回路を、比較器の出
力信号を平滑化して出力するＬＰＦと、このＬＰＦの出
力信号に基づき対応したパルス幅変調信号をスライスレ
ベルとして出力するパルス幅変調回路とで構成したの
で、スライスレベル出力回路の構成を簡単にすることが
できる。
【図１】本発明による２重ループＰＬＬ回路の一実施形
態例を示すブロック図である。
態例を示すブロック図である。
【図２】図１中の位相検出回路を示すブロック図であ
る。
る。
【図３】図１の基準カラーバースト出力回路から出力す
る基準カラーバーストＫＫの波形図である。
る基準カラーバーストＫＫの波形図である。
【図４】図１中の位相検出回路の他の例を示すブロック
図である。
図である。
【図５】本発明による色復調回路の一実施形態例を示す
ブロック図である。
ブロック図である。
【図６】図５中の信号変換回路を示すブロック図であ
る。
る。
【図７】図６中の選択回路への第１、第２選択信号の波
形図である。
形図である。
【図８】ＮＴＳＣ信号における色差信号の位相関係を示
す説明図である。
す説明図である。
【図９】ＮＴＳＣ色差信号Ｉ、Ｑと色信号Ｃ（＝Ｉ＋
Ｑ）とカラーバーストＫの位相関係を示す波形図であ
る。
Ｑ）とカラーバーストＫの位相関係を示す波形図であ
る。
１０…入力端子、 １２…クランプ回路、 １４…Ａ／
Ｄ変換回路、 １６…出力端子、 １８…基準カラーバ
ースト出力回路、 ２０…レベル比較器、 ２２…バー
スト期間抜取回路、 ２４…ＰＬＬ回路、 ２６…位相
比較器、 ２８…ＬＰＦ、 ３０…ＶＣＯ、 ３２…分
周器、 ３４…位相検出回路、 ３６…制御信号出力回
路、 ３８…加算器、 ４０…比較期間発生回路、 ４
２…比較器、 ４４…フィルタ、 ４６…ＰＷＭ、 ４
８…スライスレベル出力回路、５０…位相基準値切換回
路、 ５２…信号変換回路、 ５４…乗算器、 ５６…
選択回路、 Ｃ…色信号、 Ｆｓｃ…色副搬送波の周波
数（約３．５８ＭＨｚ）、 Ｋ…カラーバースト、 Ｋ
Ｋ…基準カラーバースト、 Ｉ、Ｑ…色差信号、ＳＬ…
スライスレベル。
Ｄ変換回路、 １６…出力端子、 １８…基準カラーバ
ースト出力回路、 ２０…レベル比較器、 ２２…バー
スト期間抜取回路、 ２４…ＰＬＬ回路、 ２６…位相
比較器、 ２８…ＬＰＦ、 ３０…ＶＣＯ、 ３２…分
周器、 ３４…位相検出回路、 ３６…制御信号出力回
路、 ３８…加算器、 ４０…比較期間発生回路、 ４
２…比較器、 ４４…フィルタ、 ４６…ＰＷＭ、 ４
８…スライスレベル出力回路、５０…位相基準値切換回
路、 ５２…信号変換回路、 ５４…乗算器、 ５６…
選択回路、 Ｃ…色信号、 Ｆｓｃ…色副搬送波の周波
数（約３．５８ＭＨｚ）、 Ｋ…カラーバースト、 Ｋ
Ｋ…基準カラーバースト、 Ｉ、Ｑ…色差信号、ＳＬ…
スライスレベル。
Claims (11)
- 【請求項１】入力した複合カラー信号又は色信号の直流
レベルを一定の固定レベルにクランプして出力するクラ
ンプ回路と、このクランプ回路の出力信号をサンプリン
グクロックで標本化してディジタル信号を出力するＡ／
Ｄ変換回路と、前記クランプ回路の出力信号のうちの周
波数Ｆｓｃ（Ｆｓｃは色副搬送波の周波数）のカラーバ
ーストをスライスレベルと比較し矩形波状の基準カラー
バーストを出力する基準カラーバースト出力回路と、発
振周波数制御によって基準カラーバーストに位相同期し
た周波数Ｎ・Ｆｓｃ（Ｎは４の整数倍の数）の信号を作
成し、前記Ａ／Ｄ変換回路へサンプリングクロックとし
て出力するＰＬＬ回路と、前記Ａ／Ｄ変換回路の出力信
号と予め設定した位相基準値とのレベル差に基づきサン
プリングクロックと基準カラーバーストの位相差を検出
し、位相差に対応したスライスレベルを前記基準カラー
バースト出力回路へ出力する位相検出回路とを具備して
なることを特徴とする２重ループＰＬＬ回路。 - 【請求項２】基準カラーバースト出力回路は、クランプ
回路の出力信号をスライスレベルと比較し矩形波信号を
出力するレベル比較器と、このレベル比較器の出力信号
のうちのカラーバースト期間の信号を抜き取るバースト
期間抜取回路とからなる請求項１記載の２重ループＰＬ
Ｌ回路。 - 【請求項３】位相検出回路は、位相基準値に位相調整値
を加算する加算器と、入力信号の種類に対応して予め設
定された期間の間、前記加算器の加算値とＡ／Ｄ変換回
路の出力信号を比較しレベル差に対応した信号を出力す
る比較器と、この比較器の出力信号に基づき対応したス
ライスレベルを出力するスライスレベル出力回路とから
なる請求項１又は２記載の２重ループＰＬＬ回路。 - 【請求項４】位相検出回路は、予め設定されたＮＴＳＣ
用とＰＡＬ用の位相基準値を切換信号で切り換えて出力
する位相基準値切換回路と、入力信号がＮＴＳＣ方式の
信号かＰＡＬ方式の信号かに対応して予め設定された期
間の間、前記位相基準値切換回路の出力する位相基準値
とＡ／Ｄ変換回路の出力信号を比較しレベル差に対応し
た信号を出力する比較器と、この比較器の出力信号に基
づき対応したスライスレベルを出力するスライスレベル
出力回路とからなる請求項１又は２記載の２重ループＰ
ＬＬ回路。 - 【請求項５】スライスレベル出力回路は、比較器の出力
信号を平滑化して出力するフィルタと、このフィルタの
出力信号に基づき対応したパルス幅変調信号をスライス
レベルとして出力するパルス幅変調回路とからなる請求
項３又は４記載の２重ループＰＬＬ回路。 - 【請求項６】入力した複合カラー信号又は色信号の直流
レベルを一定の固定レベルにクランプして出力するクラ
ンプ回路と、このクランプ回路の出力信号をサンプリン
グクロックで標本化してディジタル信号を出力するＡ／
Ｄ変換回路と、前記クランプ回路の出力信号のうちの周
波数Ｆｓｃ（Ｆｓｃは色副搬送波の周波数）のカラーバ
ーストをスライスレベルと比較し矩形波状の基準カラー
バーストを出力する基準カラーバースト出力回路と、発
振周波数制御によって基準カラーバーストに位相同期し
た周波数Ｎ・Ｆｓｃ（Ｎは４の整数倍の数）の信号を作
成し、前記Ａ／Ｄ変換回路へサンプリングクロックとし
て出力するＰＬＬ回路と、前記Ａ／Ｄ変換回路の出力信
号と予め設定した位相基準値とのレベル差に基づきサン
プリングクロックと基準カラーバーストの位相差を検出
し、位相差に対応したスライスレベルを前記基準カラー
バースト出力回路へ出力する位相検出回路と、前記Ａ／
Ｄ変換回路の出力信号を色差信号に変換して出力する信
号変換回路とを具備してなることを特徴とする色復調回
路。 - 【請求項７】信号変換回路は、Ａ／Ｄ変換回路の出力信
号を−１倍して出力する乗算器と、前記Ａ／Ｄ変換回路
の出力信号と前記乗算器の出力信号とを選択的に切り換
えて出力する選択回路とからなる請求項６記載の色復調
回路。 - 【請求項８】基準カラーバースト出力回路は、クランプ
回路の出力信号をスライスレベルと比較し矩形波信号を
出力するレベル比較器と、このレベル比較器の出力信号
のうちのカラーバースト期間の信号を抜き取るバースト
期間抜取回路とからなる請求項６又は７記載の色復調回
路。 - 【請求項９】位相検出回路は、位相基準値に色合い調整
用の位相調整値を加算する加算器と、入力信号の種類に
応じて予め設定された期間の間、前記加算器の加算値と
Ａ／Ｄ変換回路の出力信号とを比較しレベル差に対応し
た信号を出力する比較器と、この比較器の出力信号に基
づき対応したスライスレベルを出力するスライスレベル
出力回路とからなる請求項６、７又は８記載の色復調回
路。 - 【請求項１０】位相検出回路は、予め設定されたＮＴＳ
Ｃ用とＰＡＬ用の位相基準値を切換信号で切り換えて出
力する位相基準値切換回路と、入力信号がＮＴＳＣ方式
の信号かＰＡＬ方式の信号かに対応して予め設定された
期間の間、前記位相基準値切換回路の出力する位相基準
値レベルとＡ／Ｄ変換回路の出力信号とを比較し、レベ
ル差に対応した信号を出力する比較器と、この比較器の
出力信号に基づき対応したスライスレベルを出力するス
ライスレベル出力回路とからなる請求項６、７又は８記
載の色復調回路。 - 【請求項１１】スライスレベル出力回路は、比較器の出
力信号を平滑化して出力するフィルタと、このフィルタ
の出力信号に基づき対応したパルス幅変調信号をスライ
スレベルとして出力するパルス幅変調回路とからなる請
求項９又は１０記載の色復調回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9369511A JPH11196431A (ja) | 1997-12-26 | 1997-12-26 | ２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路 |
| RU2000120188/09A RU2216124C2 (ru) | 1997-12-26 | 1998-10-30 | Двухконтурная схема фазовой автоподстройки частоты (фапч) и схема демодуляции сигнала цветности, использующая двухконтурную схему фапч |
| PCT/JP1998/004915 WO1999034609A1 (fr) | 1997-12-26 | 1998-10-30 | Circuit pll a deux boucles et circuit de demodulation de la chrominance utilisant ce dernier |
| AU96506/98A AU745656B2 (en) | 1997-12-26 | 1998-10-30 | Dual-loop PLL circuit and chrominance demodulation circuit using the same |
| EP98950458A EP1041829A4 (en) | 1997-12-26 | 1998-10-30 | TWO-LOOP PLL CIRCUIT AND CHROMINANCE DEMODULATION CIRCUIT USING THE SAME |
| CA002315643A CA2315643A1 (en) | 1997-12-26 | 1998-10-30 | Dual-loop pll circuit and chrominance demodulation circuit using the same |
| US09/554,448 US6522366B1 (en) | 1997-12-26 | 1998-10-30 | Dual-loop PLL circuit and chrominance demodulation circuit |
| KR1020007007023A KR20010033521A (ko) | 1997-12-26 | 1998-10-30 | 2중루프ｐｌｌ회로 및 이 ｐｌｌ회로를 이용한색복조회로 |
| TW087119831A TW406478B (en) | 1997-12-26 | 1998-11-30 | Dual loop PLL circuit and chrominance demodulation circuit using such PLL circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9369511A JPH11196431A (ja) | 1997-12-26 | 1997-12-26 | ２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11196431A true JPH11196431A (ja) | 1999-07-21 |
Family
ID=18494610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9369511A Pending JPH11196431A (ja) | 1997-12-26 | 1997-12-26 | ２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6522366B1 (ja) |
| EP (1) | EP1041829A4 (ja) |
| JP (1) | JPH11196431A (ja) |
| KR (1) | KR20010033521A (ja) |
| AU (1) | AU745656B2 (ja) |
| CA (1) | CA2315643A1 (ja) |
| RU (1) | RU2216124C2 (ja) |
| TW (1) | TW406478B (ja) |
| WO (1) | WO1999034609A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4034571B2 (ja) * | 2002-02-08 | 2008-01-16 | 松下電器産業株式会社 | 同期検出回路 |
| KR100477646B1 (ko) * | 2002-05-29 | 2005-03-23 | 삼성전자주식회사 | 영상신호의 칼라 캐리어 보상장치 및 방법 |
| US7321397B2 (en) * | 2003-09-10 | 2008-01-22 | Gennum Corporation | Composite color frame identifier system and method |
| US7277134B2 (en) * | 2003-11-10 | 2007-10-02 | Matsushita Electric Industrial Co., Ltd. | Chrominance signal demodulation apparatus |
| US7106239B1 (en) * | 2005-08-03 | 2006-09-12 | Qualcomm Incorporated | Rail-to-rail delay line for time analog-to-digital converters |
| TW201012074A (en) * | 2008-09-15 | 2010-03-16 | Sunplus Technology Co Ltd | Frequency synthesis system with self-calibrated loop stability and bandwidth |
| KR101260010B1 (ko) * | 2011-08-05 | 2013-05-06 | 주식회사 아이덴코아 | 보상기능을 갖는 비디오 디코딩 시스템 |
| CN109218237B (zh) * | 2017-07-07 | 2021-02-19 | 扬智科技股份有限公司 | 实体层电路、时钟恢复电路与其频偏纠正方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4543600A (en) * | 1983-09-19 | 1985-09-24 | Rca Corporation | Digital signal phase measuring apparatus as for a phase-locked loop |
| JPS63152297A (ja) | 1986-12-17 | 1988-06-24 | Nec Home Electronics Ltd | 色相調整方法 |
| JPH0832059B2 (ja) * | 1987-03-09 | 1996-03-27 | 株式会社日立製作所 | ディジタルテレビジョン信号処理装置 |
| JP3063095B2 (ja) | 1989-08-25 | 2000-07-12 | 日本電気株式会社 | 位相同期装置 |
| EP0472332B1 (en) * | 1990-08-09 | 1995-11-08 | Victor Company Of Japan, Limited | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal |
| JP3026695B2 (ja) | 1993-05-18 | 2000-03-27 | シャープ株式会社 | クロックパルス発生装置 |
| JPH0946720A (ja) | 1995-07-28 | 1997-02-14 | Philips Japan Ltd | ディジタルクロマデコーダ |
| JP3249365B2 (ja) | 1995-11-30 | 2002-01-21 | 三洋電機株式会社 | サンプリングクロック再生回路 |
-
1997
- 1997-12-26 JP JP9369511A patent/JPH11196431A/ja active Pending
-
1998
- 1998-10-30 WO PCT/JP1998/004915 patent/WO1999034609A1/ja not_active Application Discontinuation
- 1998-10-30 RU RU2000120188/09A patent/RU2216124C2/ru not_active IP Right Cessation
- 1998-10-30 US US09/554,448 patent/US6522366B1/en not_active Expired - Fee Related
- 1998-10-30 EP EP98950458A patent/EP1041829A4/en not_active Withdrawn
- 1998-10-30 CA CA002315643A patent/CA2315643A1/en not_active Abandoned
- 1998-10-30 AU AU96506/98A patent/AU745656B2/en not_active Ceased
- 1998-10-30 KR KR1020007007023A patent/KR20010033521A/ko not_active Application Discontinuation
- 1998-11-30 TW TW087119831A patent/TW406478B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU745656B2 (en) | 2002-03-28 |
| KR20010033521A (ko) | 2001-04-25 |
| EP1041829A1 (en) | 2000-10-04 |
| AU9650698A (en) | 1999-07-19 |
| US6522366B1 (en) | 2003-02-18 |
| CA2315643A1 (en) | 1999-07-08 |
| RU2216124C2 (ru) | 2003-11-10 |
| EP1041829A4 (en) | 2002-09-04 |
| TW406478B (en) | 2000-09-21 |
| WO1999034609A1 (fr) | 1999-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014176A (en) | Automatic phase control apparatus for phase locking the chroma burst of analog and digital video data using a numerically controlled oscillator | |
| US4745463A (en) | Generalized chrominance signal demodulator for a sampled data television signal processing system | |
| JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
| US4636836A (en) | Phase locked loop system for providing a phase shifted output signal | |
| JPH11196431A (ja) | ２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路 | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| RU2119271C1 (ru) | Устройство обработки сигнала цветности, способ формирования поднесущей сигнала цветности, способ обработки сигнала цветности, устройство для формирования поднесущей сигнала цветности | |
| US4609938A (en) | Digital TV receiver with digital video processing circuit | |
| JP2001095005A (ja) | クロック発生回路 | |
| JP4461521B2 (ja) | サンプリングクロック生成回路 | |
| JPS61227494A (ja) | カラーテレビジヨン信号受信機 | |
| JP2004533130A (ja) | ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法 | |
| JPH11355796A (ja) | 色復調回路およびデジタル画像処理装置 | |
| JPS62230286A (ja) | デイジタルテレビジヨン受像機 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JP2905244B2 (ja) | 色信号処理装置 | |
| JP3186547B2 (ja) | サンプリング装置 | |
| JP2725300B2 (ja) | ディジタルカラー復調回路 | |
| JPH0787517A (ja) | 色信号合成装置 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| Desor et al. | An universal video front end for advanced TV sets | |
| JP2001169304A (ja) | 映像信号処理方法および処理回路 | |
| JPH0865695A (ja) | 映像信号処理装置 | |
| JPH11220755A (ja) | 信号処理装置及び撮像装置 | |
| JPH0352717B2 (ja) |