KR100595837B1 - 통신시스템에서 입력신호의 위상 검출 장치 - Google Patents

통신시스템에서 입력신호의 위상 검출 장치 Download PDF

Info

Publication number
KR100595837B1
KR100595837B1 KR1019990042577A KR19990042577A KR100595837B1 KR 100595837 B1 KR100595837 B1 KR 100595837B1 KR 1019990042577 A KR1019990042577 A KR 1019990042577A KR 19990042577 A KR19990042577 A KR 19990042577A KR 100595837 B1 KR100595837 B1 KR 100595837B1
Authority
KR
South Korea
Prior art keywords
clock
phase
input
signal
delay means
Prior art date
Application number
KR1019990042577A
Other languages
English (en)
Other versions
KR20010035817A (ko
Inventor
이현창
구준모
김병무
Original Assignee
에스케이 텔레콤주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이 텔레콤주식회사 filed Critical 에스케이 텔레콤주식회사
Priority to KR1019990042577A priority Critical patent/KR100595837B1/ko
Publication of KR20010035817A publication Critical patent/KR20010035817A/ko
Application granted granted Critical
Publication of KR100595837B1 publication Critical patent/KR100595837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 통신시스템에서 입력신호의 위상 검출 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, CDMA 통신시스템을 이용하여 입력신호의 위상 간격을 다양하게 하여, 수신단의 모뎀이 보다 정확한 동기를 획득할 수 있도록 하는 위상 검출 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 통신시스템에서 입력신호의 위상을 검출하는 장치에 있어서, 외부로부터 인가되는 제 1 클럭 및 제 2 클럭[주; 제 2 클럭은 제 1 클럭을 4분주한 클럭임]에 따라, 상기 입력신호를 지연시키기 위한 제 1 지연수단; 상기 제 1 클럭에 의해 상기 제 2 클럭을 지연시킨 클럭에 따라, 상기 제 1 지연수단에서 지연시킨 신호를 지연시키기 위한 제 2 지연수단; 상기 제 2 클럭을 반전시킨 클럭에 따라, 상기 제 2 지연수단에서 지연시킨 신호를 지연시키기 위한 제 3 지연수단; 및 상기 제 2 클럭에 따라, 상기 제 1 지연수단에서 지연시킨 신호와 상기 제 2 지연수단에서 지연시킨 신호 및 상기 제 3 지연수단에서 지연시킨 신호 각각의 위상을 검출하기 위한 위상검출수단을 포함함.
4. 발명의 중요한 용도
본 발명은 CDMA 통신시스템에 이용됨.
코드분할다중접속, 통신시스템, 수신장치, 위상선택장치

Description

통신시스템에서 입력신호의 위상 검출 장치{PHASE DETECTOR OF INPUT SIGNAL IN COMMUNICATION SYSTEM}
도 1은 일반적인 CDMA 통신시스템에서의 수신장치의 구성도.
도 2는 종래의 위상 검출 장치가 적용되는 CDMA 통신시스템에서의 수신장치의 구성도.
도 3은 종래의 CDMA 통신시스템에서의 위상 검출 장치의 구성도.
도 4는 본 발명에 따른 통신시스템에서 입력신호의 위상 검출 장치의 일실시예 구성도.
도 5는 본 발명이 적용된 CDMA 통신시스템에서의 수신장치의 구성도.
도 6은 도 5의 CDMA 통신시스템에서의 수신장치의 동작 설명도.
* 도면의 주요 부분에 대한 부호의 설명 *
511 : 제 1 위상검출부 512 : 제 2 위상검출부
513 : 위상 선택부 514 : 제 1 역확산부
515 : 제 2 역확산부 516 : I채널 의사잡음코드 발생부
517 : Q채널 의사잡음코드 발생부
518 : 의사잡음코드 발생제어부
본 발명은 코드분할다중접속(CDMA : Code Division Multiple Access) 방식을 이용하는 통신시스템에서 입력되는 신호의 위상을 검출하는 위상 검출 장치에 관한 것이다.
일반적으로, CDMA 통신시스템에서의 수신신호를 복조하기 위해서는 송신측의 의사잡음 코드와 수신측의 의사잡음코드의 위상을 동기시켜야 한다. 이러한 초기 동기획득 과정은 수신장치 내에서 수행되는데 즉, 수신신호와 내부에서 발생하는 의사잡음코드를 곱하고 적분하여 수신동기를 획득하게 된다.
도 1은 일반적인 CDMA 통신시스템에서의 수신장치의 구성도로서, 안테나 선택부(110)와, 위상 선택부(120)와, 역확산부(130)와, 의사잡음 코드 발생부(140)로 구성된다.
이와 같은 구조를 갖는 일반적인 CDMA 통신시스템에서의 수신장치의 동작에 대하여 살펴보면 다음과 같다.
안테나 선택부(110)는 안테나 A와 안테나 B를 통해 수신된 신호 중 안테나 선택신호가 지정하는 안테나를 통해 수신된 신호를 선택하여 위상 선택부(120)로 전달한다.
여기서, 안테나 선택신호는 수신장치내의 마이크로 프로세서로부터 전달된 신호로서, 즉 상기 마이크로 프로세서가 역확산부(130)에 의해 역확산된 신호를 입력받아 역확산이 용이하게 수행될 수 있는 수신신호가 수신되는 안테나를 선택하기 위한 것이다.
그리고, 위상 선택부(120)가 원하는 위상을 선택하여 역확산부(130)로 전달하면, 역확산부(130)에서는 선택된 위상의 신호를 역확산시킨다. 이때, 시스템 클럭을 입력받아 의사잡음코드 발생부(140)에서 의사잡음 코드를 빠르게 또는 느리게 발생하여 수신신호와 동기를 찾기 위해 역확산을 시킨다.
도 2는 종래의 위상 검출 장치가 적용되는 CDMA 통신시스템에서의 수신장치의 구성도로서, 안테나 선택부(210)와, 제 1 위상 선택부(220)와, 제 2 위상 선택부(230)와, 제 1 역확산부(240)와, 제 2 역확산부(250)로 구성된다.
이와 같은 구조를 갖는 종래의 위상 검출 장치가 적용되는 CDMA 통신시스템에서의 수신장치의 동작에 대하여 살펴보면 다음과 같다.
안테나 선택부(210)는 안테나 A와 안테나 B를 통해 수신된 신호중 안테나 선택신호가 지정하는 안테나를 통해 수신된 신호를 선택하여 제 1 및 제 2 위상 선택부(220, 230)로 전달한다.
여기서, 안테나 선택신호는 수신장치내의 마이크로 프로세서로부터 전달된 신호로서, 즉 상기 마이크로 프로세서가 제 1 및 제 2 역확산부(240,250)에 의해 역확산된 신호를 입력받아 역확산이 용이하게 수행될 수 있는 수신신호가 수신되는 안테나를 선택하기 위한 것이다.
제 1 및 제 2 역확산부(240, 250)은 각각 제 1 및 제 2 위상 선택부(220, 230)를 통해 선택된 위상의 신호를 역확산시킨다.
전술한 바와 같이, 종래의 위상 검출 장치가 적용되는 CDMA 통신시스템에서 수신장치의 경우, 안테나 다이버시티를 위해 두개의 다른 경로 신호를 수신할 수 있는 수신장치이다.
수신측의 신호를 역확산하기 위해서는 수신신호를 기준시간에 대해 일정간격으로 샘플링한 후 수신기의 자체에서 발생시킨 의사잡음 코드를 앞에서 샘플링된 신호에 곱한 후 적분한다.
송신측에서는 '1' 또는 '0'에 대해서 적분한 값의 부호를 판정하게 되는데, 수신측의 디지털 신호를 복원하는 모뎀에는 제 1 및 제 2 위상 선택부(220, 230)가 있다. 모뎀은 기지국에서 안테나 다이버시티를 위해 안테나 A와 안테나 B의 신호를 받아 들인다. 모뎀에 입력된 수신신호는 샘플링하여 역확산을 수행하는 제 1 및 제 2 역확산부(240, 250)로 송신한다. 이 샘플링은 4배 오버 샘플링된 입력신호를 특정시간 간격으로 취하는 데시메이션 회로이다.
도 3은 종래의 CDMA 통신시스템에서의 위상 검출 장치의 구성도이다.
도 3에 도시된 바와 같이, 종래의 위상 검출 장치는, 클럭 발생기(311)로부터 발생된 16MHz 클럭에 따라 입력단자(D)를 통해 입력된 수신신호를 지연하여 출력단자(Q)를 통해 출력하는 D-플립플롭(312)과, 클럭 발생기(313)로부터 발생된 4MHz 클럭에 따라 입력단자(D)에 입력된 D-플립플롭(312)의 출력신호를 지연하여 출력단자(Q)를 통해 출력하는 D-플립플롭(314)와, 반전되어 클럭단자를 통해 입력 된 4MHz 클럭에 따라 입력단자 (D)에 입력된 D-플립플롭(314)의 출력신호를 지연하여 출력단자(Q)를 통해 출력하는 D-플립플롭(315)과, 클럭단자를 통해 입력된 4MHz 클럭에 따라 입력단자(D)에 입력된 D-플립플롭(315)의 출력신호를 지연하여 출력단자(Q)를 통해 출력하는 D-플립플롭(316)과, 클럭단자를 통해 입력된 4MHz 클럭에 따라 입력단자(D)에 입력된 D-플립플롭(314)의 출력신호를 지연하여 출력단자(Q)를 통해 출력하는 D-플립플롭(317)과, 클럭발생기(313)에 의해 발생된 4MHz 클럭을 반전시켜 D-플립플롭(315)의 클럭단자로 전달하는 인버터(318)로 구성된다.
그러나, 상기한 바와 같은 구조를 갖는 종래의 CDMA 통신방식에서의 위상 검출 장치의 경우, 입력신호를 데시메이션(Decimation)하여 수신기에서 발생시킨 의사잡음 코드와 곱해진 수신신호의 동기를 획득해야 했고, 또한 데시메이션 간격이 길어지면 그만큼의 동기를 획득한 지점도 송신기의 정확한 동기로부터 벗어나므로 기지국에서는 두 개의 안테나를 사용하여 입력신호를 1/2 칩(chip) 간격으로 데시메이션해야 하는 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, CDMA 통신시스템을 이용하여 입력신호의 위상 간격을 다양하게 하여, 수신단의 모뎀이 보다 정확한 동기를 획득할 수 있도록 하는 위상 검출 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 통신시스템에서 입력신호의 위상을 검출하는 장치에 있어서, 외부로부터 인가되는 제 1 클럭 및 제 2 클럭[주; 제 2 클럭은 제 1 클럭을 4분주한 클럭임]에 따라, 상기 입력신호를 지연시키기 위한 제 1 지연수단; 상기 제 1 클럭에 의해 상기 제 2 클럭을 지연시킨 클럭에 따라, 상기 제 1 지연수단에서 지연시킨 신호를 지연시키기 위한 제 2 지연수단; 상기 제 2 클럭을 반전시킨 클럭에 따라, 상기 제 2 지연수단에서 지연시킨 신호를 지연시키기 위한 제 3 지연수단; 및 상기 제 2 클럭에 따라, 상기 제 1 지연수단에서 지연시킨 신호와 상기 제 2 지연수단에서 지연시킨 신호 및 상기 제 3 지연수단에서 지연시킨 신호 각각의 위상을 검출하기 위한 위상검출수단을 포함한다.
그리고, 본 발명은 CDMA 통신시스템에서의 수신장치에 있어서, 입력신호의 위상 선택을 세가지로 하고 각각의 간격을 1/4 칩 단위로 하면 위상 0, 위상 1 및 위상 2 의 세 개의 위상을 만들 수 있는데 그 중에서 두 개의 위상을 선택하여 역확산부에 넘겨주어 복조를 수행한다.
즉, 두 개의 안테나로 들어온 신호를 위상 샘플링하여 위상 선택부로 넘겨주면 위상 선택부에서는 원하는 두 개의 위상을 선택하여 역확산부로 넘겨준다. 위상의 간격을 1/4 칩으로 선택하면 위상의 간격을 1/2 칩으로 선택한 것 보다 더 정확한 동기를 검색할 수 있으므로 안테나 A, 안테나 B에서 들어오는 신호를 위상 선택부와 조합하여 다양하게 선택하여 CDMA 통신시스템에서 초기동기 획득을 보다 정확하게 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설 명한다.
도 4는 본 발명에 따른 통신시스템에서 입력신호의 위상 검출 장치의 일실시예 구성도이다.
도 4에 도시된 바와 같이, 본 발명의 위상 검출 장치는, 입력되는 16MHz 클럭 및 4MHz 클럭에 따라 입력되는 I채널 및 Q채널의 신호를 지연시키기 위한 제 1 지연부(410)와, 16MHz 클럭에 의해 4MHz 클럭을 지연시킨 클럭에 따라, 제 1 지연부(410)에 의해 지연된 신호를 지연시키기 위한 제 2 지연부(420)와, 4MHz 클럭을 반전시킨 클럭에 따라, 제 2 지연부(420)에 의해 지연된 신호를 지연시키기 위한 제 3 지연부(430)와, 4MHz 클럭에 따라, 제 1 지연부(410)에 의해 지연된 신호의 위상을 검출하기 위한 제 1 위상검출부(440)와, 4MHz 클럭에 따라, 제 2 지연부(420)에 의해 지연된 신호의 위상을 검출하기 위한 제 2 위상검출부(450)와, 4MHz 클럭에 따라, 제 3 지연부(430)에 의해 지연된 신호의 위상을 검출하기 위한 제 3 위상검출부(460)를 구비한다.
제 1 지연부(410)는, 반전클럭단자를 통해 입력되는 16MHz 클럭에 따라 입력단자(D)로 입력되는 I채널 및 Q채널의 신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭(411)과, 클럭단자를 통해 입력되는 4MHz 클럭에 따라 입력단자(D)로 입력되는 D-플립플롭(411)의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭(412)으로 구성된다.
제 2 지연부(420)는, 클럭단자를 통해 입력되는 16MHz 클럭에 따라 입력단자(D)로 입력되는 4MHz 클럭을 지연시켜 출력단자(Q)를 통해 출력하는 D-플 립플롭(421)과, D-플립플롭(421)에 의해 지연되어 클럭단자를 통해 입력되는 클럭에 따라 입력단자(D)로 입력되는 D-플립플롭(412)의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭(422)로 이루어진다.
제 3 지연부(430)는, 입력되는 4MHz 클럭을 반전시키기 위한 인버터(431)와, 인버터(431)에 의해 반전되어 클럭단자를 통해 입력되는 클럭에 따라 입력단자(D)로 입력되는 D-플립플롭(422)의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭(432)으로 구성된다.
제 1 위상검출부(440)는 클럭단자를 통해 입력되는 4MHz 클럭에 따라 입력단자(D)로 입력되는 D-플립플롭(412)의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭(441)로 이루어진다.
제 2 위상검출부(450)는 클럭단자를 통해 입력되는 4MHz 클럭에 따라 입력단자(D)로 입력되는 D-플립플롭(422)의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭(451)로 구성된다.
제 3 위상검출부(460)는 클럭단자를 통해 입력되는 4MHz 클럭에 따라 입력단자(D)로 입력되는 D-플립플롭(432)의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭(461)로 이루어진다.
여기서, 제 1 위상검출부(440)에 의해 검출되는 제 1 위상은 수신되는 신호의 정상적인 위상보다 약간 빠르고, 제 2 위상검출부(450)에 의해 검출되는 제 2 위상은 수신되는 신호의 정상적인 위상과 같고, 제 3 위상검출부(460)에 의해 검출되는 제 3 위상은 수신되는 신호의 정상적인 위상보다 약간 느린 특징들이 있다.
이와 같은 구조를 갖는 본 발명의 위상 검출 장치의 기능에 대해서는 다음 도 5를 참조하여 상세하게 설명한다.
도 5는 본 발명이 적용되는 CDMA 통신시스템에서의 수신장치의 일실시예 구성도로서, 안테나 A를 통해 수신된 신호의 위상을 검출하기 위한 제 1 위상검출부(511)와, 안테나 B를 통해 수신된 신호의 위상을 검출하기 위한 제 2 위상검출부(512)와, 입력되는 위상 선택신호에 따라 제 1 및 제 2 위상검출부(511, 512)에 의해 검출된 신호의 위상들중 원하는 신호의 위상을 선택하기 위한 위상 선택부(513)와, 입력되는 오프셋신호에 따라 의사잡음코드의 발생을 제어하기 위한 의사잡음코드 발생 제어부(514)와, 의사잡음코드 발생 제어부(514)의 제어에 따라 I채널의 의사잡음코드를 발생하기 위한 I채널 의사잡음코드 발생부(515)와, 의사잡음코드 발생 제어부(514)의 제어에 따라 Q채널의 의사잡음코드를 발생하기 위한 Q채널 의사잡음코드 발생부(516)와, I채널 의사잡음코드 발생부(515)로부터 제공되는 의사잡음코드를 이용하여 위상 선택부(513)에 의해 선택된 I채널의 신호를 역확산시키는 제 1 역확산부(517)와, Q채널 의사잡음코드 발생부(516)로부터 제공되는 의사잡음코드를 이용하여 위상 선택부(513)에 의해 선택된 Q채널의 신호를 역확산시키는 제 2 역확산부(518)를 구비한다.
상기 도 4에서 전술한 본 발명의 위상 검출 장치는, 제 1 및 제 2 위상검출부(511, 512)에 각각 적용되는 것이다.
이와 같은 구조를 갖는 본 발명이 적용된 CDMA 통신시스템에서의 수신장치의 동작에 대하여 살펴보면 다음과 같다.
제 1 위상검출부(511)는 안테나 A를 통해 수신된 신호들의 위상을 검출하여 검출한 신호 APH0, APH1 및 APH2를 위상 선택부(513)로 전달하고, 제 2 위상검출부(512)도 안테나 B를 통해 수신된 신호의 위상을 검출하여 검출한 신호 BPH0, BPH1 및 BPH2를 위상 선택부(513)로 전달한다.
그리고, 위상 선택부(513)는 위상 선택신호에 따라 원하는 위상의 신호들을 선택하여 제 1 및 제 2 역확산부(517, 518)로 전달하게 되고, 이어 제 1 역학산부(517)는 I채널 의사잡음코드 발생부(515)로부터 발생되는 의사잡음코드를 이용하여 위상 선택부(513)에 의해 선택된 I채널의 신호를 역확산시키고, 마찬가지로 제 2 역학산부(518)도 Q채널 의사잡음코드 발생부(516)로부터 발생되는 의사잡음코드를 이용하여 위상 선택부(513)에 의해 선택된 Q채널의 신호를 역확산시킨다.
이때, 시스템 클럭에 따라 의사잡음 오프셋신호를 입력받는 의사잡음코드 발생 제어부(514)로부터 전달되는 제어신호에 응답하여, I채널의 의사잡음코드 발생부(515)는 제 1 역확산부(517)로 I채널 의사잡음코드를 제공한다. 또한, 의사잡음코드 발생 제어부(418)의 제어에 따라, Q채널 의사잡음코드 발생부(516)도 제 2 역확산부(518)로 Q채널 의사잡음코드를 제공한다.
한편, 제 1 및 제 2 위상검출부(511, 512)와 위상 선택부(513)의 순서를 바꾸고 위상 선택신호에 따라 위상 선택의 방법을 달리하면 다음과 같다.
예를 들어, 위상 선택신호에 따라 안테나 A와 안테나 B의 신호가 동시에 선택되면, 제 1 및 제 2 역확산부(517, 518)가 서로 다른 안테나의 신호를 이동조절(즉, 의사잡음코드 발생부를 제어하는 것임)하며 수신해야 한다.
만일, 안테나 A의 신호만을 수신한다면, 제 1 및 제 2 역확산부(517, 518)는 각각 1/2 칩 또는 1/4 칩 위상이 차이나는 하나의 안테나 신호를 수신하므로 이동조절하는 간격은 1 칩 또는 1/2 칩 간격이 되어도 실제로는 신호를 1/2 칩, 1/4 칩 간격으로 찾을 수 있다.
이에 따라, 제 1 위상검출부(511)에 의해 위상이 검출된 신호 APH0, APH1 및 APH2는 1/4 칩 간격이고 안테나 선택신호에 의해 선택되므로 모두 위상 선택부(513)로 보내진다.
도 6은 도 5의 CDMA 통신시스템에서의 수신장치의 동작 설명도이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명은, CDMA 시스템을 이용하여 입력신호의 위상 선택 간격을 다양하게 하므로써, 수신단의 역할에 맞게 위상을 선택하여 조절할 수 있고, 또한 위상의 간격을 1/2 칩으로 선택한 것보다는 위상의 간격을 1/4 칩으로 선택한 것이 더 정확한 동기를 검색할 수 있으므로 안테나 A와 안테나 B에서 들어오는 신호들을 다양하게 선택하면 CDMA 통신시스템에서 초기동기 획득을 보다 정확하게 할 수 있는 효과가 있다.

Claims (10)

  1. 통신시스템에서 입력신호의 위상을 검출하는 장치에 있어서,
    외부로부터 인가되는 제 1 클럭 및 제 2 클럭[주; 제 2 클럭은 제 1 클럭을 4분주한 클럭임]에 따라, 상기 입력신호를 지연시키기 위한 제 1 지연수단;
    상기 제 1 클럭에 의해 상기 제 2 클럭을 지연시킨 클럭에 따라, 상기 제 1 지연수단에서 지연시킨 신호를 지연시키기 위한 제 2 지연수단;
    상기 제 2 클럭을 반전시킨 클럭에 따라, 상기 제 2 지연수단에서 지연시킨 신호를 지연시키기 위한 제 3 지연수단; 및
    상기 제 2 클럭에 따라, 상기 제 1 지연수단에서 지연시킨 신호와 상기 제 2 지연수단에서 지연시킨 신호 및 상기 제 3 지연수단에서 지연시킨 신호 각각의 위상을 검출하기 위한 위상검출수단
    을 포함하는 입력신호의 위상 검출 장치.
  2. 제 1 항에 있어서,
    상기 제 1 지연수단은,
    반전클럭단자를 통해 입력되는 상기 제 1 클럭에 따라 입력단자(D)로 입력되는 신호를 지연시켜 출력단자(Q)를 통해 출력하는 제 1 D-플립플롭; 및
    클럭단자를 통해 입력되는 상기 제 2 클럭에 따라 입력단자(D)로 입력되는 상기 제 1 D-플립플롭의 출력신호를 지연시켜 출력단자(Q)를 통해 상기 제 2 지연 수단 및 상기 위상검출수단으로 출력하는 제 2 D-플립플롭
    을 포함하는 입력신호의 위상 검출 장치.
  3. 제 1 항에 있어서,
    상기 제 2 지연수단은,
    클럭단자를 통해 입력되는 상기 제 1 클럭에 따라 입력단자(D)로 입력되는 상기 제 2 클럭을 지연시켜 출력단자(Q)를 통해 출력하는 제 1 D-플립플롭; 및
    상기 제 1 D-플립플롭에 의해 지연되어 클럭단자를 통해 입력되는 클럭에 따라 입력단자(D)로 입력되는 상기 제 1 지연수단의 출력신호를 지연시켜 출력단자(Q)를 통해 상기 제 3 지연수단 및 상기 위상검출수단으로 출력하는 제 2 D-플립플롭
    을 포함하는 입력신호의 위상 검출 장치.
  4. 제 1 항에 있어서,
    상기 제 3 지연수단은,
    상기 제 2 클럭을 반전시키기 위한 인버터; 및
    상기 인버터에 의해 반전되어 클럭단자를 통해 입력되는 클럭에 따라 입력단자(D)로 입력되는 상기 제 2 지연수단의 출력신호를 지연시켜 출력단자(Q)를 통해 상기 위상검출수단으로 출력하는 D-플립플롭
    을 포함하는 입력신호의 위상 검출 장치.
  5. 제 1 항에 있어서,
    상기 위상검출수단은,
    상기 제 2 클럭에 따라, 상기 제 1 지연수단에 의해 지연된 신호의 위상을 검출하기 위한 제 1 위상검출부;
    상기 제 2 클럭에 따라, 상기 제 2 지연수단에 의해 지연된 신호의 위상을 검출하기 위한 제 2 위상검출부; 및
    상기 제 2 클럭에 따라, 상기 제 3 지연수단에 의해 지연된 신호의 위상을 검출하기 위한 제 3 위상검출부
    를 포함하는 입력신호의 위상 검출 장치.
  6. 제 5 항에 있어서,
    상기 제 1 위상검출부는,
    클럭단자를 통해 입력되는 상기 제 2 클럭에 따라 입력단자(D)로 입력되는 상기 제 1 지연수단의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭
    을 포함하는 입력신호의 위상 검출 장치.
  7. 제 5 항에 있어서,
    상기 제 2 위상검출부는,
    클럭단자를 통해 입력되는 상기 제 2 클럭에 따라 입력단자(D)로 입력되는 상기 제 2 지연수단의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭
    을 포함하는 입력신호의 위상 검출 장치.
  8. 제 5 항에 있어서,
    상기 제 3 위상검출부는,
    클럭단자를 통해 입력되는 상기 제 2 클럭에 따라 입력단자(D)로 입력되는 상기 제 3 지연수단의 출력신호를 지연시켜 출력단자(Q)를 통해 출력하는 D-플립플롭
    을 포함하는 입력신호의 위상 검출 장치.
  9. 제 5 항 내지 제 8 항중 어느 한 항에 있어서,
    상기 제 1 위상검출부에 의해 검출되는 위상은 상기 입력신호의 정상적인 위상보다 약간 빠르고, 상기 제 2 위상검출부에 의해 검출되는 위은 상기 입력신호의 정상적인 위상과 같고, 상기 제 3 위상검출부에 의해 검출되는 위상은 상기 입력신호의 정상적인 위상보다 약간 느린 것을 특징으로 하는 입력신호의 위상 검출 장치.
  10. 제 1 항 내지 제 8 항중 어느 한 항에 있어서,
    상기 제 1 클럭은 16MHz이고,
    상기 제 2 클럭은 4MHz인 것을 특징으로 하는 입력신호의 위상 검출 장치.
KR1019990042577A 1999-10-04 1999-10-04 통신시스템에서 입력신호의 위상 검출 장치 KR100595837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990042577A KR100595837B1 (ko) 1999-10-04 1999-10-04 통신시스템에서 입력신호의 위상 검출 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042577A KR100595837B1 (ko) 1999-10-04 1999-10-04 통신시스템에서 입력신호의 위상 검출 장치

Publications (2)

Publication Number Publication Date
KR20010035817A KR20010035817A (ko) 2001-05-07
KR100595837B1 true KR100595837B1 (ko) 2006-07-05

Family

ID=19613824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042577A KR100595837B1 (ko) 1999-10-04 1999-10-04 통신시스템에서 입력신호의 위상 검출 장치

Country Status (1)

Country Link
KR (1) KR100595837B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814879A (en) * 1987-08-07 1989-03-21 Rca Licensing Corporation Signal phase alignment circuitry
JPH06311154A (ja) * 1993-04-22 1994-11-04 Fujitsu Ltd タイミング再生回路
KR980013077A (ko) * 1996-07-16 1998-04-30 서정욱 코드분할다중접속(cdma) 통신방식에서의 파일럿신호를 이용한 동기 획득 및 추적장치와 그 방법
KR19990078371A (ko) * 1998-03-30 1999-10-25 다카노 야스아키 펄스지연회로및펄스제어회로
KR20000001673A (ko) * 1998-06-12 2000-01-15 윤종용 클럭 동기 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814879A (en) * 1987-08-07 1989-03-21 Rca Licensing Corporation Signal phase alignment circuitry
JPH06311154A (ja) * 1993-04-22 1994-11-04 Fujitsu Ltd タイミング再生回路
KR980013077A (ko) * 1996-07-16 1998-04-30 서정욱 코드분할다중접속(cdma) 통신방식에서의 파일럿신호를 이용한 동기 획득 및 추적장치와 그 방법
KR19990078371A (ko) * 1998-03-30 1999-10-25 다카노 야스아키 펄스지연회로및펄스제어회로
KR20000001673A (ko) * 1998-06-12 2000-01-15 윤종용 클럭 동기 회로

Also Published As

Publication number Publication date
KR20010035817A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
EP1075089B1 (en) Correlation detector and communication apparatus
EP0661829B1 (en) Direct sequence spread spectrum receiver using pilot signal averaged over a fixed moving time interval
US5550811A (en) Sync acquisition and tracking circuit for DS/CDMA receiver
JP3142222B2 (ja) スペクトル拡散通信同期方法とその回路装置
JP5002838B2 (ja) スペクトル拡散レーキ受信器のアームにおけるサブチップ解像度サンプルの組合せ
US5894494A (en) Parallel correlator architecture for synchronizing direct sequence spread-spectrum signals
JP3028800B2 (ja) Ｃｄｍａセルラシステム及びｃｄｍａセルラシステムにおける拡散符号検出方法
US5724384A (en) PN code sync device using an adaptive threshold
KR100315197B1 (ko) 확산스펙트럼수신기
US5625641A (en) Correlator, synchronizer provided with the correlator, and fast frequency hopping spread spectrum receiver provided with the synchronizer
KR20010013556A (ko) 동기화장치, 동기화방법 및 동기화장치를 구비한통신시스템
KR19990007220A (ko) 코드 분할 다중 접속(cdma) 동기 포착 회로
US5438596A (en) Method and apparatus for generating diffusion code
KR100294313B1 (ko) 씨디엠에이수신기
KR100595837B1 (ko) 통신시스템에서 입력신호의 위상 검출 장치
KR20030023443A (ko) 수신 장치, 수신 방법 및 반도체 장치
JP2731325B2 (ja) スペクトル拡散通信用受信装置のダイバーシチ合成回路
KR980013077A (ko) 코드분할다중접속(cdma) 통신방식에서의 파일럿신호를 이용한 동기 획득 및 추적장치와 그 방법
KR100250479B1 (ko) 대역 확산 코드분할 다중접속 시스템에서의 레이크수신기의 구조
JPH11331039A (ja) スペクトラム拡散受信装置
KR100250497B1 (ko) 코드분할 다중접속 이동통신 시스템에서 신호 복조를 위한코드 추적 방법 및 장치
KR100196427B1 (ko) 다중 경로 페이딩 환경하에서의 의사잡음 부호 추적 방법
JP3258944B2 (ja) 移動無線受信装置
JPH07154296A (ja) スペクトル拡散通信システムおよびスペクトル拡散受信装置
JPH1198116A (ja) Ｃｄｍａ通信システム用受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150521

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee