JP2731325B2 - スペクトル拡散通信用受信装置のダイバーシチ合成回路 - Google Patents
スペクトル拡散通信用受信装置のダイバーシチ合成回路Info
- Publication number
- JP2731325B2 JP2731325B2 JP17084692A JP17084692A JP2731325B2 JP 2731325 B2 JP2731325 B2 JP 2731325B2 JP 17084692 A JP17084692 A JP 17084692A JP 17084692 A JP17084692 A JP 17084692A JP 2731325 B2 JP2731325 B2 JP 2731325B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- receiver
- diversity combining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、スペクトル拡散通信用
受信装置のダイバーシチ合成回路、特にパスダイバーシ
チ合成における簡易な合成方法に関する。
受信装置のダイバーシチ合成回路、特にパスダイバーシ
チ合成における簡易な合成方法に関する。
【０００２】
【従来の技術】直接拡散（ＤＳ）方式のスペクトル拡散
通信方式（以下、ＳＳ方式という）は、干渉に強い、干
渉を与えにくい等の利点を有し、衛星回線を用いた小容
量通信や自動車電話などの移動体通信のための通信方式
の一つとして開発が行われている。
通信方式（以下、ＳＳ方式という）は、干渉に強い、干
渉を与えにくい等の利点を有し、衛星回線を用いた小容
量通信や自動車電話などの移動体通信のための通信方式
の一つとして開発が行われている。
【０００３】図３には、ＵＳＰ（米国特許）５，１０
３，４５９号に開示されたＣＤＭＡセルラー電話システ
ムの受信装置の概略構成が示されている。この移動機Ｃ
ＤＭＡ電話システムはアンテナ１を含んでおり、ディプ
レクサ２を介してアナログレシーバ３及びパワーアンプ
４に接続される。アンテナ１は基地局（セルサイト）か
らのＳＳ信号を受信し、ディプレクサ２を介してアナロ
グレシーバ３に受信信号を供給する。アナログレシーバ
３はダウンコンバータを含んでおり、供給された受信号
をＩＦ信号に変換し、更にＡ／Ｄコンバータでデジタル
信号に変換する。デジタル信号に変換されたＩＦ信号は
サーチレシーバ５、デジタルデータレシーバ６，７に供
給される。複数のパスを通ってＳＳ信号が受信装置に達
した場合、各信号の受信時間に差が生じることになる。
デジタルデータレシーバ（すなわち、データ復調回路）
６，７はどのパスの信号をトラックし、受信するかを選
択することができる。図３に示すように２つのデータレ
シーバがある場合には、２つの別々のパスがパラレルに
トラックされることになる。
３，４５９号に開示されたＣＤＭＡセルラー電話システ
ムの受信装置の概略構成が示されている。この移動機Ｃ
ＤＭＡ電話システムはアンテナ１を含んでおり、ディプ
レクサ２を介してアナログレシーバ３及びパワーアンプ
４に接続される。アンテナ１は基地局（セルサイト）か
らのＳＳ信号を受信し、ディプレクサ２を介してアナロ
グレシーバ３に受信信号を供給する。アナログレシーバ
３はダウンコンバータを含んでおり、供給された受信号
をＩＦ信号に変換し、更にＡ／Ｄコンバータでデジタル
信号に変換する。デジタル信号に変換されたＩＦ信号は
サーチレシーバ５、デジタルデータレシーバ６，７に供
給される。複数のパスを通ってＳＳ信号が受信装置に達
した場合、各信号の受信時間に差が生じることになる。
デジタルデータレシーバ（すなわち、データ復調回路）
６，７はどのパスの信号をトラックし、受信するかを選
択することができる。図３に示すように２つのデータレ
シーバがある場合には、２つの別々のパスがパラレルに
トラックされることになる。
【０００４】一方、サーチレシーバ５はコントロールプ
ロセッサ８からの制御信号に基づき、同一セルサイトの
マルチパスパイロット信号を検出すべく、受信パイロッ
ト信号の基準時間近傍の時間領域をスキャンする。そし
て、サーチレシーバ５は受信信号の強度を互いに比較
し、コントロールプロセッサ８に強度信号を出力して最
も強い強度の信号を指示する。そして、コントロールプ
ロセッサ８はデジタルデータレシーバ６，７に制御信号
を供給し、それぞれのレシーバに異なった最強信号を処
理させる。
ロセッサ８からの制御信号に基づき、同一セルサイトの
マルチパスパイロット信号を検出すべく、受信パイロッ
ト信号の基準時間近傍の時間領域をスキャンする。そし
て、サーチレシーバ５は受信信号の強度を互いに比較
し、コントロールプロセッサ８に強度信号を出力して最
も強い強度の信号を指示する。そして、コントロールプ
ロセッサ８はデジタルデータレシーバ６，７に制御信号
を供給し、それぞれのレシーバに異なった最強信号を処
理させる。
【０００５】そして、各デジタルデータレシーバ６，７
はコントロールプロセッサ８にて指示されたパスの信号
を復調し、ダイバーシチ合成及びデコーダ回路９に出力
する。
はコントロールプロセッサ８にて指示されたパスの信号
を復調し、ダイバーシチ合成及びデコーダ回路９に出力
する。
【０００６】図４にはセルサイトから移動局に到来する
ＳＳ信号の信号強度の周期的な時間変化が示されてお
り、横軸が１周期時間，縦軸が信号強度をそれぞれ表し
ている。図において、異なる時間に３つのピークが存在
しており、これらはそれぞれセルサイトから移動局へ異
なるパスを通って到来した同一ＳＳ信号を表している。
なお、サーチレシーバによって受信パイロット信号の基
準時間近傍の時間領域をスキャンすることによって得ら
れる信号強度の周期的時間変化も図４と同様なものが得
られ、この結果より、信号強度の大きいものからデジタ
ルデータレシーバが復調すべきパスのタイミングがコン
トロールプロセッサにより指示される。そして、前述し
たように各デジタルデータレシーバはこれらのパスを通
ったいずれかの信号をそれぞれ受信して復調し、ダイバ
ーシチ合成回路９に出力する。ダイバーシチ合成回路９
では各パス間のキャリア位相差を除去し、各パスの受信
強度に応じた重み付けを行い、更にデータタイミングを
揃えて合成し、復調信号とする。
ＳＳ信号の信号強度の周期的な時間変化が示されてお
り、横軸が１周期時間，縦軸が信号強度をそれぞれ表し
ている。図において、異なる時間に３つのピークが存在
しており、これらはそれぞれセルサイトから移動局へ異
なるパスを通って到来した同一ＳＳ信号を表している。
なお、サーチレシーバによって受信パイロット信号の基
準時間近傍の時間領域をスキャンすることによって得ら
れる信号強度の周期的時間変化も図４と同様なものが得
られ、この結果より、信号強度の大きいものからデジタ
ルデータレシーバが復調すべきパスのタイミングがコン
トロールプロセッサにより指示される。そして、前述し
たように各デジタルデータレシーバはこれらのパスを通
ったいずれかの信号をそれぞれ受信して復調し、ダイバ
ーシチ合成回路９に出力する。ダイバーシチ合成回路９
では各パス間のキャリア位相差を除去し、各パスの受信
強度に応じた重み付けを行い、更にデータタイミングを
揃えて合成し、復調信号とする。
【０００７】
【発明が解決しようとする課題】ここで、各パス間のキ
ャリア位相差は同期受信を行うことにより各デジタルデ
ータレシーバ６，７でとることができ、また、重み付け
も例えば高速アダマール変換（ＦＨＴ）を用いてパイロ
ット信号のＷａｌｓｈ関数Ｗ0 の出力をそのまま乗算す
ることにより重み付けを行うことが可能である。
ャリア位相差は同期受信を行うことにより各デジタルデ
ータレシーバ６，７でとることができ、また、重み付け
も例えば高速アダマール変換（ＦＨＴ）を用いてパイロ
ット信号のＷａｌｓｈ関数Ｗ0 の出力をそのまま乗算す
ることにより重み付けを行うことが可能である。
【０００８】しかしながら、各デジタルデータレシーバ
からの信号をデータタイミングを揃えて合成する場合、
サーチレシーバ５とデジタルデータレシーバ６，７のデ
ータタイミングを照合し、デジタルデータレシーバ６と
デジタルデータレシーバ７のデータタイミング差分だけ
を遅延回路等を用いて遅延させ、同時に加算する必要が
あり、構成が複雑化してしまう問題があった。
からの信号をデータタイミングを揃えて合成する場合、
サーチレシーバ５とデジタルデータレシーバ６，７のデ
ータタイミングを照合し、デジタルデータレシーバ６と
デジタルデータレシーバ７のデータタイミング差分だけ
を遅延回路等を用いて遅延させ、同時に加算する必要が
あり、構成が複雑化してしまう問題があった。
【０００９】本発明は上記従来技術に鑑みなされたもの
であり、その目的は簡易な構成で確実に各データ復調回
路から出力された信号のデータタイミングを取り、合成
することが可能なスペクトル拡散通信用受信装置のダイ
バーシチ合成回路を提供することにある。
であり、その目的は簡易な構成で確実に各データ復調回
路から出力された信号のデータタイミングを取り、合成
することが可能なスペクトル拡散通信用受信装置のダイ
バーシチ合成回路を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のスペクトル拡散通信用受信用ダイバ
ーシチ合成回路は、各データ復調回路からの信号をラッ
チするラッチ回路を備え、各データ復調回路から全ての
信号が前記ラッチ回路に供給されてから前記各データ復
調回路で次のデータ復調を行うまでの間に出力されたタ
イミング信号に基づいて前記ラッチ回路から信号を読み
出し、合成することを特徴とする。
に、請求項１記載のスペクトル拡散通信用受信用ダイバ
ーシチ合成回路は、各データ復調回路からの信号をラッ
チするラッチ回路を備え、各データ復調回路から全ての
信号が前記ラッチ回路に供給されてから前記各データ復
調回路で次のデータ復調を行うまでの間に出力されたタ
イミング信号に基づいて前記ラッチ回路から信号を読み
出し、合成することを特徴とする。
【００１１】また、上記目的を達成するために、請求項
２記載のスペクトル拡散通信用受信用ダイバーシチ合成
回路は請求項１記載のダイバーシチ合成回路において各
データ復調回路はそれぞれのデータタイミングで前記ラ
ッチ回路に信号を供給し、各データ復調回路で次のデー
タ復調を行うためのスタートパルスのタイミングで前記
ラッチ回路から信号を読み出し、合成することを特徴と
する。
２記載のスペクトル拡散通信用受信用ダイバーシチ合成
回路は請求項１記載のダイバーシチ合成回路において各
データ復調回路はそれぞれのデータタイミングで前記ラ
ッチ回路に信号を供給し、各データ復調回路で次のデー
タ復調を行うためのスタートパルスのタイミングで前記
ラッチ回路から信号を読み出し、合成することを特徴と
する。
【００１２】
【作用】本発明のスペクトル拡散通信用受信装置のダイ
バーシチ合成回路は、このような構成を有しており、複
数個のデジタルデータレシーバ、すなわちデータ復調回
路からの信号を合成する際、各データ復調回路のデータ
タイミングの差を検知して遅延合成するのではなく、シ
ステムの構成によって一義的に決定することができるデ
ータ復調時間の間隙のタイミングで合成を行うものであ
る。
バーシチ合成回路は、このような構成を有しており、複
数個のデジタルデータレシーバ、すなわちデータ復調回
路からの信号を合成する際、各データ復調回路のデータ
タイミングの差を検知して遅延合成するのではなく、シ
ステムの構成によって一義的に決定することができるデ
ータ復調時間の間隙のタイミングで合成を行うものであ
る。
【００１３】コントロールプロセッサは各データ復調回
路にどのパスの信号をいつ復調するかの制御信号を供給
するが、このコントロールプロセッサからの制御信号に
基づいてダイバーシチ合成回路の合成タイミングを決定
することにより、簡易な構成でパスダイバーシチ合成が
可能となる。
路にどのパスの信号をいつ復調するかの制御信号を供給
するが、このコントロールプロセッサからの制御信号に
基づいてダイバーシチ合成回路の合成タイミングを決定
することにより、簡易な構成でパスダイバーシチ合成が
可能となる。
【００１４】
【実施例】以下、図面を用いながら本発明に係るスペク
トル拡散通信用受信装置のダイバーシチ合成回路の好適
な実施例を説明する。
トル拡散通信用受信装置のダイバーシチ合成回路の好適
な実施例を説明する。
【００１５】図１には本実施例におけるダイバーシチ合
成回路の構成が示されている。本実施例におけるスペク
トル拡散通信用受信装置の全体構成は、前述した図３の
構成とほぼ同一であり、アンテナ１，アナログレシーバ
３を介してデジタルＳＳ信号がサーチレシーバ５及びデ
ジタルデータレシーバ（データ復調回路）に供給され
る。なお、図１においては前述したようにデジタルデー
タレシーバは２個設けられていたが、本実施例において
は任意数Ｎだけのデータ復調回路が設けられており、各
データ復調回路１，２，…Ｎにアナログレシーバ３から
デジタルＳＳ信号が供給される。
成回路の構成が示されている。本実施例におけるスペク
トル拡散通信用受信装置の全体構成は、前述した図３の
構成とほぼ同一であり、アンテナ１，アナログレシーバ
３を介してデジタルＳＳ信号がサーチレシーバ５及びデ
ジタルデータレシーバ（データ復調回路）に供給され
る。なお、図１においては前述したようにデジタルデー
タレシーバは２個設けられていたが、本実施例において
は任意数Ｎだけのデータ復調回路が設けられており、各
データ復調回路１，２，…Ｎにアナログレシーバ３から
デジタルＳＳ信号が供給される。
【００１６】図２には本実施例におけるデータ復調回路
の一構成例が示されている。このデータ復調回路は、デ
ータ変調ならびにユーザ識別のためのＷａｌｓｈ関数に
よる変調としてＢＰＳＫ（２相ＰＳＫ）が、拡散変調と
してＱＰＳＫ（４相ＰＳＫ）がなされたＳＳ信号に対す
るデータ復調回路を示しており、同期検波されている場
合の構成例である。アナログレシーバから供給された最
終的にＤ／Ａ変換されたＩチャネル，Ｑチャネルの受信
ＳＳ信号は乗算器４０，４２に供給され、それぞれＩチ
ャネル用のＰＮ符号ＰＮI （ｔ）とＱチャネル用のＰＮ
符号ＰＮQ （ｔ）と乗算される。そして、加算器４４に
てＩチャネル，Ｑチャネル両信号は加算され出力され
る。ここで、アナログレシーバから供給される信号はデ
ータタイミングの同期追尾の解像度を向上させるためチ
ップレートに対しオーバーサンプリングされている場合
がある。例えば４倍オーバーサンプリングされたＳＳ信
号が供給される場合、１／４シリアル／パラレル変換器
４６、加算器４８にて冗長するチップ４サンプルを本来
のチップ１サンプルに変換する操作を行っている。そし
て、１／６４シリアル／パラレル変換器５０にて６４チ
ップシンボルのパラレルデータに変換した後、ＦＨＴ
（高速アダマール変換器）器５２に供給する。ＦＨＴ器
５２では入力されたチップシンボルを高速アダマール変
換して各Ｗａｌｓｈ関数Ｗ0 〜Ｗ63毎の信号として出力
する。なお、Ｗａｌｓｈ関数Ｗ0 〜Ｗ63のＷａｌｓｈ関
数のうち、Ｗ0 はパイロット信号に割り当てられるＷａ
ｌｓｈ関数であり、その他のＷａｌｓｈ関数がデータチ
ャネルに割り当てられるＷａｌｓｈ関数である。そし
て、Ｗ1 〜Ｗ63の信号は、セレクタ５４に供給され、コ
ントロールプロセッサから供給される各移動局に割り当
てられたセレクトチャンネル番号に基づきいずれかの信
号Ｗi を選択して出力する。
の一構成例が示されている。このデータ復調回路は、デ
ータ変調ならびにユーザ識別のためのＷａｌｓｈ関数に
よる変調としてＢＰＳＫ（２相ＰＳＫ）が、拡散変調と
してＱＰＳＫ（４相ＰＳＫ）がなされたＳＳ信号に対す
るデータ復調回路を示しており、同期検波されている場
合の構成例である。アナログレシーバから供給された最
終的にＤ／Ａ変換されたＩチャネル，Ｑチャネルの受信
ＳＳ信号は乗算器４０，４２に供給され、それぞれＩチ
ャネル用のＰＮ符号ＰＮI （ｔ）とＱチャネル用のＰＮ
符号ＰＮQ （ｔ）と乗算される。そして、加算器４４に
てＩチャネル，Ｑチャネル両信号は加算され出力され
る。ここで、アナログレシーバから供給される信号はデ
ータタイミングの同期追尾の解像度を向上させるためチ
ップレートに対しオーバーサンプリングされている場合
がある。例えば４倍オーバーサンプリングされたＳＳ信
号が供給される場合、１／４シリアル／パラレル変換器
４６、加算器４８にて冗長するチップ４サンプルを本来
のチップ１サンプルに変換する操作を行っている。そし
て、１／６４シリアル／パラレル変換器５０にて６４チ
ップシンボルのパラレルデータに変換した後、ＦＨＴ
（高速アダマール変換器）器５２に供給する。ＦＨＴ器
５２では入力されたチップシンボルを高速アダマール変
換して各Ｗａｌｓｈ関数Ｗ0 〜Ｗ63毎の信号として出力
する。なお、Ｗａｌｓｈ関数Ｗ0 〜Ｗ63のＷａｌｓｈ関
数のうち、Ｗ0 はパイロット信号に割り当てられるＷａ
ｌｓｈ関数であり、その他のＷａｌｓｈ関数がデータチ
ャネルに割り当てられるＷａｌｓｈ関数である。そし
て、Ｗ1 〜Ｗ63の信号は、セレクタ５４に供給され、コ
ントロールプロセッサから供給される各移動局に割り当
てられたセレクトチャンネル番号に基づきいずれかの信
号Ｗi を選択して出力する。
【００１７】一方、ＦＨＴ器５２からのＷ0 の信号はロ
ックディテクタ５６に供給される。このロックディテク
タ５６ではＷ0 の信号レベルが所定値以上であるか否か
を判定する判定機能を有しており、所定値以上である場
合には同期追尾がとれていると判定してロックインジケ
ータ信号を出力する。なお、図中には示されていないが
ＦＨＴ器５２、１／６４シリアルパラレル変換器５０に
供給されているシンボルクロックは、タイミング再生回
路により供給され、これに同期しているクロック信号が
１／４シリアルパラレル変換器４６にも供給される。
ックディテクタ５６に供給される。このロックディテク
タ５６ではＷ0 の信号レベルが所定値以上であるか否か
を判定する判定機能を有しており、所定値以上である場
合には同期追尾がとれていると判定してロックインジケ
ータ信号を出力する。なお、図中には示されていないが
ＦＨＴ器５２、１／６４シリアルパラレル変換器５０に
供給されているシンボルクロックは、タイミング再生回
路により供給され、これに同期しているクロック信号が
１／４シリアルパラレル変換器４６にも供給される。
【００１８】なお、図中には示されていないが、ＦＨＴ
器５２、１／６４シリアル／パラレル変換器５０に供給
されるシンボルクロックはＤＬＬ等によるタイミング再
生回路から得られたタイミングが供給され、また、１／
４シリアル／パラレル変換器４６に供給されるクロック
は、前記シンボルクロックと同期しているシンボルクロ
ックの６４倍のクロックである。
器５２、１／６４シリアル／パラレル変換器５０に供給
されるシンボルクロックはＤＬＬ等によるタイミング再
生回路から得られたタイミングが供給され、また、１／
４シリアル／パラレル変換器４６に供給されるクロック
は、前記シンボルクロックと同期しているシンボルクロ
ックの６４倍のクロックである。
【００１９】また、実施例においては、Ｗａｌｓｈ関数
を処理するのにＦＨＴ器５２を用いたが、Ｗ0 ，Ｗi を
出力できる処理器があれば、そのような処理器を用いて
も良く、この発明で特に限定するものではない。Ｗ0 ，
Ｗi を出力できる処理器としては、例えば、Ｗａｌｓｈ
関数Ｗ0 ，Ｗi に対するマッチドフィルタ等から構成さ
れる相関器等がある。
を処理するのにＦＨＴ器５２を用いたが、Ｗ0 ，Ｗi を
出力できる処理器があれば、そのような処理器を用いて
も良く、この発明で特に限定するものではない。Ｗ0 ，
Ｗi を出力できる処理器としては、例えば、Ｗａｌｓｈ
関数Ｗ0 ，Ｗi に対するマッチドフィルタ等から構成さ
れる相関器等がある。
【００２０】このように、データ復調回路１，２，…Ｎ
からはデータ信号Ｗi 、このデータ信号の強度を示す信
号Ｗ0 及び同期追尾がとれていることを示すロックイン
ジケータ信号が出力され、これらの信号がダイバーシチ
合成回路２０に供給される。ダイバシチ合成回路２０は
各データ復調回路に対応した乗算器２１，２２，…２
３、ゲート２４，２５…２６及びラッチ回路２７，２
８，…２９を含んで構成され、データ復調回路からのＷ
0 信号及びＷi 信号が乗算器に供給されると共に、ロッ
クインジケータ信号がゲートに供給される。乗算器２
１，２２，２３では入力されたＷ0 でデータ信号Ｗi を
重み付けし、ゲート２４，２５，２６に出力する。そし
て、ゲート２４，２５，２６では重み付けされた信号Ｗ
i をロックインジケータ信号出力されている場合のみに
ラッチ回路２７，２８，２９に供給する。これにより、
同期追尾がとれた正確なデータ信号のみがラッチ回路２
７，２８，２９にラッチされることになる。
からはデータ信号Ｗi 、このデータ信号の強度を示す信
号Ｗ0 及び同期追尾がとれていることを示すロックイン
ジケータ信号が出力され、これらの信号がダイバーシチ
合成回路２０に供給される。ダイバシチ合成回路２０は
各データ復調回路に対応した乗算器２１，２２，…２
３、ゲート２４，２５…２６及びラッチ回路２７，２
８，…２９を含んで構成され、データ復調回路からのＷ
0 信号及びＷi 信号が乗算器に供給されると共に、ロッ
クインジケータ信号がゲートに供給される。乗算器２
１，２２，２３では入力されたＷ0 でデータ信号Ｗi を
重み付けし、ゲート２４，２５，２６に出力する。そし
て、ゲート２４，２５，２６では重み付けされた信号Ｗ
i をロックインジケータ信号出力されている場合のみに
ラッチ回路２７，２８，２９に供給する。これにより、
同期追尾がとれた正確なデータ信号のみがラッチ回路２
７，２８，２９にラッチされることになる。
【００２１】そして、ラッチ回路２７，２８，２９に全
てのデータ復調回路からのデータ信号が供給された時点
で全データを加算器３０に出力して合成するが、本実施
例においてはラッチ回路２７，２８，２９から信号を読
み出すタイミングをコントロールプロセッサから供給さ
れる合成タイミング信号で行うことを特徴としている。
ここで、合成タイミング信号は各データ復調回路でデー
タが復調され、次のデータ復調が開始されるまでの任意
の時間においてコントロールプロセッサから供給される
信号であり、この信号はシステムの構成上一義的に決定
することができ、従って各データ復調回路間のデータタ
イミング差をそれぞれのラッチ回路に供給する必要がな
く、容易に合成することが可能となる。
てのデータ復調回路からのデータ信号が供給された時点
で全データを加算器３０に出力して合成するが、本実施
例においてはラッチ回路２７，２８，２９から信号を読
み出すタイミングをコントロールプロセッサから供給さ
れる合成タイミング信号で行うことを特徴としている。
ここで、合成タイミング信号は各データ復調回路でデー
タが復調され、次のデータ復調が開始されるまでの任意
の時間においてコントロールプロセッサから供給される
信号であり、この信号はシステムの構成上一義的に決定
することができ、従って各データ復調回路間のデータタ
イミング差をそれぞれのラッチ回路に供給する必要がな
く、容易に合成することが可能となる。
【００２２】なお、前述したように、コントロールプロ
セッサ８は各データ復調回路に制御信号を供給してどの
パスのデータを復調するかを指示するので、この制御信
号、すなわちスタートパルスをラッチ回路２７，２８，
２９に供給することにより、次の観測時間のスタート時
点で一律にラッチ回路２７，２８，２９から前の観測時
間におけるデータ信号を読み出して合成することができ
る。
セッサ８は各データ復調回路に制御信号を供給してどの
パスのデータを復調するかを指示するので、この制御信
号、すなわちスタートパルスをラッチ回路２７，２８，
２９に供給することにより、次の観測時間のスタート時
点で一律にラッチ回路２７，２８，２９から前の観測時
間におけるデータ信号を読み出して合成することができ
る。
【００２３】より具体的には、例えば、図４に示される
１周期時間と信号強度の関係図において、１周期時間の
開始時点を合成タイミング信号としてラッチ回路２７、
２８、２９に供給することにより、以上に述べた動作が
実現可能となる。あるいは、デジタルデータレシーバが
受信を指示されている最後のタイミング以降であり、か
つ同じく受信を指示されている最初のタイミング以前の
タイミングを合成タイミング信号としてラッチ回路２
７、２８、２９に供給しても、以上に述べた動作が実現
可能である。
１周期時間と信号強度の関係図において、１周期時間の
開始時点を合成タイミング信号としてラッチ回路２７、
２８、２９に供給することにより、以上に述べた動作が
実現可能となる。あるいは、デジタルデータレシーバが
受信を指示されている最後のタイミング以降であり、か
つ同じく受信を指示されている最初のタイミング以前の
タイミングを合成タイミング信号としてラッチ回路２
７、２８、２９に供給しても、以上に述べた動作が実現
可能である。
【００２４】また、この実施例においてはデータ変調な
らびにユーザ識別のためのＷａｌｓｈ関数による変調に
ＢＰＳＫ（２相ＰＳＫ）、拡散変調にＱＰＳＫ（４相Ｐ
ＳＫ）が採用される場合について示したが、それぞれの
変調に他の変調方式が採用されるような場合において
も、復調データシンボルと、信号強度が同一位相で供給
されるようなデータ復調回路を用いれば、この発明によ
るタイバーシチ合成回路を容易に適用することが可能で
あり、特定の変調方式によりこの発明が限定されるもの
ではない。
らびにユーザ識別のためのＷａｌｓｈ関数による変調に
ＢＰＳＫ（２相ＰＳＫ）、拡散変調にＱＰＳＫ（４相Ｐ
ＳＫ）が採用される場合について示したが、それぞれの
変調に他の変調方式が採用されるような場合において
も、復調データシンボルと、信号強度が同一位相で供給
されるようなデータ復調回路を用いれば、この発明によ
るタイバーシチ合成回路を容易に適用することが可能で
あり、特定の変調方式によりこの発明が限定されるもの
ではない。
【００２５】
【発明の効果】以上説明したように、本発明に係るスペ
クトル拡散通信用受信装置のダイバーシチ合成回路によ
れば、ダイバーシチ合成において各データ復調回路での
遅延時間を検知する必要がなく、簡易な構成で各データ
復調回路からのデータ信号を合成することができる。
クトル拡散通信用受信装置のダイバーシチ合成回路によ
れば、ダイバーシチ合成において各データ復調回路での
遅延時間を検知する必要がなく、簡易な構成で各データ
復調回路からのデータ信号を合成することができる。
【図１】本発明の一実施例におけるダイバーシチ合成回
路の構成ブロック図である。
路の構成ブロック図である。
【図２】同実施例におけるデータ復調回路の構成ブロッ
ク図である。
ク図である。
【図３】従来装置の構成ブロック図である。
【図４】パスダイバーシチ合成の説明図である。
１ アンテナ ５ サーチレシーバ ６，７ デジタルデータレシーバ ９，２０ ダイバーシチ合成回路
Claims (2)
- 【請求項１】擬似雑音符号により直接拡散方式でスペク
トル拡散された信号を複数のデータ復調回路で復調し、
各データ復調回路からの信号をパスダイバーシチ合成す
るスペクトル拡散通信用受信装置のダイバーシチ合成回
路において、 前記各データ復調回路からの信号をラッチするラッチ回
路を備え、 前記各データ復調回路から全ての信号が前記ラッチ回路
に供給されてから前記各データ復調回路で次のデータ復
調を行うまでの間に出力されたタイミング信号に基づい
て前記ラッチ回路から信号を読み出し、各信号を合成す
ることを特徴とするスペクトル拡散通信用受信装置のダ
イバーシチ合成回路。 - 【請求項２】 請求項１記載のスペクトル拡散通信用受
信装置のダイバーシチ合成回路において、 前記各データ復調回路はそれぞれのデータタイミングで
前記ラッチ回路に出力信号を供給し、 前記各データ復調回路で次のデータ復調を行うためのス
タートパルスのタイミングで前記ラッチ回路から信号を
読み出し、各信号を合成することを特徴とするスペクト
ル拡散通信用受信装置のダイバーシチ合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17084692A JP2731325B2 (ja) | 1992-06-29 | 1992-06-29 | スペクトル拡散通信用受信装置のダイバーシチ合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17084692A JP2731325B2 (ja) | 1992-06-29 | 1992-06-29 | スペクトル拡散通信用受信装置のダイバーシチ合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614008A JPH0614008A (ja) | 1994-01-21 |
| JP2731325B2 true JP2731325B2 (ja) | 1998-03-25 |
Family
ID=15912415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17084692A Expired - Fee Related JP2731325B2 (ja) | 1992-06-29 | 1992-06-29 | スペクトル拡散通信用受信装置のダイバーシチ合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731325B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007513561A (ja) * | 2003-12-04 | 2007-05-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | レーク受信器を有する端末 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3447897B2 (ja) * | 1996-08-20 | 2003-09-16 | 松下電器産業株式会社 | Ｃｄｍａ無線通信装置 |
| EP0869629B1 (en) * | 1996-09-25 | 2003-04-23 | Matsushita Electric Industrial Co., Ltd. | Soft handover method in a sectored base station and base station therefor |
| JPH1141141A (ja) * | 1997-05-21 | 1999-02-12 | Mitsubishi Electric Corp | スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置 |
| CA2331897C (en) | 1998-05-14 | 2008-11-18 | Luminex Corporation | Multi-analyte diagnostic system and computer implemented process for same |
| KR100475384B1 (ko) * | 2002-04-24 | 2005-03-10 | 엘지전자 주식회사 | 레이크 수신기 및 그 신호 처리 방법 |
-
1992
- 1992-06-29 JP JP17084692A patent/JP2731325B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007513561A (ja) * | 2003-12-04 | 2007-05-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | レーク受信器を有する端末 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614008A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298565B1 (ko) | 스펙트럼확산신호수신방법및스펙트럼확산신호수신장치 | |
| US7724709B2 (en) | High-speed cell search system for CDMA | |
| JP2771757B2 (ja) | スペクトル拡散通信用受信装置のデータ復調回路 | |
| US6459883B2 (en) | Generic finger architecture for spread spectrum applications | |
| US5724384A (en) | PN code sync device using an adaptive threshold | |
| RU2248105C2 (ru) | Система автономного контролирования поискового вызова | |
| KR100552076B1 (ko) | Cdma통신시스템에있어서의신호수신장치 | |
| US5956367A (en) | Rake receiving apparatus for direct sequence code division multiple access system | |
| JPH1065591A (ja) | Ｃｄｍａ無線通信装置 | |
| US6094449A (en) | Spread spectrum communication synchronization acquisition decoding apparatus | |
| JPH10173629A (ja) | 受信装置 | |
| KR100361408B1 (ko) | Cdma 통신을 위한 동기포착회로 | |
| JP2731325B2 (ja) | スペクトル拡散通信用受信装置のダイバーシチ合成回路 | |
| JP3464624B2 (ja) | スペクトル拡散受信装置 | |
| JP2973416B1 (ja) | Ｒａｋｅ受信回路 | |
| JP3418981B2 (ja) | スペクトラム拡散通信同期捕捉回路 | |
| KR100294313B1 (ko) | 씨디엠에이수신기 | |
| WO2000052862A1 (fr) | Appareil et procede pour demodulation cdma et systeme de communication pour mobiles cdma | |
| JP2870534B1 (ja) | マッチドフィルタおよびｃｄｍａ受信機 | |
| JPH11191896A (ja) | Ｃｄｍａセルラーシステムの受信装置 | |
| JP3030230B2 (ja) | 拡散通信システムの受信装置 | |
| JPH0955716A (ja) | スペクトル拡散無線通信装置 | |
| JP4389346B2 (ja) | 同期検出装置及び方法、並びに無線信号受信装置及び方法 | |
| JP3417024B2 (ja) | パイロット信号検出回路 | |
| JP3029389B2 (ja) | レイク方式の復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |