JPH0865207A

JPH0865207A - 同期装置

Info

Publication number: JPH0865207A
Application number: JP7193832A
Authority: JP
Inventors: Anthony P Hulbert; ピーターハルバートアンソニー
Original assignee: Roke Manor Research Ltd
Current assignee: Roke Manor Research Ltd
Priority date: 1994-07-28
Filing date: 1995-07-28
Publication date: 1996-03-08
Also published as: FI953596A0; GB2292053B; EP0698971A3; GB2292053A; FI953596A; GB9415191D0; EP0698971A2

Abstract

(57)【要約】【課題】受信機の構成を簡単にし、符号位相のタイミ
ングを正確かつ精細に同期させる同期装置を提供する。【解決手段】パイロット信号のタイミングのジッタ手
段と、パイロット信号が進められている間、および遅ら
せられている間のパイロット信号のエネルギの測定手段
と、操作信号の生成手段とを有し、操作信号により符号
位相のタイミングを制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固定接続電話のた
めのセルラ移動無線システムまたはいわゆる“ラストマ
イル”無線アクセスネットワークのいずれかの主にダウ
ンリンク（基地局から移動ユニットへの方向）に用いら
れる同期装置に関する。

【０００２】

【従来の技術】無線接続方法は、直接シーケンススペク
トラム拡散（ＤＳＳＳ）を用いる符号分割多元接続（Ｃ
ＤＭＡ）である。便利にするために用語“移動”を一貫
して受信端に対して適用するが、一般の概念に従ってこ
の用語は、無線アクセスネットワークのための装置を示
すこともできる。

【０００３】単一のキャリアに乗って多くの信号が基地
局から伝送され、さらに位相情報を供給するために共通
のスペクトラム拡散パイロット信号が伝送されるとする
と、移動受信機でコヒーレント復調をすることができ
る。そのようなパイロット信号は、種々の無線パスを介
して受信された異なる信号成分に対する振幅情報も提供
し、いわゆる“レイク”受信機での効果的な合成が可能
となる。

【０００４】ＤＳＳＳ無線リンクには、データ信号が拡
散符号により拡散される送信機と、その信号が同一の拡
散コードにより逆拡散される受信機とがある。逆拡散器
の正確な動作には、受信機での符号同期（送信機で生成
され、信号パスでの任意の遅延だけ適切にシフトされた
符号との同期）が必要である。パイロット信号を用いる
無線リンクの場合、パイロット信号と信号の符号との同
期が必要である。しかしパイロット信号の符号と信号の
符号とに一定の関係があるため、およびパイロット信号
の送信電力は一般に任意の各信号の送信電力より強いの
で、通常パイロット信号にだけ同期される。

【０００５】一般に、並列のハードウェアを用いて多く
のパイロット信号の符号位相を同時に検査することによ
り、または単一の受信機の符号位相を相関値のピークが
検出されるまでステップサーチさせることにより、初期
のおおまかの同期が得られる。複雑さを最小にすること
が重要な場合、後者のアプローチが最も良く用いられ
る。おおよその符号位相が一度検出されると、全ビット
に対する相関がピーク値で得られる精細な同期を達成す
る手段を設けることが望まれる。相関式は、送信用フィ
ルタの式を受信用フィルタの式とたたみ込むことにより
求められる。チャネル周波数分割システム（一般に引用
したアプリケーションが必要である）では、比較的急峻
なフィルタ処理が行われ、相関関数はスムーズにピーク
値に達する関数である。

【０００６】従来のアプローチでは、３つの相関器、つ
まり進み、遅れ、および即時（prompt）の相関器を用い
る。さらに種々の相関器が同時に異なるタイミングを得
ることができるのに十分に多くの回数の信号をサンプリ
ングしなければならない。

【０００７】代わりにタウディザループを用いることが
あるが、これにはいくつかの欠点があり、ディザ処理回
路が全ての受信機に必要であり、信号符号は、決して即
時の位置でホールドされず、ジッタされる。

【０００８】本発明には以下の利点がある。チップ当り
一度のサンプリングだけが必要であり、符号タイミング
を精細に制御するように、サンプリングクロックのタイ
ミングを変化させることができる。

【０００９】１つのパイロット信号相関器および１つの
信号相関器だけが必要である。

【００１０】パイロット信号の符号位置の平均は正確で
あり（即時の位置）、信号符号位置は即時の位置である
ので、ジッタを生じさせることにより付加的な損失は生
じない。

【００１１】

【発明が解決しようとする課題】本発明の課題は、移動
受信機の構成の複雑さを非常に低減し、符号位相のタイ
ミングを正確かつ精細に（１チップ分の１の精度で）同
期させることのできる同期装置を提供することである。

【００１２】

【課題を解決するための手段】通常受信機に属する複雑
な構成部を、送信機に移し替える。しかしこの付加的で
複雑な構成部を、送信機のパイロット信号ジェネレータ
にのみ適用する。

【００１３】本発明により、信号符号のタイミングと調
和したパイロット信号符号のタイミングをジッタを生じ
させる手段と、パイロット信号符号が進められている
間、および遅らせられている間のパイロット信号のエネ
ルギを測定する手段と、測定されたエネルギの差分に基
づく操作信号を生成する手段とを有し、ピークの応答性
を得るために前記操作信号は、符号位相のタイミングを
制御するのに用いられる直接シーケンススペクトラム拡
散を利用する符号分割多元接続に用いられる同期装置が
提供される。

【００１４】

【実施例】次に本発明の種々の実施例を添付図面を参照
して説明する。図１を参照してパイロット信号のジッタ
回路の実施例を説明する。ジッタ回路は、８倍のクロッ
ク信号を生じるように配設されたクロックジェネレータ
２を有し、前記クロックジェネレータ２は、８分周カウ
ンタ４とカウントダウンカウンタ８の入力側とに接続さ
れている。８分周カウンタ４の出力側は、信号符号ジェ
ネレータ１２の入力側に接続されている。カウントダウ
ンカウンタ８の出力側は、ゼロ検出回路６に接続され、
前記ゼロ検出回路６の出力側は、パイロット信号符号ジ
ェネレータ１４と、Ｎ分周カウンタ１６の入力側と、カ
ウントダウンカウンタ８の入力側とに接続されている。
Ｎ分周カウンタ１６は、Ｄフリップフロップ１８に接続
され、前記Ｄフリップフロップ１８の出力側は、ＡＮＤ
ゲート２２、２４の各入力側に接続されている。Ｎ分周
カウンタ１６の出力側は、インバータ２０の入力側にも
接続されている。インバータ２０の出力側、およびＡＮ
Ｄゲート２２、２４の出力側は、負荷選択回路１０の入
力側にそれぞれ接続されている。ローディング選択回路
１０は４つの出線を有し、各出線はカウントダウンカウ
ンタ８の各入力側に接続されている。Ｎ分周カウンタ１
６の出力側は、ＡＮＤゲート２２、２４の別の入力側に
も接続されている。

【００１５】次にクロックジッタ回路の動作を説明す
る。パイロット信号の符号位相は、Ｎ個のチップの後で
進められる方向で１チップの１／８ジッタされ、別のＮ
個のチップの後で遅らせる方向で１チップの１／８ジッ
タされ、そのサイクルを繰り返す。カウントダウンカウ
ンタ８は、ゼロ検出回路６および負荷選択回路１０に接
続され、かつｘ分周カウンタ、ｙ分周カウンタ、ｚ分周
カウンタを有しており、ここでｘは７であり、ｙは８で
あり、ｚは９である。通常カウンタは、クロックユニッ
ト２を８分周し、チップレートでクロックを生じる。し
かしＮ分周カウンタ１６がそのサイクルを終えると、前
記Ｎ分周カウンタ１６は１チップの幅のパルスを生じ、
そのパルスの間ハイとローの信号レベルで切り替わるＤ
フリップフロップ１８の状態に依存して、ローディング
は７ではなく、６または８のいずれかである。カウンタ
が６をロードする場合、パイロット信号の符号位相は、
１チップの１／８だけ進められ、８をロードする場合、
パイロット信号の符号位相は、１チップの１／８だけ遅
らせられる。信号の符号位相は別個の分周器で生成さ
れ、ジッタされない。

【００１６】進められたパイロット信号の符号位相と遅
らせられたパイロット信号の符号位相との単純な切り替
えを説明したが、本発明の要旨内で、パイロット信号の
符号位相をある種の制御によって変化させることを含め
た任意のアプローチができることに注意すべきである。

【００１７】符号位相を変化させることによりパイロッ
ト信号の送信帯域幅がわずかに増加するが、完全に密な
セルに対してパイロット信号のエネルギは、送信電力の
ごくわずかな比率であるので、この増加は問題とされな
い。セルが完全に密でない場合、絶対電力は低減され
る。また送信用パルス整形フィルタは、そのスペクトル
を含むものである。

【００１８】図２に、基本受信機のクロック補正回路の
ブロック図を示す。チップクロックを発生してサンプル
アンドホールド回路２８をドライブするクロックジェネ
レータ回路２６が設けられている。サンプルアンドホー
ルド回路２８は、さらに複素ベースバンド信号を受信す
る。（前記複素ベースバンド信号はアナログの形態であ
り、フィルタリングされている。）サンプルアンドホー
ルド回路２８の出力側は、ディジタル−アナログ変換器
３０の入力側に接続され、前記ディジタル−アナログ変
換器３０の出力側は、パイロット信号相関回路３２の入
力側と、信号相関回路３４とに接続され、前記信号相関
回路３４は、出力信号を出力する。パイロット信号相関
回路３２は、同相出力信号と直交相出力信号とを出力す
る。直交相出力信号は、位相同期ループに供給され、Ｒ
Ｆ周波を制御する。同相信号は乗算器４０で２乗され、
前記乗算器４０の出力は、アキュムレータ３８に供給さ
れる。アキュムレータ３８の出力は、クロックジェネレ
ータ回路２６のタイミング調整に用いられる。アキュム
レータ３８は、Ｄフリップフロップ３６により制御さ
れ、前記Ｄフリップフロップ３６はジッタタイミングク
ロックによりドライブされる。

【００１９】図２に示した回路により、（アナログ回路
で全ての必要なフィルタ処理を実施できることを条件と
して）チップ当り１つのサンプル値だけのサンプリング
が可能になる。回路２６で生じたチップクロックに応じ
て、信号はサンプリングされてディジタル化される。相
関器３２は、パイロット信号と相関をとって複素出力を
出力する。直交相チャネルは位相同期ループへの帰還回
路を形成し、前記位相同期ループは、直交相出力を零に
調整する働きをする。したがって全てのパイロット信号
の振幅は同相チャネルに出力される。乗算器４０で２乗
することにより、パイロット信号のエネルギの推定値が
生じる。この推定値はアキュムレータ３８に供給され、
前記アキュムレータ３８は、推定値と今までのトータル
値との加減算を交互に行う。タイミング制御は次のよう
に行われる。つまりパイロット信号の符号が進んで送信
される場合に加算が実施され、パイロット信号の符号が
遅れて送信される場合に減算が実施される。これらの関
数の同期は単純である。遅れさせられた符号位相と進め
られた符号位相との切り替えのタイミングは、拡散符号
列と一定の関係で与えられるからである。

【００２０】したがってアキュムレータ３８は、微分回
路としてだけでなく、タイミング制御ループのためのル
ープフィルタとしての役割を果たす積分器としても動作
する。アキュムレータ３８の出力は帰還され、クロック
ジェネレータ回路２６のタイミングを調整し、その意味
では進められたパイロット信号の符号の送信と、遅らせ
られたパイロット信号の符号の送信との間のエネルギ間
の平均差を最小にする働きをする。

【００２１】今説明した回路は、受信機の符号位相調整
がディジタル方式で実施される場合に良く適している。
アプリケーションの中には（たとえばチップレートより
何倍も速い１次のクロックが好ましくなくまたは実際的
でないアプリケーションにおける非常に広い拡散帯域幅
に対して）、アナログ方式でクロックチップ調整を実施
する方が望ましいことがある。たとえばパルス幅変調器
のようなアナログ式の位相変調器を用いることができ
る。この場合アナログの位相変調器は、ディジタル−ア
ナログ変換器と一緒にクロックジェネレータ回路に内臓
されているものとする。ディジタル−アナログ変換回路
を別にすることは好ましくないと考えられる。図３にア
ナログの位相変調器の制御を可能にする別のアプローチ
を示し、ここではディジタル−アナログ変換器を明示す
る必要がない。

【００２２】図３を参照するとクロックジェネレータ回
路４２は、アナログの位相変調器４６を介してサンプル
アンドホールド回路４８に接続されている。サンプルア
ンドホールド回路４８は、フィルタリングされたアナロ
グの複素ベースバンド信号も受信する。サンプルアンド
ホールド回路４８の出力側は、ディジタル−アナログ変
換器５０の入力側に接続され、前記ディジタル−アナロ
グ変換器５０の出力側は、パイロット信号相関回路５２
の入力側と、信号相関回路５４とに接続されている。信
号相関回路５４の出力側は出力信号を出力する。パイロ
ット信号相関回路は、同相出力信号と直交相出力信号と
を出力する。直交相出力信号は、位相同期ループを介し
てＲＦ周波を制御するのに用いられる。同相成分出力側
は乗算器５６に接続され、前記乗算器５６は同相出力を
２乗するように配設されている。乗算器５６の出力は、
遅延線５８の入力側と、さらにハードリミッタ装置６０
の入力側とに供給される。遅延線５８の出力側は、ハー
ドリミッタ装置６０の別の入力側に接続されている。ハ
ードリミッタ装置６０の出力側は、減算器６２の入力側
と、スイッチ６４の第１端子とに接続されている。減算
器６２の出力側は、スイッチ６４の第２端子に接続され
ている。スイッチ６４の第３端子は、積分器６８に接続
され、前記積分器６８の出力側は、クロックジェネレー
タ回路４２とサンプルアンドホールド回路４８との間に
接続されたアナログの位相変調器４６をドライブするの
に用いられる。スイッチ６４は、Ｄフリップフロップ６
６により制御され、前記Ｄフリップフロップ６６は、ジ
ッタタイミングクロック信号によりドライブされる。

【００２３】前述の回路は、隣接する進められ／遅らせ
られた測定値のエネルギ間の差の符号を形成する。どち
らを最初に受信するかに依存して、符号を反転する必要
があり、このことは減算器６２とジッタタイミングクロ
ックに制御されるスイッチ６４とにより実施される。ス
イッチの出力は２値信号であり、前記２値信号は、ルー
プフィルタの役割をするアナログの積分器６８に供給さ
れる。このフィルタリングによりアナログの制御信号が
生じ、アナログの位相変調器４６に供給される。小さく
てしばしば許容可能な性能劣化は、リミッタ処理の結果
生じる。

【００２４】前述の回路は、基本的なスペクトラム拡散
用受信機に適している。レイク受信機の場合、異なる精
細なチップ位相が別々のレイクフィインガに必要である
ので、信号のオーバーサンプリングが必要になる。位相
同期ループのレイクフィンガを用いた受信機の場合、一
般にアーキテクチャは図４に示すようになる。

【００２５】図４を参照するとフィルタ処理されたアナ
ログの複素ベースバンド信号は、ディジタル化回路７０
で受信される。ディジタル化回路７０の出力側は、２つ
の調整可能な遅延回路７２、７４の入力側にそれぞれ接
続されている。遅延回路７２の出力側は、乗算回路７６
の入力側に接続され、前記乗算回路７６の出力側は、パ
イロット信号相関回路１８の入力側と、信号相関回路９
４とに接続されている。パイロット信号相関回路の同相
出力側は、乗算回路１０２の第１入力側と第２入力側と
に接続されている。パイロット信号相関回路８０の直交
相出力側は、フィルタ９８の入力側に接続され、前記フ
ィルタ９８の出力側は、数値制御発振器９０に接続され
ている。発振器９０の出力側は、乗算回路７６の別の入
力側に接続されている。パイロット信号相関回路の同相
出力側は、乗算回路１０４の入力側にも接続され、前記
乗算回路１０４は、別の入力側で信号相関回路９４の出
力を受信する。乗算回路１０２の出力側は、アキュムレ
ータ１１０の入力側に接続され、前記アキュムレータ１
１０の出力は、調整可能な遅延回路７２を制御するよう
に帰還されている。乗算回路１０４の出力側は、加算器
１１６の第１入力側に接続され、前記加算器１１６の出
力側は、データ出力信号を出力する。調整可能な遅延回
路７４の出力側は、乗算回路７８の入力側に接続され、
前記乗算回路７８の出力側は、パイロット信号相関回路
８２と、信号相関回路９６とに接続されている。パイロ
ット信号相関回路８２の同相出力側は、乗算回路１０６
の第１入力側および第２入力側と、乗算回路１０８の別
の入力側とに接続されている。信号相関回路９６の出力
側は、乗算回路１０８の別の入力側に接続され、前記乗
算回路１０８の出力側は、加算器１１６の別の入力側に
接続されている。パイロット信号相関回路８２の直交相
出力信号側は、フィルタ１００に接続され、前記フィル
タ１００の出力側は、数値制御発振器９２に接続され、
前記数値制御発振器９２の出力は、乗算回路７８の別の
入力側に供給される。乗算回路１０６の出力側は、アキ
ュムレータ１１２の入力側に接続され、前記アキュムレ
ータ１１２の出力は、調整可能な遅延回路７４に帰還さ
れる。Ｄフリップフロップ１１４は、アキュムレータ１
１０、１１２を制御するのに用いられ、前記Ｄフリプフ
ロップ１１４は、ジッタされたタイミングクロック信号
を受信する。

【００２６】前述の回路は、ディジタル化された信号が
オーバーサンプリングされていなければならないことを
除いて図２と類似のものであり、調整可能な遅延回路７
２、７４は、オーバーサンプリングされた範囲から、利
用することのできるサンプル値の内の最良のサンプル値
を選択する（たとえばチップレジスタ当りの８個のサン
プル値から８個のサンプル値の内の最良のサンプル値を
選択する）ことにより実施される動作にとって不可欠で
ある。強い順に２つのマルチパス成分を選択するため
に、調整可能な遅延回路７２、７４は、他の手段を用い
てより近接した遅延に設定されている。次に位相同期ル
ープは、複素数値制御発振器９０、９２を用いて完全に
ディジタルに実施され、乗算回路７６、７８により構成
されたループ内の混合器は、完全に複素演算を行う。２
つのレイクフィンガの精細なクロック位相は独立に制御
され、信号相関回路９４、９６の同相出力側に現れるレ
イクフィンガの出力は、パイロット信号相関器８０、８
２の同相出力のレベルに応じてそれぞれ振幅重み付けさ
れる。重み付けされた出力は一緒に加算されて総合判定
用変数信号を出力し、前記総合判定用変数信号を、ＢＰ
ＳＫ信号を復調するために制限することも、または変調
信号が元々前に符号化された誤り補正信号である場合
に、ソフト判定を実施するために量子化することもでき
る。

【００２７】フィードフォワード制御を行う受信機を構
成する場合、図５のアーキテクチャが適用される。

【００２８】図５は図４と類似の構成であり、類似の回
路素子は類似の参照番号が与えられている。違いは以下
の通りである。

【００２９】パイロット信号相関回路８０の直交相出力
側は、別の乗算回路１１８の両方の入力側に接続され、
乗算回路１０２、１１８の出力は、加算器１２０に供給
されてアキュムレータ１１０に供給される。パイロット
信号相関回路８０からの同相出力および直交相出力は、
それぞれフィルタ１２２、１２４に供給され、前記フィ
ルタ１２２、１２４の出力は、各乗算回路１０４、１２
４の入力側に供給される。乗算回路１０４、１２４は、
別の入力側で信号相関回路９４からの各出力信号を受信
する。乗算回路１０４、１２４からの出力は、加算器１
２６に供給され、前記加算器１２６の出力は、加算器１
１６の入力側に供給される。

【００３０】同様にパイロット信号相関回路８２からの
同相出力および直交相出力は、乗算回路１０６の両方の
入力側と、乗算回路１２８の両方の入力側にそれぞれ供
給される。乗算回路１０６、１２８の出力は、加算器１
３０の各入力側に供給されてアキュムレータ１１２に供
給される。パイロット信号相関回路８２からの同相出力
と直交相出力は、それぞれフィルタ回路１３２、１３４
に供給され、前記フィルタ回路１３２、１３４の出力
は、乗算回路１０８の第１入力側と乗算回路１３６の第
１入力側にそれぞれ供給される。乗算回路１０８、１３
６は、別の入力側で信号相関回路９６からの出力を受信
する。乗算回路１０８、１３６からの出力は、加算器１
３８の各入力側に供給され、前記加算器１３８の出力
は、加算器１１６の別の入力側に供給される。

【００３１】図５を参照すると、各レイクフィンガのパ
イロット信号測定値の同相成分および直交相成分（予測
フィルタにより改善されている）は、信号を合成する前
の位相調整および振幅の重み付けに用いられる。直交相
出力電力を零に低減する同期位相ループはなく、したが
って同相出力および直交相出力の電力を計算し、加算し
なければならない。

【００３２】

【発明の効果】本発明により、移動受信機の構成の複雑
さを非常に低減し、符号位相のタイミングを正確かつ精
細に（１チップ分の１の精度で）同期させることのでき
る同期装置を提供することができる。

【図面の簡単な説明】

【図１】パイロット信号ジッタ回路のブロック図であ
る。

【図２】基本の受信機のクロック補正回路のブロック図
である。

【図３】アナログの位相変調器のためのクロック補正回
路のブロック図である。

【図４】クロック補正回路を具備するレイク受信機の２
つのレイクフィンガの位相同期ループのブロック図であ
る。

【図５】クロック補正回路を具備するレイク受信機の２
つのレイクフィンガのフィードフォワード制御のブロッ
ク図である。

【符号の説明】

２クロックジェネレータ６ゼロ検出回路８カウントダウンカウンタ１０ローディング選択回路１６Ｎ分周カウンタ１８Ｄフリップフロップ

Claims

【特許請求の範囲】

【請求項１】信号符号のタイミングに対して平衡的に
パイロット信号符号のタイミングをジッタを生じさせる
手段と、パイロット信号符号が進められている間、およ
び遅らせられている間のパイロット信号のエネルギを測
定する手段と、測定されたエネルギの差分に基づく方向
付け信号を生成する手段とを有し、ピークの応答性を得
るために前記操作信号は、符号位相のタイミングを制御
するのに用いられることを特徴とする直接シーケンスス
ペクトラム拡散を利用する符号分割多元接続に用いられ
る同期装置。
【請求項２】パイロット信号のエネルギを測定する手
段は、カウントダウンカウンタ、ゼロ検出回路、および
ローディング選択回路を有する請求項１に記載の同期装
置。
【請求項３】ローディング選択回路は、６の値、７の
値、または８の値をロードし、６の値がロードされる場
合、パイロット信号の符号位相は１チップの１／８だけ
進められ、８の値がロードされる場合、パイロット符号
位相は１チップの１／８だけ遅らせられる請求項２に記
載の同期装置。
【請求項４】ローディング選択回路は、Ｎ分周カウン
タおよびＤフリップフロップにより制御される請求項３
に記載の同期装置。
【請求項５】パイロット信号のエネルギを測定する手
段は、パイロット信号相関回路からの同相出力を２乗す
る乗算器と、前記乗算器からの出力信号を受信するアキ
ュムレータとを有し、前記アキュムレータは、信号と今
までのトータル値との加減算を交互に行うように配設さ
れている請求項１に記載の同期装置。
【請求項６】前記加減算は、ジッタされたタイミング
信号を受信するＤフリップフロップにより制御される請
求項５に記載の同期装置。
【請求項７】アキュムレータの出力側は、前記クロッ
ク回路を制御するチップクロック回路に接続され、前記
クロック回路は、フィルタ処理されたアナログのベース
バンド信号を受信するサンプルアンドホールド回路に接
続され、前記アナログのベースバンド信号は、サンプリ
ングされてから変換手段を介してパイロット信号相関回
路に供給される請求項５または６に記載の同期装置。
【請求項８】アナログの位相変調器が、前記クロック
回路と前記サンプルアンドホールド回路との間に接続さ
れ、前記アキュムレータは、乗算器の出力側に接続され
た遅延装置およびハードリミッタ装置と置換され、前記
ハードリミッタ装置は、第１入力側で遅延装置の出力側
に接続され、第２入力側で乗算器の出力側に接続され、
アナログの位相変調器を制御するために、ハードリミッ
タ装置の出力側は、スイッチにより回路を形成し、また
はバイパスされるように構成された減算器に接続されて
いる請求項７に記載の同期装置。
【請求項９】前記スイッチは、ジッタタイミング信号
を受信するＤフリップフロップにより制御され、減算器
の出力は、積分器を介してアナログの位相変調器に供給
される請求項８に記載の同期装置。
【請求項１０】レイク受信機に用いる場合、各レイク
フィンガには請求項５または請求項６に記載の装置を設
け、調整可能な遅延回路を制御するためにアキュムレー
タの出力側は、調整可能な遅延回路に接続され、前記調
整可能な遅延回路は、ベースバンド信号を受信する入力
側と、別の乗算器に接続された出力側とを有し、前記別
の乗算器の出力側は、パイロット信号相関回路の入力側
と、信号相関回路の入力側とに接続され、前記別の乗算
器は、フィルタおよび数値制御発振器を有する位相同期
ループにより制御され、前記フィルタは、パイロット信
号相関回路の直交相出力側に接続され、前記数値制御発
振器は、フィルタの出力側、および前記別の乗算器の別
の出力側に接続されていることを特徴とする同期装置。
【請求項１１】フィードフォワード制御のレイク受信
器に用いる場合、各レイクフィンガには請求項５または
請求項６に記載の装置を設け、各レイクフィンガは、パ
イロット信号相関回路と信号相関回路とを有し、パイロ
ット信号相関回路の同相出力および直交相出力は、乗算
手段によりそれぞれ２乗されて加算器により加算され、
前記加算器の出力側は、アキュムレータに接続され、前
記アキュムレータの出力は、調整可能な遅延装置に供給
されて調整可能な遅延装置を制御し、前記調整可能な遅
延装置は、ベースバンド信号を受信するように配設され
た入力側と、パイロット信号相関回路の入力側と信号相
関回路の入力側とに接続された出力側とを有することを
特徴とする同期装置。
【請求項１２】パイロット信号相関回路の同相出力お
よび直交相出力は、フィルタリング手段によりフィルタ
処理されて、乗算手段により信号相関回路の各出力と乗
算され、前記乗算手段の出力信号は、加算手段により加
算されてレイクフィンガの出力信号を出力する請求項１
１に記載の同期装置。