JPH10303782A - Cdma受信装置 - Google Patents
Cdma受信装置Info
- Publication number
- JPH10303782A JPH10303782A JP9124749A JP12474997A JPH10303782A JP H10303782 A JPH10303782 A JP H10303782A JP 9124749 A JP9124749 A JP 9124749A JP 12474997 A JP12474997 A JP 12474997A JP H10303782 A JPH10303782 A JP H10303782A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- chip
- phase difference
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 CDMA受信機において、同期追従のための
受信タイミングの位相変位処理手段を単純にする。 【解決手段】 受信ベースバンド信号をオーバサンプリ
ングしてディジタル化するA/Dコンバータ1と、受信
ディジタル化ベースバンド信号とパイロット拡散符号と
の相関をとる相関器2と、受信信号と受信タイミングと
の位相差を求める位相差検出部3と、受信信号に同期さ
せるように受信タイミングを制御するタイミング制御部
4とを備えたCDMA受信機において、A/Dコンバー
タのサンプリングクロックをチップクロックの2n倍に
する。位相差検出部およびタイミング制御部における除
算処理がモジュロ演算ですみ、ハードウェア/ソフトウ
ェア処理手段を単純化できる。
受信タイミングの位相変位処理手段を単純にする。 【解決手段】 受信ベースバンド信号をオーバサンプリ
ングしてディジタル化するA/Dコンバータ1と、受信
ディジタル化ベースバンド信号とパイロット拡散符号と
の相関をとる相関器2と、受信信号と受信タイミングと
の位相差を求める位相差検出部3と、受信信号に同期さ
せるように受信タイミングを制御するタイミング制御部
4とを備えたCDMA受信機において、A/Dコンバー
タのサンプリングクロックをチップクロックの2n倍に
する。位相差検出部およびタイミング制御部における除
算処理がモジュロ演算ですみ、ハードウェア/ソフトウ
ェア処理手段を単純化できる。
Description
【0001】
【発明の属する技術分野】本発明はディジタル携帯電話
などに用いられるCDMA方式の受信装置に関し、特
に、CDMA受信装置の同期追従回路に関する。
などに用いられるCDMA方式の受信装置に関し、特
に、CDMA受信装置の同期追従回路に関する。
【0002】
【従来の技術】従来、CDMA受信機は特開平9―18446
号公報に記載されたものが知られている。図6に、従来
のCDMA受信機の構成を示す。受信信号をA/Dコン
バータ61にてオーバサンプリングして、A/D変換す
る。相関器62では、受信機の受信タイミングに従って、
A/D変換された受信信号とパイロットチャネルの拡散
符号(パイロット拡散符号)との相関をとる。その相関
値をもとに、位相差検出部63で、受信信号と現受信タイ
ミングとの位相差を求める。この位相差に基づいて、タ
イミング制御部64は、相関をとる受信タイミングを位相
差がなくなる方向にずらして、受信タイミングを受信信
号に同期させる。
号公報に記載されたものが知られている。図6に、従来
のCDMA受信機の構成を示す。受信信号をA/Dコン
バータ61にてオーバサンプリングして、A/D変換す
る。相関器62では、受信機の受信タイミングに従って、
A/D変換された受信信号とパイロットチャネルの拡散
符号(パイロット拡散符号)との相関をとる。その相関
値をもとに、位相差検出部63で、受信信号と現受信タイ
ミングとの位相差を求める。この位相差に基づいて、タ
イミング制御部64は、相関をとる受信タイミングを位相
差がなくなる方向にずらして、受信タイミングを受信信
号に同期させる。
【0003】また、意図的に受信タイミングをずらす場
合も、ずらすべき位相差の方向と量がタイミング制御部
64へ指示され、受信タイミングが変更される。
合も、ずらすべき位相差の方向と量がタイミング制御部
64へ指示され、受信タイミングが変更される。
【0004】
【発明が解決しようとする課題】上記従来のCDMA受
信機において、A/Dコンバータのサンプリング周波数
の選択については、装置構成上の制約をうけるが、どの
ような周波数も選択可能である。受信信号と受信タイミ
ングとの位相差を検出し、受信タイミングの補正を行な
う場合に、サンプリング周波数がチップレートの2n倍
でないために、タイミングの補正値の算出、設定、実行
において除算が必要となる。そのため、タイミングの補
正値の演算に時間がかかるという問題を有していた。
信機において、A/Dコンバータのサンプリング周波数
の選択については、装置構成上の制約をうけるが、どの
ような周波数も選択可能である。受信信号と受信タイミ
ングとの位相差を検出し、受信タイミングの補正を行な
う場合に、サンプリング周波数がチップレートの2n倍
でないために、タイミングの補正値の算出、設定、実行
において除算が必要となる。そのため、タイミングの補
正値の演算に時間がかかるという問題を有していた。
【0005】本発明は、上記従来の問題を解決するもの
で、A/Dコンバータのサンプリング周波数を、チップ
レートの2n倍とすることにより、同期追従するために
受信信号と受信タイミングとの位相差を検出し、その位
相差をなくすように制御する演算を簡単にする優れたC
DMA受信機を提供することを目的とする。
で、A/Dコンバータのサンプリング周波数を、チップ
レートの2n倍とすることにより、同期追従するために
受信信号と受信タイミングとの位相差を検出し、その位
相差をなくすように制御する演算を簡単にする優れたC
DMA受信機を提供することを目的とする。
【0006】
【課題を解決するための手段】上記問題を解決するため
に本発明は、受信信号をオーバサンプリングしてA/D
変換するA/Dコンバータと、受信ベースバンド信号と
パイロット拡散符号との相関をとる相関器と、受信信号
と受信タイミングとの位相差を求める位相差検出部と、
前記位相差をなくす方向に前記受信タイミングを変位さ
せるタイミング制御部とを具備するCDMA受信装置に
おいて、受信信号をサンプリングするクロックをチップ
クロックの2n倍としたものである。
に本発明は、受信信号をオーバサンプリングしてA/D
変換するA/Dコンバータと、受信ベースバンド信号と
パイロット拡散符号との相関をとる相関器と、受信信号
と受信タイミングとの位相差を求める位相差検出部と、
前記位相差をなくす方向に前記受信タイミングを変位さ
せるタイミング制御部とを具備するCDMA受信装置に
おいて、受信信号をサンプリングするクロックをチップ
クロックの2n倍としたものである。
【0007】以上のように、A/Dコンバータのサンプ
リング周波数をチップレートの2n倍としたことによ
り、位相差の検出およびその位相差をなくすように制御
するための除算がモジュロ演算となるので、演算処理が
簡単になる。
リング周波数をチップレートの2n倍としたことによ
り、位相差の検出およびその位相差をなくすように制御
するための除算がモジュロ演算となるので、演算処理が
簡単になる。
【0008】
【発明の実施の形態】本発明の請求項1に記載の発明
は、受信信号をチップクロックの2n倍のサンプリング
クロックでオーバサンプリングしてA/D変換し受信ベ
ースバンド信号を出力するA/Dコンバータと、受信タ
イミングに従って前記受信ベースバンド信号とパイロッ
ト拡散符号との相関をとり相関値を出力する相関器と、
前記相関値に基づいて前記受信ベースバンド信号と前記
受信タイミングとの位相差を求める位相差検出部と、前
記位相差をなくす方向に前記受信タイミングを変位させ
るタイミング制御部とを具備するものであり、位相差検
出部およびタイミング制御部における除算処理がモジュ
ロ演算でできるという作用を有する。
は、受信信号をチップクロックの2n倍のサンプリング
クロックでオーバサンプリングしてA/D変換し受信ベ
ースバンド信号を出力するA/Dコンバータと、受信タ
イミングに従って前記受信ベースバンド信号とパイロッ
ト拡散符号との相関をとり相関値を出力する相関器と、
前記相関値に基づいて前記受信ベースバンド信号と前記
受信タイミングとの位相差を求める位相差検出部と、前
記位相差をなくす方向に前記受信タイミングを変位させ
るタイミング制御部とを具備するものであり、位相差検
出部およびタイミング制御部における除算処理がモジュ
ロ演算でできるという作用を有する。
【0009】また、請求項2に記載の発明は、請求項1
記載のCDMA受信装置において、前記タイミング制御
部に、チップ単位で前記受信タイミングを変位させるチ
ップ移相変位部と、1/2nチップ単位で前記受信タイ
ミングを変位させる1/2nチップ移相変位部とを設け
たものであり、位相差検出部で求めたずれを補正するた
めの位相制御量をタイミング制御部へ指示する際、その
制御量をチップ周期の1/2n単位で直接指示できると
いう作用を有する。
記載のCDMA受信装置において、前記タイミング制御
部に、チップ単位で前記受信タイミングを変位させるチ
ップ移相変位部と、1/2nチップ単位で前記受信タイ
ミングを変位させる1/2nチップ移相変位部とを設け
たものであり、位相差検出部で求めたずれを補正するた
めの位相制御量をタイミング制御部へ指示する際、その
制御量をチップ周期の1/2n単位で直接指示できると
いう作用を有する。
【0010】また、請求項3に記載の発明は、請求項1
または請求項2記載のCDMA受信装置において、前記
タイミング制御部を、ハードウエアで実現する際、同期
回路で構成したものであり、位相制御速度が速くなると
ともにグリッジ等のノイズに対しても安定して動作する
という作用を有する。
または請求項2記載のCDMA受信装置において、前記
タイミング制御部を、ハードウエアで実現する際、同期
回路で構成したものであり、位相制御速度が速くなると
ともにグリッジ等のノイズに対しても安定して動作する
という作用を有する。
【0011】以下、本発明の実施の形態について、図1
から図5を用いて説明する。
から図5を用いて説明する。
【0012】(第1の実施の形態)本発明の第1の実施
の形態は、A/Dコンバータのサンプリングクロックを
チップクロックの2n倍としたCDMA受信装置であ
る。
の形態は、A/Dコンバータのサンプリングクロックを
チップクロックの2n倍としたCDMA受信装置であ
る。
【0013】図1に、本発明の第1の実施の形態のCD
MA受信装置を示す。図1において、A/Dコンバータ
1は、RF部において周波数変換、直交検波された受信
ベースバンド信号を、チップクロックより大きな周波数
でサンプリングし、A/D変換して、ディジタルベース
バンド信号へ変換する回路である。
MA受信装置を示す。図1において、A/Dコンバータ
1は、RF部において周波数変換、直交検波された受信
ベースバンド信号を、チップクロックより大きな周波数
でサンプリングし、A/D変換して、ディジタルベース
バンド信号へ変換する回路である。
【0014】相関器2は、受信ディジタルベースバンド
信号とパイロット拡散符号(パイロットチャネルに用い
られている拡散符号)との相関をとる回路である。相関
器2は、PN発生器、複素相関器、シンボル積分器で構
成されており、それらの動作タイミングは、タイミング
制御部4により制御される。受信タイミングに同期した
パイロット拡散符号と、その前のタイミング(Earlyタ
イミング)のパイロット拡散符号と、その後のタイミン
グ(Lateタイミング)のパイロット拡散符号で、受信デ
ィジタルベースバンド信号との相関をとっている。
信号とパイロット拡散符号(パイロットチャネルに用い
られている拡散符号)との相関をとる回路である。相関
器2は、PN発生器、複素相関器、シンボル積分器で構
成されており、それらの動作タイミングは、タイミング
制御部4により制御される。受信タイミングに同期した
パイロット拡散符号と、その前のタイミング(Earlyタ
イミング)のパイロット拡散符号と、その後のタイミン
グ(Lateタイミング)のパイロット拡散符号で、受信デ
ィジタルベースバンド信号との相関をとっている。
【0015】位相差検出部3は、相関器2から出力され
る相関値に基づいて、受信信号と受信タイミングとの位
相差を求め、現在の受信タイミングが受信信号と合って
いるかどうかの判断を行ない、受信タイミングの修正の
ための制御量をタイミング制御部4に指示する。また、
意図的に受信タイミングをずらす場合も同様に、タイミ
ング制御部4にその移行量を指示する。タイミング制御
部4は、位相差検出部3からの指示により、受信機の受
信タイミングをずらす機能をもつ。
る相関値に基づいて、受信信号と受信タイミングとの位
相差を求め、現在の受信タイミングが受信信号と合って
いるかどうかの判断を行ない、受信タイミングの修正の
ための制御量をタイミング制御部4に指示する。また、
意図的に受信タイミングをずらす場合も同様に、タイミ
ング制御部4にその移行量を指示する。タイミング制御
部4は、位相差検出部3からの指示により、受信機の受
信タイミングをずらす機能をもつ。
【0016】以上のように構成されたCDMA受信機に
ついて、図2を用いてその動作を説明する。まず、受信
ベースバンド信号は、A/Dコンバータ1にてオーバサ
ンプリングされる。いま、オーバサンプリング周波数は
チップレートの8倍(23倍)とする。相関器2では、
タイミング制御部4で指示される受信タイミング(図2
のa)で、その受信ベースバンド信号とパイロット拡散
符号との相関をとる。その前後(Early、Late)のタイ
ミング(図2のx、y)においても、パイロット拡散符
号との相関をとる。これらの相関値に基づいて、位相差
検出部3で、受信信号と受信タイミングとの位相差を求
める。この位相差はタイミング制御部4に送られ、位相
差をなくす方向に受信タイミングがずらされる。
ついて、図2を用いてその動作を説明する。まず、受信
ベースバンド信号は、A/Dコンバータ1にてオーバサ
ンプリングされる。いま、オーバサンプリング周波数は
チップレートの8倍(23倍)とする。相関器2では、
タイミング制御部4で指示される受信タイミング(図2
のa)で、その受信ベースバンド信号とパイロット拡散
符号との相関をとる。その前後(Early、Late)のタイ
ミング(図2のx、y)においても、パイロット拡散符
号との相関をとる。これらの相関値に基づいて、位相差
検出部3で、受信信号と受信タイミングとの位相差を求
める。この位相差はタイミング制御部4に送られ、位相
差をなくす方向に受信タイミングがずらされる。
【0017】例えば、タイミングを前方向(x方向)へ
2サンプルだけずらすとすると、タイミング制御部4へ
は、その方向(前方向)と、2サンプルという値を指示
する。またこの際、受信タイミングを意図的にずらす必
要がある場合、例えば、後方向(y方向)へ3チップと
1サンプルずらすとすると、この移行量を加えて指示す
ることができる。すなわち、(−2サンプル)+(3チ
ップと1サンプル)=(2チップと7サンプル)である
から、2チップと7サンプルだけ、後方向へずらされ
る。この演算において、オーバサンプル周波数がチップ
レートの8倍であることから、上記の演算はmod8の
モジュロ演算となり、ハードウェア/ソフトウェアでの
処理に何ら負荷とならない。
2サンプルだけずらすとすると、タイミング制御部4へ
は、その方向(前方向)と、2サンプルという値を指示
する。またこの際、受信タイミングを意図的にずらす必
要がある場合、例えば、後方向(y方向)へ3チップと
1サンプルずらすとすると、この移行量を加えて指示す
ることができる。すなわち、(−2サンプル)+(3チ
ップと1サンプル)=(2チップと7サンプル)である
から、2チップと7サンプルだけ、後方向へずらされ
る。この演算において、オーバサンプル周波数がチップ
レートの8倍であることから、上記の演算はmod8の
モジュロ演算となり、ハードウェア/ソフトウェアでの
処理に何ら負荷とならない。
【0018】また、1チップ=8サンプル(23サンプ
ル)であることから、位相差検出部3で受信タイミング
をサンプリング周期単位のみで管理している場合でも、
また、サンプリング周期+チップ単位で管理している場
合でも、サンプリング周期単位の3ビットからの繰上り
をチップ単位とするのみで、同様に管理できるという利
点がある。
ル)であることから、位相差検出部3で受信タイミング
をサンプリング周期単位のみで管理している場合でも、
また、サンプリング周期+チップ単位で管理している場
合でも、サンプリング周期単位の3ビットからの繰上り
をチップ単位とするのみで、同様に管理できるという利
点がある。
【0019】タイミング制御部4では、位相差検出部3
から指示された移行量に応じて、順次タイミングを変化
させる。その変化したタイミングを相関器2へ出力し、
受信タイミングをずらすことになる。
から指示された移行量に応じて、順次タイミングを変化
させる。その変化したタイミングを相関器2へ出力し、
受信タイミングをずらすことになる。
【0020】以上のように、本発明の第1の実施の形態
によれば、A/Dコンバータのサンプリングクロックを
チップクロックの2n倍にすることにより、位相差検出
部およびタイミング制御部を、簡単なモジュロ2nのハ
ードウェア/ソフトウェア演算処理手段で構成すること
ができる。
によれば、A/Dコンバータのサンプリングクロックを
チップクロックの2n倍にすることにより、位相差検出
部およびタイミング制御部を、簡単なモジュロ2nのハ
ードウェア/ソフトウェア演算処理手段で構成すること
ができる。
【0021】(第2の実施の形態)本発明の第2の実施
の形態は、タイミング制御部に、チップ単位の位相変位
部と1/2nチップ単位の位相変位部とを設けたCDM
A受信装置である。
の形態は、タイミング制御部に、チップ単位の位相変位
部と1/2nチップ単位の位相変位部とを設けたCDM
A受信装置である。
【0022】図3に、本発明の第2の実施の形態のCD
MA受信機を示す。第1の実施の形態と異なる点は、図
1のタイミング制御部4内に、2つのブロックを設けた
部分である。図3において、タイミング制御部34内のチ
ップ位相変位部341は、受信タイミングをチップ単位で
動かして変更するブロックである。また、1/2nチッ
プ位相変位部342は、A/D変換器の1サンプルタイミ
ング単位で受信タイミングの変更をするブロックであ
る。整合部343は、この2つのタイミングの変更を合成
するものである。
MA受信機を示す。第1の実施の形態と異なる点は、図
1のタイミング制御部4内に、2つのブロックを設けた
部分である。図3において、タイミング制御部34内のチ
ップ位相変位部341は、受信タイミングをチップ単位で
動かして変更するブロックである。また、1/2nチッ
プ位相変位部342は、A/D変換器の1サンプルタイミ
ング単位で受信タイミングの変更をするブロックであ
る。整合部343は、この2つのタイミングの変更を合成
するものである。
【0023】以上のように構成されたCDMA受信機に
ついて、その動作を説明する。まず、位相差検出部33か
らの位相変位量がタイミング制御部34に指示される。位
相変位量指示データの上位ビットはチップ単位相当とな
り、下位ビットはオーバサンプルのサンプル単位とな
る。タイミング制御部34のチップ位相変位部341では、
チップ単位のタイミング移行を制御する。すなわち、指
示ビットが0であれば、タイミングは変更せず、1であ
れば1チップの変位を実現するように、タイミングを制
御する。さらにそれ以上のチップ数であっても同様であ
る。このタイミング制御信号は、整合部343へ出力され
る。1/2nチップ位相変位部342では、1チップ未満の
1/2nチップ単位の位相変位を制御する。このタイミ
ング制御信号も整合部343へ出力される。整合部343で
は、チップ位相変位部341と1/2nチップ位相変位部34
2の、2つのブロックの変更内容を併せることにより、
位相差検出部33からの指示の位相変位を実現することが
できる。
ついて、その動作を説明する。まず、位相差検出部33か
らの位相変位量がタイミング制御部34に指示される。位
相変位量指示データの上位ビットはチップ単位相当とな
り、下位ビットはオーバサンプルのサンプル単位とな
る。タイミング制御部34のチップ位相変位部341では、
チップ単位のタイミング移行を制御する。すなわち、指
示ビットが0であれば、タイミングは変更せず、1であ
れば1チップの変位を実現するように、タイミングを制
御する。さらにそれ以上のチップ数であっても同様であ
る。このタイミング制御信号は、整合部343へ出力され
る。1/2nチップ位相変位部342では、1チップ未満の
1/2nチップ単位の位相変位を制御する。このタイミ
ング制御信号も整合部343へ出力される。整合部343で
は、チップ位相変位部341と1/2nチップ位相変位部34
2の、2つのブロックの変更内容を併せることにより、
位相差検出部33からの指示の位相変位を実現することが
できる。
【0024】以上のように、本発明の第2の実施の形態
によれば、タイミング制御部に、チップ単位の位相変位
部と1/2nチップ単位の位相変位部とを設けることに
より、位相差検出部で求めた位相差を補正するための位
相制御量をタイミング制御部へ指示する際、その位相制
御量を1/2nチップ単位で直接指示することが可能と
なる。
によれば、タイミング制御部に、チップ単位の位相変位
部と1/2nチップ単位の位相変位部とを設けることに
より、位相差検出部で求めた位相差を補正するための位
相制御量をタイミング制御部へ指示する際、その位相制
御量を1/2nチップ単位で直接指示することが可能と
なる。
【0025】(第3の実施の形態)本発明の第3の実施
の形態は、タイミング制御部を同期回路で構成したCD
MA受信装置である。
の形態は、タイミング制御部を同期回路で構成したCD
MA受信装置である。
【0026】図4に、本発明の第3の実施の形態のCD
MA受信機を示す。図3のタイミング制御部34の内部を
実現する構成を示したものである。図4において、チッ
プクロック446は、整合部443で最終的にタイミング制御
されたものである。このクロック446を進めるか遅らす
ことにより、受信タイミングの制御が行なわれる。クロ
ック444は、チップ位相変位部441で制御されたクロック
であり、クロック445は、1/2nチップ位相変位部442
で制御されたクロックである。クロック444から作成さ
れたクロック446のタイミング信号は、サンプリングク
ロックで動く同期系回路の動作イネーブル信号として機
能する。
MA受信機を示す。図3のタイミング制御部34の内部を
実現する構成を示したものである。図4において、チッ
プクロック446は、整合部443で最終的にタイミング制御
されたものである。このクロック446を進めるか遅らす
ことにより、受信タイミングの制御が行なわれる。クロ
ック444は、チップ位相変位部441で制御されたクロック
であり、クロック445は、1/2nチップ位相変位部442
で制御されたクロックである。クロック444から作成さ
れたクロック446のタイミング信号は、サンプリングク
ロックで動く同期系回路の動作イネーブル信号として機
能する。
【0027】以上のように構成されたCDMA受信機の
動作を、図5を参照して説明する。図5(1)は、1/
2nチップ位相変位部442の出力信号(クロック445)で
ある。図5(2)は、チップ位相変位部441の出力信号
(クロック444)であり、横軸の1単位はともに1/2n
チップ期間である。
動作を、図5を参照して説明する。図5(1)は、1/
2nチップ位相変位部442の出力信号(クロック445)で
ある。図5(2)は、チップ位相変位部441の出力信号
(クロック444)であり、横軸の1単位はともに1/2n
チップ期間である。
【0028】まず、位相差検出部43から位相変位量が、
チップ位相変位部441と1/2nチップ位相変位部442に
指示される。1/2nチップ位相変位部442では、図5
(1)のようなタイミング信号のクロック445を生成す
る。例えば、1クロック(1クロック=1/2nチップ
とすると)だけ位相を進めるという指示であれば、図5
(1)の2行目の信号を出力し、7クロックだけ位相を
進めるという指示であれば、図5(1)の7行目の信号
を出力する。この信号のH区間はフリップフロップのイ
ネーブル信号となる。1クロックだけ位相を進める場合
は、1クロック期間だけ多く回路を動作させるようにイ
ネーブル信号を出すことにより、回路の動作を1クロッ
ク期間だけ早める。
チップ位相変位部441と1/2nチップ位相変位部442に
指示される。1/2nチップ位相変位部442では、図5
(1)のようなタイミング信号のクロック445を生成す
る。例えば、1クロック(1クロック=1/2nチップ
とすると)だけ位相を進めるという指示であれば、図5
(1)の2行目の信号を出力し、7クロックだけ位相を
進めるという指示であれば、図5(1)の7行目の信号
を出力する。この信号のH区間はフリップフロップのイ
ネーブル信号となる。1クロックだけ位相を進める場合
は、1クロック期間だけ多く回路を動作させるようにイ
ネーブル信号を出すことにより、回路の動作を1クロッ
ク期間だけ早める。
【0029】また、チップ位相変位部441では、指示さ
れた位相変位量に対して、図5(2)のようなタイミン
グのクロック444を生成する。例えば、1チップだけ位
相を進めるという指示であれば、図5(2)の1行目の
信号を出力し、9チップだけ位相を進めるという指示で
あれば、図5(2)の9行目の信号を出力する。この信
号のH区間は、相関器42の各回路のイネーブル信号とな
り、具体的にはフリップフロップのイネーブル信号とな
る。1チップだけ位相を進める場合は、1チップ期間だ
け早く次のイネーブル信号を出すことにより、回路の動
作を1チップ期間だけ早める。
れた位相変位量に対して、図5(2)のようなタイミン
グのクロック444を生成する。例えば、1チップだけ位
相を進めるという指示であれば、図5(2)の1行目の
信号を出力し、9チップだけ位相を進めるという指示で
あれば、図5(2)の9行目の信号を出力する。この信
号のH区間は、相関器42の各回路のイネーブル信号とな
り、具体的にはフリップフロップのイネーブル信号とな
る。1チップだけ位相を進める場合は、1チップ期間だ
け早く次のイネーブル信号を出すことにより、回路の動
作を1チップ期間だけ早める。
【0030】整合部443では、クロック444とクロック44
5の信号を併せて、クロック446として相関器2へ出力す
る。整合部443を単純なOR回路構成とすると、チップ
位相変位部441と1/2nチップ位相変位部442では、ク
ロック444とクロック445の2つの信号が同時にHとなら
ないような制御が必要である。また逆に、チップ位相変
位部441と1/2nチップ位相変位部442を単純な回路構
成とするには、整合部443で同様な制御が必要となる。
5の信号を併せて、クロック446として相関器2へ出力す
る。整合部443を単純なOR回路構成とすると、チップ
位相変位部441と1/2nチップ位相変位部442では、ク
ロック444とクロック445の2つの信号が同時にHとなら
ないような制御が必要である。また逆に、チップ位相変
位部441と1/2nチップ位相変位部442を単純な回路構
成とするには、整合部443で同様な制御が必要となる。
【0031】以上のように、本発明の第3の実施の形態
によれば、CDMA受信機のタイミング制御部を同期回
路で構成したので、受信機をハードウェアで構成しやす
くなり、位相制御速度が速くなるとともに、グリッジ等
のノイズに対しても安定して動作する。
によれば、CDMA受信機のタイミング制御部を同期回
路で構成したので、受信機をハードウェアで構成しやす
くなり、位相制御速度が速くなるとともに、グリッジ等
のノイズに対しても安定して動作する。
【0032】なお、図5には位相を進める場合のタイミ
ングのみを示したが、遅らせる場合も同様の考え方で、
整合部443で整合をとりクロック446として出力すること
で実現できる。また、以上の説明では、2nのn=3と
してモジュロ8の回路で構成した例を説明したが、その
他のn(1以上)についても同様に実施可能である。
ングのみを示したが、遅らせる場合も同様の考え方で、
整合部443で整合をとりクロック446として出力すること
で実現できる。また、以上の説明では、2nのn=3と
してモジュロ8の回路で構成した例を説明したが、その
他のn(1以上)についても同様に実施可能である。
【0033】
【発明の効果】以上のように本発明は、CDMA受信機
のタイミング制御部において、受信ベースバンド信号を
サンプリングしてディジタルベースバンド信号に変換す
るA/Dコンバータのサンプリングクロックを、チップ
クロックの2n倍にすることにより、位相差検出部およ
びタイミング制御部のハードウェア/ソフトウェア処理
手段を単純化できるという効果が得られる。
のタイミング制御部において、受信ベースバンド信号を
サンプリングしてディジタルベースバンド信号に変換す
るA/Dコンバータのサンプリングクロックを、チップ
クロックの2n倍にすることにより、位相差検出部およ
びタイミング制御部のハードウェア/ソフトウェア処理
手段を単純化できるという効果が得られる。
【0034】また、タイミング制御部に、チップ単位の
位相変位部と1/2nチップ単位の位相変位部とを設け
ることにより、位相差検出部で求めた位相差を補正する
ための位相制御量をタイミング制御部へ指示する際、そ
の位相制御量を1/2nチップ単位で直接指示すること
ができるという効果が得られる。
位相変位部と1/2nチップ単位の位相変位部とを設け
ることにより、位相差検出部で求めた位相差を補正する
ための位相制御量をタイミング制御部へ指示する際、そ
の位相制御量を1/2nチップ単位で直接指示すること
ができるという効果が得られる。
【0035】また、タイミング制御部を同期回路で構成
することにより、受信機をハードウェアで構成しやすく
なり、位相制御速度が速くなるとともに、グリッジ等の
ノイズに対しても安定して動作するという効果が得られ
る。
することにより、受信機をハードウェアで構成しやすく
なり、位相制御速度が速くなるとともに、グリッジ等の
ノイズに対しても安定して動作するという効果が得られ
る。
【図1】本発明の第1の実施の形態におけるCDMA受
信機のブロック図、
信機のブロック図、
【図2】本発明の第1の実施の形態におけるCDMA受
信機の動作説明のためのタイミング図、
信機の動作説明のためのタイミング図、
【図3】本発明の第2の実施の形態におけるCDMA受
信機のブロック図、
信機のブロック図、
【図4】本発明の第3の実施の形態におけるCDMA受
信機のブロック図、
信機のブロック図、
【図5】(1)は本発明の第3の実施の形態における1
/2nチップ位相変位部の出力信号の例、(2)は本発
明の第3の実施の形態におけるチップ位相変位部の出力
信号の例、
/2nチップ位相変位部の出力信号の例、(2)は本発
明の第3の実施の形態におけるチップ位相変位部の出力
信号の例、
【図6】従来のCDMA受信機のブロック図である。
【符号の説明】 1、31、41、61 A/D変換器 2、32、42、62 相関器 3、33、43、63 位相差検出部 4、34、44、64 タイミング制御部 341、441 チップ位相変位部 342、442 1/2nチップ位相変位部 343、443 整合部 444 チップ位相変位部出力信号 445 1/2nチップ位相変位部出力信号 446 制御後チップクロック
Claims (3)
- 【請求項1】 受信信号をチップクロックの2n倍のサ
ンプリングクロックでオーバサンプリングしてA/D変
換し受信ベースバンド信号を出力するA/Dコンバータ
と、受信タイミングに従って前記受信ベースバンド信号
とパイロット拡散符号との相関をとり相関値を出力する
相関器と、前記相関値に基づいて前記受信ベースバンド
信号と前記受信タイミングとの位相差を求める位相差検
出部と、前記位相差をなくす方向に前記受信タイミング
を変位させるタイミング制御部とを具備することを特徴
とするCDMA受信装置。 - 【請求項2】 前記タイミング制御部に、チップ単位で
前記受信タイミングを変位させるチップ移相変位部と、
1/2nチップ単位で前記受信タイミングを変位させる
1/2nチップ移相変位部と、を設けたことを特徴とす
る請求項1記載のCDMA受信装置。 - 【請求項3】 前記タイミング制御部を、同期回路で構
成したことを特徴とする請求項1または請求項2記載の
CDMA受信装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9124749A JPH10303782A (ja) | 1997-04-30 | 1997-04-30 | Cdma受信装置 |
EP98302896A EP0876000A3 (en) | 1997-04-30 | 1998-04-15 | Oversampling CDMA receiver |
US09/062,702 US6236648B1 (en) | 1997-04-30 | 1998-04-20 | CDMA receiver |
KR1019980014864A KR100294313B1 (ko) | 1997-04-30 | 1998-04-25 | 씨디엠에이수신기 |
CA002236287A CA2236287C (en) | 1997-04-30 | 1998-04-29 | Cdma receiver |
CN98107473A CN1097369C (zh) | 1997-04-30 | 1998-04-29 | Cdma接收机 |
MXPA/A/1998/003385A MXPA98003385A (en) | 1997-04-30 | 1998-04-29 | Receiver for multiple access of cod division |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9124749A JPH10303782A (ja) | 1997-04-30 | 1997-04-30 | Cdma受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10303782A true JPH10303782A (ja) | 1998-11-13 |
Family
ID=14893170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9124749A Pending JPH10303782A (ja) | 1997-04-30 | 1997-04-30 | Cdma受信装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6236648B1 (ja) |
EP (1) | EP0876000A3 (ja) |
JP (1) | JPH10303782A (ja) |
KR (1) | KR100294313B1 (ja) |
CN (1) | CN1097369C (ja) |
CA (1) | CA2236287C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100364754B1 (ko) * | 1999-12-02 | 2002-12-16 | 엘지전자 주식회사 | 고속 피엔 코드 탐색 장치 |
JP2002368653A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Kokusai Electric Inc | 拡散符号発生回路及び復調回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001097397A1 (fr) * | 2000-06-05 | 2001-12-20 | Linkair Communications, Inc. | Procede d'accrochage par synchronisation d'une liaison descendante dans l'acces multiple par code de repartition (amcr) |
US7231000B2 (en) * | 2001-10-22 | 2007-06-12 | Broadcom Corporation | System and method for DC offset compensation and bit synchronization |
US8363690B2 (en) * | 2002-08-28 | 2013-01-29 | Alcatel Lucent | Codeword synthesizing system and a correlation system, methods of operation thereof and a spread spectrum communications transceiver employing the same |
KR101025245B1 (ko) * | 2005-01-31 | 2011-03-29 | 지티이 코포레이션 | 더블링 샘플링에 근거한 베이스밴드 처리 방법 |
JP4829571B2 (ja) * | 2005-09-09 | 2011-12-07 | 株式会社日立製作所 | 受信装置および測位測距システム |
CN1929311B (zh) * | 2006-09-22 | 2010-05-12 | 威盛电子股份有限公司 | 运用单一模拟至数字转换器的编码译码器及信号处理方法 |
US7382292B1 (en) * | 2006-11-10 | 2008-06-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for efficient signal interpolation |
US8849226B2 (en) | 2009-08-13 | 2014-09-30 | Cascoda Limited | Wireless receiver |
GB2472774B (en) * | 2009-08-13 | 2011-10-05 | Cascoda Ltd | Wireless receiver |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4665404A (en) * | 1983-10-24 | 1987-05-12 | Offshore Navigation, Inc. | High frequency spread spectrum positioning system and method therefor |
FR2679096B1 (fr) | 1991-07-12 | 1996-06-07 | Seb Sa | Ensemble chauffant pour appareil a chauffage electrique, en particulier bouilloire. |
ATE187254T1 (de) * | 1992-01-24 | 1999-12-15 | Novatel Inc | Empfänger für pseudozufällige rauschsignale, der vielwegverzerrungen durch dynamisches einstellen der zeitverzögerung zwischen frühen und späten korrelatoren kompensiert |
US5590160A (en) * | 1992-12-30 | 1996-12-31 | Nokia Mobile Phones Ltd. | Symbol and frame synchronization in both a TDMA system and a CDMA |
US5349606A (en) * | 1992-12-31 | 1994-09-20 | Gte Government Systems Corporation | Apparatus for multipath DSSS communications |
US5361276A (en) * | 1993-09-13 | 1994-11-01 | At&T Bell Laboratories | All digital maximum likelihood based spread spectrum receiver |
GB2292053B (en) * | 1994-07-28 | 1998-08-26 | Roke Manor Research | Synchronisation apparatus |
EP0749223B1 (en) * | 1994-12-28 | 2004-12-08 | NTT DoCoMo, Inc. | Device and method for initially synchronizing spread-spectrum code of cdma transmission system |
JPH0918446A (ja) | 1995-06-28 | 1997-01-17 | Oki Electric Ind Co Ltd | 同期追従回路 |
JP2723094B2 (ja) * | 1995-11-07 | 1998-03-09 | 日本電気株式会社 | Cdma受信装置 |
-
1997
- 1997-04-30 JP JP9124749A patent/JPH10303782A/ja active Pending
-
1998
- 1998-04-15 EP EP98302896A patent/EP0876000A3/en not_active Withdrawn
- 1998-04-20 US US09/062,702 patent/US6236648B1/en not_active Expired - Fee Related
- 1998-04-25 KR KR1019980014864A patent/KR100294313B1/ko not_active IP Right Cessation
- 1998-04-29 CN CN98107473A patent/CN1097369C/zh not_active Expired - Fee Related
- 1998-04-29 CA CA002236287A patent/CA2236287C/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100364754B1 (ko) * | 1999-12-02 | 2002-12-16 | 엘지전자 주식회사 | 고속 피엔 코드 탐색 장치 |
JP2002368653A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Kokusai Electric Inc | 拡散符号発生回路及び復調回路 |
JP4628591B2 (ja) * | 2001-06-07 | 2011-02-09 | 株式会社日立国際電気 | 拡散符号発生回路及び復調回路 |
Also Published As
Publication number | Publication date |
---|---|
CA2236287C (en) | 2002-03-26 |
CN1097369C (zh) | 2002-12-25 |
US6236648B1 (en) | 2001-05-22 |
CN1198626A (zh) | 1998-11-11 |
CA2236287A1 (en) | 1998-10-30 |
KR100294313B1 (ko) | 2001-07-12 |
EP0876000A2 (en) | 1998-11-04 |
KR19980081748A (ko) | 1998-11-25 |
EP0876000A3 (en) | 2000-11-02 |
MX9803385A (es) | 1998-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08256094A (ja) | 時分割多元接続システムおよび符号分割多元接続システムの両方における記号およびフレームの同期 | |
JPH10303782A (ja) | Cdma受信装置 | |
JPH10303783A (ja) | スペクトル直接拡散通信システムにおける復調装置及び同システムにおける相関器 | |
JP4720658B2 (ja) | 同期検出回路およびマルチモード無線通信装置 | |
JP2006311500A (ja) | インパルス無線通信装置 | |
JPH11150523A (ja) | スペクトラム拡散送信装置、スペクトラム拡散受信装置及びスペクトラム拡散通信システム | |
CZ285354B6 (cs) | Způsob synchronizace vzorkového signálu hodin s přijímaným datovým signálem a zařízení ke provádění tohoto způsobu | |
JP2001016136A (ja) | 直接拡散cdma受信機 | |
US8358727B2 (en) | Wireless apparatus | |
US20140226771A1 (en) | Timing recovery circuit and receiver circuit including the same | |
JP3064867B2 (ja) | データ受信装置 | |
JP3408433B2 (ja) | スペクトル拡散受信機 | |
US6959035B2 (en) | Post-correlation interpolation for delay locked loops | |
JP3477827B2 (ja) | 拡散符号発生方法及び装置 | |
JP3839636B2 (ja) | 受信装置 | |
JP3406167B2 (ja) | 同期装置 | |
JPH0865207A (ja) | 同期装置 | |
JPH09238093A (ja) | スペクトル拡散受信装置 | |
JP3251464B2 (ja) | クロック再生回路 | |
KR100731260B1 (ko) | 이동형 방송 수신기에서의 트래커 | |
JP3318179B2 (ja) | データ受信装置 | |
JPS604341A (ja) | スペクトラム拡散通信方式における受信回路 | |
JP4029690B2 (ja) | 同期補足回路 | |
JPH11122216A (ja) | スペクトラム拡散通信受信装置及びその同期確立方法 | |
JPH0951290A (ja) | スペクトラム拡散通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |