JP5432335B2 - ドップラー周波数推定回路 - Google Patents

ドップラー周波数推定回路 Download PDF

Info

Publication number
JP5432335B2
JP5432335B2 JP2012151376A JP2012151376A JP5432335B2 JP 5432335 B2 JP5432335 B2 JP 5432335B2 JP 2012151376 A JP2012151376 A JP 2012151376A JP 2012151376 A JP2012151376 A JP 2012151376A JP 5432335 B2 JP5432335 B2 JP 5432335B2
Authority
JP
Japan
Prior art keywords
signal
output
outputting
difference
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012151376A
Other languages
English (en)
Other versions
JP2012227948A (ja
Inventor
雅人 田中
博次 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012151376A priority Critical patent/JP5432335B2/ja
Publication of JP2012227948A publication Critical patent/JP2012227948A/ja
Application granted granted Critical
Publication of JP5432335B2 publication Critical patent/JP5432335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuits Of Receivers In General (AREA)

Description

本発明は、地上デジタル放送受信機等のOFDM(Orthogonal Frequency Division Multiplex:直交周波数分割多重)受信機に設けられるドップラー周波数推定回路に関するものである。
図2は、従来の地上デジタル放送受信機の概略の構成図である。
この地上デジタル放送受信機は、OFDM変調されたUHF(Ultra High Frequency)帯の無線信号RFを受信するアンテナ1と、このアンテナ1で受信した無線信号RFを局部発振部2の局部発振信号LOで周波数変換して所望の受信チャネルの中間周波信号IFを生成するチューナ3を有している。中間周波信号IFは、利得制御信号AGCで増幅度が制御される可変利得増幅器(以下、「AMP」という)4で平均電力が一定の値になるように増幅され、アナログ・デジタル変換器(以下、「ADC」という)5に与えられるようになっている。ADC5の出力側には、電力算出部6が接続されている。
電力算出部6は、ADC5でデジタル値に変換された時間領域の信号に基づいて、AMP4の出力信号の平均電力に応じた値を算出するものである。電力算出部6の出力信号CONはデジタル・アナログ変換器(以下、「DAC」という)7に与えられ、このDAC7でアナログ信号に変換されて、利得制御信号AGCとしてAMP4に与えられるようになっている。
更に、ADC5の出力側には、高速フーリエ変換器(以下、「FFT」という)8が接続されている。FFT8は、ADC5でデジタル値に変換された時間領域の信号を、OFDMを構成する複数の搬送波に対応する周波数領域の信号に変換するものである。FFT8の出力側には、複数の搬送波間の同期を取って受信データを生成する等化器(EQU)9が接続されている。更に、この等化器9の出力側には、図示しないが、エラー訂正部、映像音声再生部等が接続されている。
この地上デジタル放送受信機では、アンテナ1で受信された無線信号RFから所望の信号がチューナ3で選択され、中間周波信号IFに変換される。中間周波信号IFには複数の搬送波が多重され、各搬送波は放送内容や制御信号を構成するデータで直交変調されている。中間周波信号IFは、AMP4で所定のレベルに増幅されてADC5に与えられ、サンプリングクロックに従ってデジタル値に変換される。ADC5でデジタル値に変換された受信信号は、FFT8に与えられて搬送波毎の信号に分離されて受信データが生成され、等化器9で複数の搬送波間の同期が取られて受信データが生成される。受信データは、映像音声再生部等によって映像や音声として再生される。
一方、ADC5でデジタル値に変換された受信信号は電力算出部6に与えられ、一定期間の平均電力が計算される。電力算出部6で算出された平均電力の値は、DAC7によってアナログの利得制御信号AGCに変換され、AMP4に与えられる。AMP4では、利得制御信号AGCが大きくなると増幅度が低下し、利得制御信号AGCが小さくなると増幅度が増加する。これにより、AMP4の出力信号の平均電力は、所定の値に収束する。
従って、AMP4から出力される平均電力を、ADC5の最適な入力レベルとなるように設定することで、このADC5から適切にデジタル値に変換された受信信号が得られる。
特開2000−22661号公報 特開2005−45664号公報 特開2004−153811号公報
しかしながら、前記地上デジタル放送受信機は、受信レベルの変動を抑制して良好な受信状態を保つように構成されているが、低速移動時等のドップラー周波数が低い場合は、利得制御信号AGCの変化が少なくなる。前記地上デジタル放送受信機は、変化が生じた状態数等でドップラー周波数を推定するため、推定精度が下がって誤ったドップラー周波数を示す確率が増えるという課題があった。
本発明は、OFDM受信機のドップラー周波数検出等に使用するための、低速移動時でもドップラー周波数が検出可能なドップラー周波数推定回路を提供することを目的としている。
本発明のドップラー周波数推定回路は、OFDM変調された無線信号を復調して得られた受信信号が入力され、該受信信号と第1の閾値と比較し、一定時間毎にその時間内で該受信信号が該第1の閾値を通過する回数をカウントし、カウントした値に基づくカウント信号を出力するカウント手段と、前記カウント信号が入力され、該カウント信号と第2の閾値と比較し、前記カウントした値が前記第2の閾値より大きい場合に1加算し、それ以外の場合に1減算する第1の出力信号を出力する第1の比較手段と、前記第1の出力信号が入力され、該第1の出力信号を前記一定時間遅延させた第1の遅延信号を出力する第1の遅延手段と、前記第1の出力信号と前記第1の遅延信号とが入力され、該第1の出力信号と該第1の遅延信号の差分を算出し、第1の差分出力信号を出力する第1の差分算出手段と、前記第1の差分出力信号の高周波成分を除去してドップラー検出信号を出力する平滑手段と、を備えたことを特徴としている。
本発明のドップラー周波数推定回路は、カウント手段と比較手段を用いるだけで、電力計算を行わずにドップラー周波数を推定するためのドップラー検出信号を生成している。これにより、演算規模が縮小され、かつ低速移動時等においてもドップラー周波数を精度良く推定することができるという効果がある。
本発明の実施例1のドップラー周波数推定回路の構成図である。 従来の地上デジタル放送受信機の概略の構成図である。 振幅rと確率密度分布p(r)の関係を示すグラフである。 本発明の参考例1の地上デジタル放送受信機を示す概略の構成図である。 本発明の参考例2の地上デジタル放送受信機を示す概略の構成図である。
本発明を実施するための形態は、受信信号の電力変動情報をより細かく生成することで、低いドップラー周波数であっても、推定精度を落とさないようにするものであり、次のような処理を行うようにしている。
先ず、受信したOFDM信号の電力変動を求め、次に、OFDM信号振幅の特徴を利用することによって演算規模を削減する。即ち、OFDM信号は、複数の直交正弦波の足し合わせで構成され、その振幅は正規分布で近似することができる。このため、信号の振幅z(t)は、次式で表される。
z(t)=x(t)+jy(t)
ここで、x(t),y(t)が、各々独立した正規分布で近似できるとすると、次式のようになる。
Figure 0005432335

次に本信号の振幅をr(t)とすると、r(t)=√{x(t)+y(t)}となるので、振幅の確率密度分布p(r)は、次のようになる。図3は、振幅rと確率密度分布p(r)の関係を示すグラフである。
Figure 0005432335

そして、OFDM信号が持つ上記信号振幅分布を元に利得制御を行う。
本発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
本発明の実施例1を説明する前に、先ず、本実施例1の前提となる参考例1について説明する。
[参考例1]
図4は、本発明の参考例1の地上デジタル放送受信機を示す概略の構成図であり、図2中の要素と共通の要素には共通の符号が付されている。
この地上デジタル放送受信機は、OFDM変調されたUHF帯の無線信号RFを受信するアンテナ1と、このアンテナ1で受信した無線信号RFを局部発振部2の局部発振信号LOで周波数変換して所望の受信チャネルの中間周波信号IFを生成するチューナ3を有している。中間周波信号IFは、利得制御信号AGCで増幅度が制御されるAMP4で平均電力が一定の値になるように増幅され、ADC5に与えられるようになっている。ADC5の出力側には、FFT8とレベル制御回路10が接続されている。
FFT8は、ADC5でデジタル値に変換された時間領域の信号を、OFDMを構成する複数の搬送波に対応する周波数領域の信号に変換するものである。FFT8の出力側には、複数の搬送波間の同期を取って受信データを生成する2組の等化器(EQU)9A,9Bが接続されている。
等化器9A,9Bは、ドップラー現象による遅延時間の変動に対する特性が異なるもので、例えば、等化器9Aは応答速度を重視した設定により、遅延時間の変動が大きい入力信号に適したものとなっている。また、等化器9Bは、精度と安定度を重視した設定により、遅延時間の変動の少ない入力信号に対して高精度の特性を示すようになっている。等化器9A,9Bの出力側は、セレクタ32を介して図示しないエラー訂正部、映像音声再生部等に接続されている。
レベル制御回路10は、ADC5でデジタル値に変換された信号を、閾値TH1と比較する比較器(CMP)11を有している。比較器11は、ADC5から出力される信号が閾値TH1よりも大きいときに“1”となる信号をカウンタ(CNT)12に与えるものである。カウンタ12は、比較器11から与えられる信号が“1”のときに、ADC5のサンプリングクロックCLKをカウントするものである。カウンタ12のカウント値は、移動平均部13に与えられるようになっている。
移動平均部13は、カウンタ12のカウント値を、シンボルタイミング信号TIMに従って一定期間累積加算し、その加算値を制御信号CONとして出力するものである。制御信号CONは、DAC7とドップラー周波数検出器20に与えられるようになっている。
DAC7は、レベル制御回路10の移動平均部13から出力される制御信号CONをアナログ信号に変換し、利得制御信号AGCとしてAMP4に与えるものである。
一方、ドップラー周波数検出器20は、レベル制御回路10の移動平均部13から出力される制御信号CONに基づいて、この地上デジタル放送受信機の移動に伴う受信周波数の変化、即ち、ドップラー周波数を検出するものである。
このドップラー周波数検出器20は、微分部21、0クロス検出部22、パルスカウント部23及び平滑部24で構成されている。微分部21は、シンボルタイミング信号TIM毎に移動平均部13から出力される制御信号CONの増減を算出して0クロス検出部22に与えるものである。制御信号CONが増加すれば、微分部21から+の結果が出力され、減少すれば−の結果が出力される。
0クロス検出部22は、微分部21から与えられる値が0を交差したことを検出してパルス信号を出力するものである。即ち、0クロス検出部22は、微分部21から与えられる値が+から−に変化したときと、−から+に変化したときに、それぞれパルス信号を出力するようになっている。
パルスカウント部23は、一定期間(例えば、1秒)毎に、その期間中に0クロス検出部22から出力されるパルス信号の数をカウントするものである。一定期間にパルスカウント部23でカウントされたカウント値は、平滑部24へ与えられるようになっている。
平滑部24は、パルスカウント部23から出力されるカウント値に含まれる高周波成分を除去し、ドップラー検出信号DETを出力する低域通過フィルタである。ドップラー検出信号DETは、比較器31に与えられて閾値TH2と比較され、この比較器31の比較結果の信号が、セレクタ32に対する選択信号として与えられるようになっている。
セレクタ32では、選択信号に従って、ドップラー検出信号DETが閾値TH2を超えたときは、応答速度を重視した等化器9Aを選択し、ドップラー検出信号DETが閾値TH2以下のときは、精度と安定度を重視した等化器9Bを選択するようになっている。
次に動作を説明する。
参考例1の地上デジタル放送受信機では、アンテナ1で450〜700MHzの無線信号RFが受信され、チューナ3で選択された所望のチャネルの信号が、中心周波数を約500kHzとして帯域が約450kHzの中間周波信号IFに変換される。この中間周波信号IFには、例えば108波の搬送波が多重されており、各搬送波は放送内容や制御信号を構成するデータによって直交変調されている。チューナ3から出力された中間周波信号IFは、AMP4によって所定のレベルに増幅されてADC5に与えられ、例えば2MHzのサンプリングクロックCLKに従ってデジタル値に変換される。ADC5でデジタル値に変換された受信信号は、FFT8とレベル制御回路10に与えられる。
FFT8に与えられた受信信号は、搬送波毎の信号に分離されて等化器9A,9Bに与えられる。等化器9A,9Bでは、それぞれの特性に従って複数の搬送波間の同期を取って受信データが生成される。等化器9A,9Bの出力信号はセレクタ32へ与えられ、選択信号に従って一方が選択される。セレクタ32で選択された信号は、受信データとして図示しないエラー訂正部や映像音声再生部等に与えられ、映像や音声として再生される。
一方、レベル制御回路10に与えられた受信信号は、比較器11によって閾値TH1と比較される。受信信号のレベルが閾値TH1よりも大きいと、比較器11の出力信号は“1”となり、カウンタ12は、サンプリングクロックCLKによってカウントアップされる。なお、受信信号のレベルが閾値TH1以下のときは、比較器11の出力信号は“0”となり、カウンタ12の動作は停止される。カウンタ12のカウント値は、一定期間(例えば、搬送波の変調単位である1シンボルの期間=約1ms)毎に移動平均部13に与えられる。
移動平均部13において、カウンタ12のカウント値はシンボルタイミング信号TIMに従って一定回数(例えば最新の10回分)だけ累積加算されて移動平均がとられ、制御信号CONとして出力されてDAC7とドップラー周波数検出器20に与えられる。
DAC7では、レベル制御回路10の移動平均部13から与えられる制御信号CONがアナログ信号に変換され、利得制御信号AGCとしてAMP4に与えられる。ここで、ADC5の出力レベルが上昇してレベル制御回路10に与えられる受信信号が大きくなると、閾値TH1を超える頻度が増加する。これにより、カウンタ12のカウント値は増加し、移動平均部13から出力される制御信号CONも増加する。この結果、利得制御信号AGCも大きくなり、AMP4の増幅度が低下してこのAMP4の出力信号のレベルは低下する。
逆に、ADC5の出力レベルが低下してレベル制御回路10に与えられる受信信号も小さくなり、閾値TH1を超える頻度が減少する。これにより、カウンタ12のカウント値は減少し、移動平均部13から出力される制御信号CONも減少する。この結果、利得制御信号AGCは小さくなり、AMP4の増幅度が上昇してこのAMP4の出力信号のレベルは上昇する。このようなフィードバック作用により、AMP4の出力信号の平均電力は、所定の値に収束する。
一方、ドップラー周波数検出器20において、シンボルタイミング信号TIM毎に移動平均部13から出力される制御信号CONは、微分部21によってその増減が算出されて0クロス検出部22に与えられる。0クロス検出部22では、微分部21から与えられる制御信号CONの増減の符号の反転が検出され、符号が反転する度にパルス信号が出力される。
0クロス検出部22から出力されるパルス信号は、パルスカウント部23に与えられ、一定期間(例えば、1秒)毎のパルス信号の数がカウントされる。そして、一定期間にパルスカウント部23でカウントされたカウント値は、平滑部24へ与えられて高周波成分が除去され、ドップラー検出信号DETとして出力される。即ち、ドップラー検出信号DETは、利得制御信号AGCの周波数に対応したものとなる。
ドップラー検出信号DETは、比較器31に与えられて閾値TH2と比較され、この比較器31の比較結果の信号が、セレクタ32に対する選択信号として与えられる。これにより、セレクタ32では、ドップラー検出信号DETが閾値TH2を超えるときは、応答速度を重視した等化器9Aが選択され、ドップラー検出信号DETが閾値TH2以下のときは、精度と安定度を重視した等化器9Bが選択される。
以上のように、この参考例1の地上デジタル放送受信機は、レベル制御回路10で生成された制御信号CON(利得制御信号AGCの元になる信号)に基づいて、ドップラー検出信号DETを生成するドップラー周波数検出器20を有している。
一般的に、ドップラー周波数が低いときには、利得制御信号AGCの変化が緩やかで周波数が低く、ドップラー周波数が高いときには、利得制御信号AGCの変化が激しく周波数が高くなるという傾向がある。従って、ドップラー周波数検出回路20で生成されたドップラー検出信号DETを閾値TH2と比較し、比較結果の信号を選択信号として2種類の特性を有する等化器9A,9Bの内の1つを選択することにより、適切な等化器による受信データの生成処理が可能になるという利点がある。
次に本実施例1を説明する。
[本実施例1の説明]
図1は、本発明の実施例1のドップラー周波数推定回路の構成図である。このドップラー周波数推定回路は、図4中のレベル制御回路10とドップラー周波数検出器20に対応するもので、これらのレベル制御回路10とドップラー周波数検出器20に代えて用いることができる。
ドップラー周波数推定回路は、ADC5から出力される信号S1をそれぞれ閾値TH1,TH2(但し、TH1>TH2)と比較する比較器41a,41bを有している。比較器41aは、S1>TH1のときに“1”となり、それ以外のときには“0”となる信号S2を出力するものである。比較器41bは、S1>TH2のときに“1”となり、それ以外のときには“0”となる信号S3を出力するものである。信号S2,S3は、それぞれカウンタ42a,42bに与えられている。
カウンタ42aは、比較器41aから与えられる信号S2が“1”のときに、サンプリングクロックCLKをカウントするもので、そのカウント値S4が比較器43a,43bに与えられている。カウンタ42bは、比較器41bから与えられる信号S3が“1”のときに、サンプリングクロックCLKをカウントするもので、そのカウント値S5が比較器43c,43dに与えられている。
比較器43a,43bは、カウンタ42aのカウント値S4をそれぞれ閾値TH3,TH4(但し、TH3≠TH4)と比較するものである。比較器43aは、S4>TH3のときに“−1”となり、それ以外のときには“+1”となる信号S6を出力するものである。比較器43bは、S4>TH4のときに“−1”となり、それ以外のときには“+1”となる信号S7を出力するものである。
比較器43c,43dは、カウンタ42bのカウント値S5をそれぞれ閾値TH5,TH6(但し、TH5≠TH6)と比較するものである。比較器43cは、S5>TH5のときに“−1”となり、それ以外のときには“+1”となる信号S8を出力するものである。比較器43dは、S5>TH6のときに“−1”となり、それ以外のときには“+1”となる信号S9を出力するものである。
比較器43aの信号S6は、遅延器(DLY)44aと差分器45aに与えられている。遅延器44aは、信号S6を1OFDMシンボル時間だけ遅延させるもので、出力される信号S10が差分器45aに与えられるようになっている。同様に、比較器43b〜43dの信号S7〜S9は、同様の遅延器44b〜44dと差分器45b〜45dに与えられている。また、信号S7,S8は、例えば図4中のDAC7に与えられ、AGC制御用の信号として使用されるようになっている。
差分器45a〜45dは、入力される2つの値の差分を算出して、それぞれ信号S14〜S17として出力するものである。信号S14〜S17は、加算器46に与えられている。加算器46は、信号S14〜S17を足し合わせ、加算結果の信号S18を出力するもので、この信号S18が平滑器47に与えられるようになっている。平滑器47は、信号S18に含まれる高周波成分を除去し、ドップラー検出信号DETを出力する低域通過フィルタである。
本実施例1のドップラー周波数推定回路の動作は次のようになる。
n番目のOFDMシンボルに対する信号S1nは、比較器41a,41bでそれぞれ閾値TH1,TH2と比較される。S1n>TH1であれば“1”、S1n≦TH1であれば“0”の信号S2nが比較器41aから出力される。また、比較器41bからは、S1n>TH2であれば“1”、S1n≦TH2であれば“0”の信号S3nが出力される。
信号S2n,S3nは、それぞれカウンタ42a,42bに与えられ、サンプリングクロックCLKがカウントされ、そのカウント結果がカウント値S4,S5として出力される。従って、1シンボル中のサンプル数をNとすれば、カウント値S4,S5は、次のようになる。
Figure 0005432335

これにより、所望の時間内に受信信号の振幅である信号S1が任意の閾値TH1,TH2を通過した回数が、カウント値S4,S5として求められる。
カウント値S4は、比較器43a,43bに与えられ、ドップラー周波数を推定するための任意の閾値TH3,TH4と比較される。また、カウント値S5は、比較器43c,43dに与えられ、ドップラー周波数を推定するための任意の閾値TH5,TH6と比較される。このうち、閾値TH4,TH5は、受信電力制御にも用いる閾値であり、閾値TH3,TH6は、ドップラー周波数を推定するためだけに用いる閾値である。
比較器43aから出力された信号S6は、遅延器44aで遅延されて信号S10となり、この信号S10と、次のタイミングでこの比較器43aから出力される信号S6との差が、差分器45aで算出され、信号S14として加算器46に出力される。同様に、比較器43b〜43dから出力される信号S7〜S9も、遅延器44b〜44dと差分器45a〜45dによって、1シンボル周期前の値との差が算出され、信号S15〜S17が加算器46に出力される。
加算器45では、信号S14〜S17が加算されて加算結果の信号S18が、平滑器47に出力される。平滑器47では、信号S18に含まれる高周波成分が除去され、ドップラー周波数を推定するためのドップラー検出信号DETが出力される。
以上のように、本実施例1のドップラー周波数推定回路では、比較結果のカウントを行うだけで、電力計算を行わずにドップラー周波数を推定するためのドップラー検出信号DETを生成している。これにより、演算規模が縮小され、低速移動時等においてもドップラー周波数を精度良く推定することができるという利点がある。
以下、本実施例1と関連する参考例2、3について説明する。
[参考例2]
図5は、本発明の参考例2の地上デジタル放送受信機を示す概略の構成図であり、図4中の要素と共通の要素には共通の符号が付されている。
この地上デジタル放送受信機は、図4中のADC5とFFT8の間にデジタルフィルタ(FIL)33、メモリ(MEM)34及びデジタル可変利得増幅器(以下、「DAMP」という)35を挿入すると共に、レベル制御回路10及びドップラー周波数検出器20に代えて、AGC制御部(AGC)40A、デジタルAGC制御部(DAGC)40B、受信変動検出部50A,50B及びフェージング周波数推定部60を設けたものである。
デジタルフィルタ33は、ADC5から出力されるデジタルの受信信号から不要な帯域の信号を除去するものである。メモリ34は、DAMP35における利得制御周期単位に、受信信号を保持するものである。DAMP35は、周期的にデジタルAGC制御部40Bから与えられる利得制御信号に従って、メモリ34に保持された受信信号を増幅してFFT8に与えるものである。
AGC制御部40Aは、ADC5から出力される受信信号に基づいて利得制御信号を生成し、DAC7と受信変動検出部50Aに与えるものである。デジタルAGC制御部40Bは、デジタルフィルタ33から出力される受信信号に基づいて利得制御信号を生成し、DAMP35と受信変動検出部50Bに与えるものである。
受信変動検出部50A,50Bは、それぞれAGC制御部40A及びデジタルAGC制御部40Bから与えられる利得制御信号に基づいて、受信信号の変動の割合を検出するものである。受信変動検出部50A,50Bからそれぞれ出力される検出信号DETA,DETBは、フェージング周波数推定部60に与えられるようになっている。フェージング周波数推定部60は、乗算器61,62と加算器63で構成され、検出信号DETA,DETBを所定の割合で重み付け加算することにより、フェージング周波数を推定して検出信号DETを出力するものである。検出信号DETは、比較器31に与えられている。
ここで、AGC制御部40Aと受信変動検出部50Aの具体的な構成は、図1に示したドップラー周波数推定回路と同様である。即ち、図1中の比較器41a,41b、カウンタ42a,42b、及び比較器43a〜43dがAGC制御部40Aに対応し、図1中の遅延器44b〜44d、差分器45a〜45d、加算器46及び平滑器47が受信変動検出部50Aに対応している。同様に、デジタルAGC制御部40Bと受信変動検出部50Bの具体的な構成は、図1のドップラー周波数推定回路と同様である。
次に、この地上デジタル放送受信機の動作を、フェージング対策を中心に説明する。
アンテナ1で受信された無線信号RFは、チューナ3で選択されて中間周波信号IFに変換され、AMP4によって所定のレベルに増幅されてADC5に与えられ、デジタル値に変換される。ADC5でデジタル値に変換された受信信号は、AGC制御部40Aに与えられると共に、デジタルフィルタ33を通してメモリ34に保持され、更にデジタルAGC制御部40Bに与えられる。
AGC制御部40Aに与えられた受信信号は、図1に示すように、それぞれ比較器41a,41bによって閾値TH1,TH2と比較され、比較結果の信号S2,S3がカウンタ42a,43bに与えられ、サンプリングクロックCLKに従ってカウントされる。
カウンタ42aのカウント値S4は、比較器43a,43bに与えられ、ドップラー周波数を推定するための閾値TH3,TH4と比較される。また、カウンタ42bのカウント値S5は、比較器43c,43dに与えられ、ドップラー周波数を推定するための閾値TH5,TH6と比較される。このうち、閾値TH4,TH5は、受信電力制御にも用いる閾値であり、閾値TH3,TH6は、ドップラー周波数を推定するためだけに用いる閾値である。
カウント値S4と閾値TH4の比較結果の信号S7と、カウント値S5と閾値TH5の比較結果の信号S8は、受信電力制御用の信号としてDAC7に与えられ、アナログ信号に変換されてAMP4に与えられる。このアナログのAMP4による利得制御により、広いダイナミックレンジをカバーすることが出来る。
一方、デジタルフィルタ33を通してデジタルAGC制御部40Bに与えられた受信信号は、AGC制御部40Aの動作と同様に、比較器によって閾値と比較され、比較結果の信号がカウンタに与えられてサンプリングクロックCLKに従ってカウントされる。
カウンタのカウント値は比較器に与えられ、ドップラー周波数を推定するための信号と、受信電力制御にも用いる信号が生成される。この内、受信電力制御に用いる信号は、DAMP35に与えられ、メモリ34から読み出された受信信号の利得制御が行われる。このデジタルのDAMP35により精度の高い利得制御が行われる。
DAMP35で利得が制御された受信信号は、FFT8に与えられて搬送波毎の信号に分離され、等化器9A,9Bに与えられる。等化器9A,9Bでは、それぞれの特性に従って複数の搬送波間の同期を取って受信データが生成される。等化器9A,9Bの出力信号はセレクタ32へ与えられ、選択信号に従って一方が選択されて映像や音声として再生される。
また、AGC制御部40Aから出力される信号S6〜S9は、受信変動検出部50Aに与えられる。受信変動検出部50Aにおいて、信号S6は図1に示すように、遅延器44aで遅延されて信号S10となり、この信号S10と、次のタイミングでこの比較器43aから出力される信号S6との差が、差分器45aで算出され、信号S14として加算器46に出力される。同様に、信号S7〜S9も、遅延器44b〜44dと差分器45a〜45dによって、1シンボル周期前の値との差が算出され、信号S15〜S17が加算器46に出力される。
加算器45では信号S14〜S17が加算され、加算結果の信号S18に含まれる高周波成分が平滑器47で除去され、ドップラー周波数を推定するためのドップラー検出信号DETAが出力される。同様に、デジタルAGC制御部40Bから出力される信号は受信変動検出部50Bに与えられ、ドップラー周波数を推定するためのドップラー検出信号DETBが出力される。
ドップラー検出信号DETA,DETBは、フェージング周波数推定部60に与えられて重み付け加算が行われ、フェージング周波数推定値DETが生成される。フェージング周波数推定値DETは、比較器31で閾値THXと比較される。そして、フェージング周波数推定値DETが閾値THXを超えるときは、応答速度を重視した等化器9Aが選択され、このフェージング周波数推定値DETが閾値THX以下のときは、精度と安定度を重視した等化器9Bが選択される。
以上のように、この地上デジタル放送受信機は、アナログ方式の自動利得制御増幅回路と、デジタル方式の自動利得制御増幅回路を縦続接続した構成を有している。アナログ方式の自動利得制御増幅回路は、広いダイナミックレンジをカバーすることが出来るが、リアルタイムで利得制御を行うため、利得制御に遅延を生じるという課題がある。即ち、伝搬路の変動で常に信号電力が変動している状態で遅延が生じると、利得制御の情報を生成した信号と利得制御される信号の電力が、その遅延分だけずれることとなり、この差が利得制御の誤差となる。
これに対し、デジタル方式の自動利得制御増幅回路では、利得制御の情報を生成している信号を同時にメモリ34に一旦保持しておき、このメモリ34から読み出した信号を、生成した利得制御の情報に従って増幅することができる。これにより、利得制御の情報を生成した信号と利得制御される信号が同一の信号となるので、精度の高い利得制御が可能になる。
更に、受信変動検出部50A,50Bでは、それぞれアナログ方式のAGC制御部40Aとデジタル方式のDAGC制御部40Bで得られた制御信号からドップラー検出信号DETA,DETBを生成し、フェージング周波数推定部60でこれらを重み付け加算してフェージング周波数推定値DETを算出している。これにより、受信電力計算等の回路が必要なくなり、簡素化された回路構成で精度の高いフェージング周波数推定値DETが得られる。
[参考例3]
参考例2では、AGC制御部40A,デジタルAGC制御部40Bの構成を、図1中の構成と同様であるとして説明したが、利得制御信号を生成するための信号電力推定値s−pow(T)を、次のように演算する構成を採用することが出来る。
Figure 0005432335

但し、
s−sig(T,k):受信信号、
T:制御信号生成周期、
k:制御信号生成周期内における信号の大きさ順(最大は1)、
n:制御信号生成周期内における信号の上位からの順番を示す任意の値である。
この演算は、次の手順1〜手順4で行うことができる。
(手順1)
一定時間(即ち、制御信号生成周期)毎に通過する信号の最も大きいものから順に、その値を保持する。
(手順2)
保持した最大の値からn番目までの値を合計し、受信信号電力の推定値とする。
(手順3)
推定値が一定の値になるように、基準値を推定値で割った値に相当する値を生成し、これを制御情報とする。
(手順4)
更に、受信変動検出部50A,50Bでは、現在の制御情報と1つ前の制御情報の差分を求め、差分がある場合を1、ない場合を0として、平滑化してドップラー検出信号DETA,DETBを生成する。
これにより、演算処理を簡略化することが出来る。
なお、本発明は、上記参考例1〜3や実施例1に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
(a) 図4では、2種類の等化器9A,9Bを、ドップラー検出信号DETに従って選択するようにしているが、3種類以上の等化器を用いてドップラー検出信号DETの値に基づいて切り換えるようにしても良い。
(b) 2種類の等化器9A,9Bを、ドップラー検出信号DETに従って選択するようにしているが、外部からパラメータを設定することができる等化器を使用し、ドップラー検出信号DETに従ってパラメータを設定するように構成しても良い。
(c) レベル制御回路10の構成は一例であり、利得制御信号AGCの元となる制御信号CONを生成するものであれば、どのような構成でも良い。
(d) ドップラー周波数検出器20の構成は、例示したものに限定されない。即ち、利得制御信号AGCの周波数を検出することができる構成であれば良い。
(e) フェージング周波数推定部60の構成は、例示したものに限定されない。例えば、乗算器61,62に代えてシフト回路を用いることにより、簡素化することが出来る。
4 可変利得増幅器
5 アナログ・デジタル変換器
7 デジタル・アナログ変換器
8 高速フーリエ変換器
9A,9B 等化器
10 レベル制御回路
20 ドップラー周波数検出器
21 微分部
22 0クロス検出部
23 パルスカウント部
24 平滑部
31,41,43 比較器
32 セレクタ
40A AGC制御部
40B デジタルAGC制御部
42 カウンタ
44 遅延器
45 差分器
46 加算器
47 平滑器
50A,50B 受信変動検出部
60 フェージング周波数推定部

Claims (3)

  1. 直交周波数分割多重変調された無線信号を復調して得られた受信信号が入力され、該受信信号と第1の閾値と比較し、一定時間毎にその時間内で該受信信号が該第1の閾値を通過する回数をカウントし、カウントした値に基づくカウント信号を出力するカウント手段と、
    前記カウント信号が入力され、該カウント信号と第2の閾値と比較し、前記カウントした値が前記第2の閾値より大きい場合に1加算し、それ以外の場合に1減算する第1の出力信号を出力する第1の比較手段と、
    前記第1の出力信号が入力され、該第1の出力信号を前記一定時間遅延させた第1の遅延信号を出力する第1の遅延手段と、
    前記第1の出力信号と前記第1の遅延信号とが入力され、該第1の出力信号と該第1の遅延信号の差分を算出し、第1の差分出力信号を出力する第1の差分算出手段と、
    前記第1の差分出力信号の高周波成分を除去してドップラー検出信号を出力する平滑手段と、
    を備えたことを特徴とするドップラー周波数推定回路。
  2. 請求項1に記載のドップラー周波数推定回路であって、
    前記カウント信号が入力され、該カウント信号と第3の閾値とを比較し、前記カウントした値が前記第3の閾値より大きい場合に1加算し、それ以外の場合に1減算する第2の出力信号を出力する第2の比較手段と、
    前記第2の出力信号が入力され、該第2の出力信号を前記一定時間遅延させた第2の遅延信号を出力する第2の遅延手段と、
    前記第2の出力信号と前記第2の遅延信号とが入力され、該第2の出力信号と該第2の遅延信号との差分を算出し、第2の差分出力信号を出力する第2の差分算出手段と、
    前記第1の差分出力信号および前記第2の差分出力信号を入力し、前記第2の差分算出手段および前記第2の差分算出手段の各々で算出された差分の合計値を算出し、加算信号を出力する加算手段と、
    を備え、
    前記平滑手段は、前記加算信号の高周波成分を除去してドップラー検出信号を出力する、
    ことを特徴とするドップラー周波数推定回路。
  3. 直交周波数分割多重変調された無線信号を復調して得られた受信信号がそれぞれ入力され、該受信信号とそれぞれ第1及び第2の閾値と比較し、一定時間毎にその時間内で該受信信号が該閾値を通過する回数をカウントする第1及び第2のカウント手段と、
    前記第1のカウント手段のカウント値をそれぞれ第3及び第4の閾値と比較して比較結果の信号を出力する第1及び第2の比較手段と、
    前記第2のカウント手段のカウント値をそれぞれ第5及び第6の閾値と比較して比較結果の信号を出力する第3及び第4の比較手段と、
    前記第1〜第4の比較手段から出力される信号をそれぞれ前記一定時間だけ遅延させて出力する第1〜第4の遅延手段と、
    前記第1〜第4の比較手段と、該第1〜第4の比較手段に対応する前記第1〜第4の遅延手段から出力される信号のそれぞれの差分を算出する第1〜第4の差分算出手段と、
    前記第1〜第4の差分算出手段で算出された差分の合計値を算出する加算手段と、
    前記加算手段で算出された合計値に含まれる高周波成分を除去してドップラー検出信号を出力する平滑手段と、
    を備えたことを特徴とするドップラー周波数推定回路。
JP2012151376A 2007-02-22 2012-07-05 ドップラー周波数推定回路 Active JP5432335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012151376A JP5432335B2 (ja) 2007-02-22 2012-07-05 ドップラー周波数推定回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007042060 2007-02-22
JP2007042060 2007-02-22
JP2012151376A JP5432335B2 (ja) 2007-02-22 2012-07-05 ドップラー周波数推定回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007253540A Division JP5073433B2 (ja) 2006-10-27 2007-09-28 Ofdm受信機

Publications (2)

Publication Number Publication Date
JP2012227948A JP2012227948A (ja) 2012-11-15
JP5432335B2 true JP5432335B2 (ja) 2014-03-05

Family

ID=39908893

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007253540A Active JP5073433B2 (ja) 2006-10-27 2007-09-28 Ofdm受信機
JP2012151376A Active JP5432335B2 (ja) 2007-02-22 2012-07-05 ドップラー周波数推定回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007253540A Active JP5073433B2 (ja) 2006-10-27 2007-09-28 Ofdm受信機

Country Status (1)

Country Link
JP (2) JP5073433B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4929323B2 (ja) 2009-08-25 2012-05-09 株式会社東芝 Ofdm受信装置
JP5720058B2 (ja) * 2011-04-25 2015-05-20 株式会社レイトロン Mimo検出装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994019704A1 (en) * 1993-02-26 1994-09-01 Fujitsu Limited Apparatus for measuring speed of movement in mobile communication system
JP2868113B2 (ja) * 1994-02-21 1999-03-10 エヌ・ティ・ティ移動通信網株式会社 移動通信による移動体位置検出方法
JP3064811B2 (ja) * 1994-07-20 2000-07-12 富士通株式会社 移動通信システムにおける移動速度推定装置
JP2002152174A (ja) * 2000-11-16 2002-05-24 Pioneer Electronic Corp Ofdm方式受信装置
JP2004134831A (ja) * 2002-10-08 2004-04-30 Matsushita Electric Ind Co Ltd 自動利得制御回路
JP4338532B2 (ja) * 2003-02-21 2009-10-07 富士通株式会社 通信装置
JP4564724B2 (ja) * 2003-06-06 2010-10-20 富士通テン株式会社 デジタル放送受信機
JP2005130271A (ja) * 2003-10-24 2005-05-19 Murata Mfg Co Ltd Ofdm復調装置
JP4728227B2 (ja) * 2004-05-07 2011-07-20 パナソニック株式会社 Ofdm受信装置及びofdm受信方法
JP2005065330A (ja) * 2004-10-18 2005-03-10 Matsushita Electric Ind Co Ltd 無線通信装置および無線通信方法
JP4297093B2 (ja) * 2005-07-15 2009-07-15 ソニー株式会社 ドップラー周波数算出装置及び方法、並びにofdm復調装置
JP4399447B2 (ja) * 2006-10-27 2010-01-13 Okiセミコンダクタ株式会社 Ofdm受信機
JP2008167116A (ja) * 2006-12-28 2008-07-17 Sony Corp 受信装置および方法、並びにプログラム
JP2009081701A (ja) * 2007-09-26 2009-04-16 Kyocera Corp 受信制御方法および受信装置

Also Published As

Publication number Publication date
JP2012227948A (ja) 2012-11-15
JP5073433B2 (ja) 2012-11-14
JP2008236716A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
US7983360B2 (en) OFDM receiver and doppler frequency estimating circuit
JP4399447B2 (ja) Ofdm受信機
US11296739B2 (en) Noise suppression device, noise suppression method, and reception device and reception method using same
US6301294B1 (en) Spread spectrum communication device
JPH04160844A (ja) 復調装置
JP5432335B2 (ja) ドップラー周波数推定回路
JP4130831B2 (ja) 動的dcオフセット除去装置及び動的dcオフセット除去方法
CN110018500B (zh) 一种基于圆周移位的北斗卫星信号捕获方法
US20050041764A1 (en) Multipath distortion eliminating filter
US7477584B2 (en) Recording and/or reproducing apparatus and method with a signal quality determining device and method
CN107276604B (zh) 用于处理射频(rf)信号的方法和系统
JP3630581B2 (ja) 拡散変調信号受信装置
EP1508970B1 (en) Multipath distortion eliminating filter
JP2013123105A (ja) 周波数オフセット除去回路及び方法並びに通信機器
JP4717501B2 (ja) Ofdm信号受信装置及び方法
KR100564760B1 (ko) 디지털오디오방송수신기의 프레임동기 및 모드검출장치
CN117155749B (zh) 信号的相位与时间同步跟踪方法、装置、设备及存储介质
JP2005318381A (ja) ゼロクロス検出回路、これを用いたクロック再生回路および受信装置
RU198305U1 (ru) Адаптивный цифровой фильтр для подавления нефлуктуационных помех
JP3533147B2 (ja) フェージング周波数検出方法および回路
JP3455843B2 (ja) 搬送波周波数の検出回路、検出方法及び記録媒体
KR100547770B1 (ko) 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법
JP5922286B2 (ja) 周波数オフセット除去回路及び方法並びに通信機器
JP4575226B2 (ja) 適応等化器
US8188795B2 (en) Phase comparator and reproduction signal processor using the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130708

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5432335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150