JP5720058B2 - Ｍｉｍｏ検出装置 - Google Patents

Description

この発明は、ＭＩＭＯ検出装置に関するものであって、特に、受信アンテナの数が多い受信機に具備されるＭＩＭＯ検出装置に関するものである。

昨今の無線通信技術では、通信の高速化や通信データの大容量化が要求されている。このような要求に対して、送信機および受信機の双方で複数のアンテナを用いるＭＩＭＯ（Ｍｕｌｔｉ Ｉｎｐｕｔ Ｍｕｌｔｉ Ｏｕｔｐｕｔ）と、マルチパスによるフェージング環境に強く、効率的に周波数帯域を利用できることから、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）等の次世代モバイル通信に採用されている変調方式であるＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）とを組合わせた、ＭＩＭＯ−ＯＦＤＭ方式が注目されている。

このようなＭＩＭＯ方式の受信機の一例は、例えば、特開２００４−１７９８２２号公報（特許文献１）に開示されている。

特許文献１によれば、ＭＩＭＯ方式では、送信アンテナから送信された信号を受信アンテナにおいて受信し、受信アンテナにおいて受信した信号にそれぞれ挿入されている伝搬路推定用の既知信号に基づいて、送受信アンテナ間の伝搬路を推定する。推定した伝搬路は、送信機および受信機の双方のアンテナの数に基づく行列によって示される。そして、伝搬路の逆行列に受信アンテナで得られた受信信号を乗算して、送信アンテナから送信された送信信号を求めることとしている。

特開２００４−１７９８２２号公報（段落番号０００３〜０００８）

ここで、ＭＩＭＯ−ＯＦＤＭ方式に用いられる受信機において、現在のＩＥＥＥ８０２．１１ｎ無線ＬＡＮ規格では、１パケットにトレーニング信号とデータ信号とが含まれている。そして、特許文献１に開示されているように、既知信号であるトレーニング信号に基づいて伝搬路の行列を推定し、推定した伝搬路の行列に対して、その逆行列を導出する。なお、このような処理をＭＩＭＯ検出処理と呼ぶ。そして、ＭＩＭＯ検出処理後、導出した逆行列にデータ信号を乗算して、送信信号のみを分離して取り出し、データを復元することとしている。そして、従来では、ＭＩＭＯ検出処理を一定して毎パケット行うこととしている。

しかしながら、伝搬路の行列は、送信機および受信機の双方のアンテナの数（データストリーム数）によって規定されるため、アンテナの数が増加すると、逆行列の計算量も膨大になる。アンテナの数をＮとするとＮ^３に比例して、例えば、２×２ＭＩＭＯ構成の場合と、４×４ＭＩＭＯ構成の場合とでは、８倍の計算量の差がある。このような場合、ＭＩＭＯ検出処理を一定して毎パケット行うと、消費電力が大きくなってしまう。

この発明の目的は、消費電力を抑えることができるＭＩＭＯ検出装置を提供することである。

この発明に係るＭＩＭＯ検出装置は、複数の送受信アンテナを用いて複数の伝搬路を形成するＭＩＭＯ−ＯＦＤＭ方式の無線通信に用いられる。ＭＩＭＯ検出装置は、無線通信の受信機側に設けられている。ＭＩＭＯ検出装置は、受信機にて受信した信号に基づく伝搬路の行列に対して、その逆行列を計算する逆行列計算手段と、伝搬路の時間変動を推定する推定手段と、推定手段により推定した伝搬路の時間変動に応じて、逆行列計算手段による逆行列の計算に要する処理時間を可変に制御する可変制御手段とを備える。

こうすることにより、伝搬路の時間変動に応じて、逆行列の計算に要する処理時間を可変にすることができる。すなわち、逆行列計算の処理時間を、伝搬路の時間変動に応じて変化させることができる。したがって、例えば伝搬路の時間変動が小さい場合、逆行列の計算を複数パケット毎に行うよう制御することができる。その結果、消費電力を抑えることができる。

好ましくは、逆行列計算手段は、逆行列を計算する逆行列計算回路であって、可変制御手段は、逆行列計算回路へ供給するクロック周波数および電圧を可変に制御することにより、逆行列の計算に要する処理時間を可変に制御する。こうすることにより、簡易な構成で、消費電力を抑えることができる。

さらに好ましくは、受信機は、データを複数のパケットに分割して受信し、可変制御手段は、推定手段により伝搬路の時間変動が大きいと推定されると、逆行列の計算に要する処理時間を１パケットのガードインターバル時間になるよう、クロック周波数および電圧を制御する。

さらに好ましくは、可変制御手段は、推定手段により伝搬路の時間変動が小さいと推定されると、逆行列の計算に要する処理時間を１パケット分または複数パケット分の時間になるよう、クロック周波数および電圧を制御する。

さらに好ましくは、推定手段は、ドップラーシフトを推定する。

この発明によると、伝搬路の時間変動に応じて、逆行列の計算に要する処理時間を可変にすることができる。すなわち、逆行列計算の処理時間を、伝搬路の時間変動に応じて変化させることができる。したがって、例えば伝搬路の時間変動が小さい場合、逆行列の計算を複数パケット毎に行うよう制御することができる。その結果、消費電力を抑えることができる。

ＭＩＭＯ−ＯＦＤＭ方式の無線通信に利用される受信機の構成を示すブロック図である。 ＭＩＭＯ検出装置の構成を示すブロック図である。 ＭＩＭＯ検出装置に入力されるデータの一例を示す図である。 検出速度制御器の動作を示すフローチャートである。 逆行列計算器の動作を示すフローチャートである。 ＭＩＭＯ等化部等の動作を示すフローチャートである。 伝搬路の時間変動が大きい場合における図４〜図６に示した処理を行うタイミングを示す図である。 伝搬路の時間変動が大きい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。 伝搬路の時間変動が小さい場合における図４〜図６に示した処理を行うタイミングを示す図である。 伝搬路の時間変動が小さい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。 伝搬路の時間変動が小さい場合における図４〜図６に示した処理を行うタイミングを示す図である。 伝搬路の時間変動が小さい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。 シミュレーションに用いたＭＩＭＯ検出装置の構成を示す図である。 ドップラーシフトが１０Ｈｚの場合のＳＮＲ−ＢＥＲ特性を示すグラフである。

以下、図面を参照して、この発明の一実施形態に係るＭＩＭＯ検出装置について説明する。図１は、ＭＩＭＯ−ＯＦＤＭ方式の無線通信に利用される受信機１０の構成を示すブロック図である。ＭＩＭＯ−ＯＦＤＭ方式では、複数の送受信アンテナ間で複数の伝搬路を形成し無線通信する。図１においては、４個の受信アンテナを備える場合を示している。図１を参照して、受信機１０は、図示しない４個の送信アンテナを備える送信機からデータを受信する。受信機１０は、送信機と受信機１０との間でデータの同期を取る同期処理部１２と、ＯＦＤＭ信号を複数のサブキャリアに変換しチャネル等化するフーリエ変換（ＦＦＴ）部１３と、ＭＩＭＯ検出処理後、導出した逆行列にフーリエ変換部１３から出力されたデータ信号を乗算して送信信号のみを分離して取り出すＭＩＭＯ信号分離を行うＭＩＭＯ等化部１４と、サブキャリアの位相と振幅の情報をビット列に置き換えるデ・マッパー部１５と、通信時に発生したデータの誤りを訂正する誤り訂正部１６と、送信時に符号化されたデータをビタビアルゴリズムに基づいて復号するビタビ（Ｖｉｔｅｒｂｉ）復号部１７と、送信時にランダムに変換されたデータ列を元に戻すデ・スクランブラー部１８と、この発明の一実施形態であるＭＩＭＯ検出処理を行うＭＩＭＯ検出装置１１とを備える。受信機１０を構成する各部は、受信アンテナの個数に応じてそれぞれ４個並列に並べて具備されている。

図２は、図１に示すＭＩＭＯ検出装置１１の構成を示すブロック図である。図２を参照して、ＭＩＭＯ検出装置１１は、検出速度制御器２０と、位相同期回路２１と、レギュレータ２２と、逆行列計算回路である逆行列計算器２３とを備える。

検出速度制御器２０は、例えば、非特許文献「T. Kuroda and K. Suzuki et al, “Variable Supply-Voltage Scheme for Low-Power High-Speed CMOS Digital Design,” IEEE J. Solid-State Circuits, vol. 33, pp. 454-462, Mar. 1998.」に記載されているダイナミック電圧周波数スケーリング（ＤＶＦＳ：Ｄｙｎａｍｉｃ Ｖｏｌｔａｇｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｓｃａｌｉｎｇ）である。検出速度制御器２０は、送受信アンテナ間の伝搬路の時間変動を推定し、逆行列計算器２３が逆行列計算を行う速度を決定する。位相同期回路２１は、基準クロックを入力されると、所定のクロック周波数に制御して、逆行列計算器２３に供給する。レギュレータ２２は、基準電圧を入力されると、所定の電圧に制御して、逆行列計算器２３に供給する。これにより、逆行列計算器２３による逆行列の計算に要する処理時間が可変になる。

逆行列計算器２３は、位相同期回路２１により制御されたクロック周波数とレギュレータ２２により制御された電圧とに基づいて、逆行列を計算する。逆行列計算器２３は、クロック周波数に応じて動作速度が決定される。また、クロック周波数に応じて動作電圧が決定される。したがって、クロック周波数が低下すると、動作電圧も低下する。

図３は、ＭＩＭＯ検出装置１１に入力されるデータの一例を示す図である。受信機１０は、データを複数のパケットに分割して受信する。したがって、ＭＩＭＯ検出装置１１では、先頭のパケットから第一のパケット３１、第二のパケット３２・・・第ｎのパケットのように順次受信する。また、各パケットをパケット間間隔３０を空けて受信する。図３を参照して、１パケットは、送信機と受信機１０との間でデータの同期を取るための第一のショートプリアンブル（ＳＰ１）２６ａ、および第二のショートプリアンブル（ＳＰ２）２６ｂと、送受信アンテナ間の伝搬路の行列の推定に用いる第一のロングプリアンブル（ＬＰ１）２７ａ、および第二のロングプリアンブル（ＬＰ２）２７ｂと、ガードインターバル（ＧＩ）２８ａと、データ信号（ＤＡＴＡ）２９ａとを含む。第一のショートプリアンブル（ＳＰ１）２６ａから第二のロングプリアンブル（ＬＰ２）２７ｂまでがトレーニング信号である。ＭＩＭＯ検出装置１１は、第一のショートプリアンブル２６ａを先頭に順次受信する。なお、第一のショートプリアンブル２６ａ、および第二のショートプリアンブル２６ｂの時間（時間長）は、例えば各々４μｓであり、第一のロングプリアンブル２７ａ、および第二のロングプリアンブル２７ｂの時間は、例えば各々１０μｓであり、ガードインターバル２８ａの時間は、例えば０．８μｓであり、データ信号２９ａの時間は、例えば６０μｓである。なお、図３においては、第一のショートプリアンブル２６ａの時間のみ単位を付して示している。

ＭＩＭＯ検出装置１１は、第一のロングプリアンブル２７ａ、および第二のロングプリアンブル２７ｂに基づいて伝搬路の行列を推定し、推定した伝搬路の行列に対して、位相同期回路２１により制御されたクロック周波数とレギュレータ２２により制御された電圧とに基づいて、逆行列を計算する。

ここで、ＭＩＭＯ検出装置１１の動作について詳細に説明する。図４は、検出速度制御器２０の動作を示すフローチャートである。図５は、逆行列計算器２３の動作を示すフローチャートである。また、図６は、ＭＩＭＯ等化部１４等の動作を示すフローチャートである。図４〜図６を参照して説明する。

まず、ＭＩＭＯ検出装置１１は、図３に示すように、順次パケットの入力を受付ける。このとき、第一のパケット３１において、第一のロングプリアンブルを受信すると、第二のロングプリアンブルを受信している間、すなわち、１０μｓの間に、検出速度制御器２０が図４に示す処理を行う。

図４を参照して、検出速度制御器２０は、伝搬路の時間変動を推定するため、第一のロングプリアンブルに基づいて、ドップラーシフトの推定を行う（図４において、ステップＳ１１、以下ステップを省略する）。ここで、検出速度制御器２０は、推定手段として作動する。具体的には、まず、チャネル毎にドップラーシフトを算出する。そして、チャネル毎のドップラーシフトの平均値を求める。このようにして、ドップラーシフトを推定する。

なお、チャネル毎のドップラーシフトの算出は、公知の方法を用いることができる。例えば、非特許文献として、「高畑文雄、『ディジタル無線通信入門』培風館（２００２年）」や、「奥村善久、進士昌明、『移動通信の基礎』電子情報通信学会（１９８６年）」を参考に用いることができる。例えば、無線伝搬路がレイリーフェージングでモデル化されたとき、その信号の時間自己相関はドップラーシフトを変数としたベッセル関数で近似できることが知られている。この関係を利用して、受信した信号の時間自己相関係数とベッセル関数の逆関数からドップラーシフトを算出する。例えば、通信環境を予め定めておき、ドップラー周波数が０Ｈｚの場合のチャネルの特性を仮定し、この仮定したチャネルの特性と、実際に観測したチャネルの特性との差異をドップラー特性と見なし、この差異に基づいて、ドップラーシフトを算出する。

そうすると、推定したドップラーシフトに応じて、逆行列の計算に要する処理時間、すなわち、逆行列計算を行う処理時間を決定する（Ｓ１２）。例えば、ガードインターバル時間で逆行列計算を行うか、１パケット分の時間で逆行列計算を行うか、複数パケット分の時間で逆行列計算を行うかを決定する。このとき、通信品質を劣化させない程度、例えば、所定のビット誤り率以下や所定のパケット誤り率以下になるように決定する。

また、推定したドップラーシフトに応じて、パケットスキップ数を決定する（Ｓ１２）。ここで、パケットスキップ数とは、ＭＩＭＯ等化部１４において、ＭＩＭＯ検出装置１１において逆行列を計算した結果である逆行列計算結果とフーリエ変換部１３からのデータ信号とを乗算する際に、逆行列計算結果を利用するパケット先を示すものである。パケットスキップ数は、処理時間に要するパケット数以上の値となる。例えば、１パケットスキップの場合には、第一のパケットにおいて逆行列計算を行うと、その逆行列計算結果は、処理時間が１パケット分の時間の場合、第二のパケットのデータ信号に用いることとなる。また、２パケットスキップの場合には、第一のパケットにおいて逆行列計算を行うと、その逆行列計算結果は、処理時間が１パケット分の時間の場合、第二のパケット、および第三のパケットのデータ信号に用いることとなる。すなわち、パケットスキップ数が１以上の場合には、逆行列計算を行う第一および第二のロングプリアンブルの属するパケットと、データ信号の属するパケットとが異なることとなる。

そして、検出速度制御器２０は、処理時間に応じて、逆行列計算器２３に供給するクロック周波数と電圧とを決定する（Ｓ１３）。ここで、位相同期回路２１およびレギュレータ２２は、可変制御手段として作動する。

ここで、Ｓ１２〜Ｓ１３における処理時間と、パケットスキップ数と、クロック周波数と、電圧とは、例えば、ドップラーシフトに対応するテーブルを予め記憶しておくことにより、テーブルを参照して決定する。テーブルは、例えば後述する図８、図１０、および図１２に示す表である。

そして、位相同期回路２１およびレギュレータ２２が、Ｓ１３において決定したクロック周波数と電圧とに制御して、逆行列計算器２３に供給する（Ｓ１４）。

そして、図５を参照して、逆行列計算器２３が、第一および第二のロングプリアンブルに基づいて伝搬路行列を推定し（Ｓ２１）、Ｓ１４において供給されたクロック周波数と電圧とで、推定した伝搬路行列に対して逆行列計算を行う（Ｓ２２）。ここで、逆行列計算器２３は、逆行列計算手段として作動する。

そして、図６を参照して、ＭＩＭＯ等化部１４が、逆行列計算器２３にて計算を行った逆行列にデータ信号を乗算して、送信信号のみを分離して取り出す（Ｓ３１）。そして、デ・マッパー部１５等を介して、データを復元する（Ｓ３２）。

このようにして、ＭＩＭＯ検出装置１１は、ドップラーシフトに基づいて、クロック周波数と電圧とを変化させて、逆行列計算を行う。

ここで、具体的に、Ｓ１１においてドップラーシフトを推定した結果、ドップラーシフトが２０Ｈｚより大きい場合について説明する。ドップラーシフトが２０Ｈｚより大きい場合とは、伝搬路の時間変動が大きい場合である。すなわち、複数パケット間で伝搬路が大きく変動する場合である。

このような場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なると、データの復元が適切に行えなく虞がある。したがって、Ｓ１２において、逆行列計算を行う処理時間は、ガードインターバル時間と決定され、パケットスキップ数はなしと決定される。したがって、逆行列計算を行う基となるパケットとデータ信号のパケットとが同じになる。

図７は、伝搬路の時間変動が大きい場合における図４〜図６に示した処理を行うタイミングを示す図である。図７を参照して、伝搬路の時間変動が大きい場合には、第一のパケット３１において、第二のロングプリアンブルを受信している間に、ドップラーシフトから伝搬路の時間変動が大きいと判断し、ガードインターバル時間、すなわち、０．８μｓの間で逆行列計算を行えるようなクロック周波数と電圧とが決定される（図４のＳ１１〜Ｓ１４）。そして、第一のパケット３１のガードインターバル時間で逆行列計算を行い（図５のＳ２１〜Ｓ２２）、ガードインターバル後、第一のパケット３１のデータ信号に対して、逆行列計算結果を用いて、データを復元する（図６のＳ３１〜Ｓ３２）。

このように、伝搬路の時間変動が大きい場合には、逆行列計算を高速動作させる。なお、この場合の逆行列計算の処理時間（Ｐ_０）は、ガードインターバル時間をＴ_Ｆとすると、Ｐ_０＝Ｔ_Ｆとなる。

図８は、伝搬路の時間変動が大きい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。図８を参照して、ドップラーシフトが２０Ｈｚより大きいため、１パケットのガードインターバル時間で逆行列計算を行い、逆行列計算結果は、同じパケットのデータ信号を復元する際に用いられる。そして、Ｓ１３におけるクロック周波数と電圧とは、位相同期回路２１およびレギュレータ２２により、クロック周波数が２４０ＭＨｚとなるように、電圧が１．１Ｖとなるように制御される。このときの消費電力は、「ＶｏｌｔａｇｅＳｃａｌｉｎｇなし」で、８４６．５４４５ｍＷである。

一方、Ｓ１１においてドップラーシフトを推定した結果、ドップラーシフトが２０Ｈｚ以下の場合について説明する。ドップラーシフトが２０Ｈｚ以下の場合とは、伝搬路の時間変動が小さい場合である。すなわち、複数パケット間で伝搬路がほとんど変動しない場合である。

このような場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なってもデータの復元が適切に行える。したがって、この実施例では、Ｓ１２において、逆行列計算を行う処理時間は、１パケット分の時間と決定される。また、パケットスキップ数は、例えば４パケットと決定される。

図９は、伝搬路の時間変動が小さい場合における図４〜図６に示した処理を行うタイミングを示す図である。なお、図９においては、図３に示したパケットの詳細な構成を省略して示している。また、図７にて示した処理のフロー図においても省略して示している。図９を参照して、伝搬路の時間変動が小さい場合には、第一のパケット３１において、第二のロングプリアンブルを受信している間に、ドップラーシフトから伝搬路の時間変動が小さいと判断し、第一のパケット３１におけるガードインターバルから第二のパケット３２における第二のロングプリアンブルまでの間に逆行列計算を行えるようなクロック周波数と電圧とが決定される（図４のＳ１１〜Ｓ１４）。すなわち、この実施例では、１パケット分の時間で逆行列計算を行えるようなクロック周波数と電圧とが決定される。

そして、第一のパケット３１におけるガードインターバルから第二のパケット３２における第二のロングプリアンブルまでの１パケット分の時間で逆行列計算を行い（図５のＳ２１〜Ｓ２２）、第二のパケット３２の第二のロングプリアンブル後、第二〜第五のパケット３５のデータ信号に対して、逆行列計算結果を用いて、データを復元する（図６のＳ３１〜Ｓ３２）。同様に、パケットスキップ数が経過した第五のパケット３５から第六のパケット３６において、再度１パケット分の時間で逆行列計算を行う。

なお、パケットスキップ数を、例えば１パケットと決定された場合には、１パケット分の時間で逆行列計算を行うと、第二のパケット３２の第二のロングプリアンブル後、第二のパケット３２のみのデータ信号に対して、逆行列計算結果を用いて、データを復元する。

このように、伝搬路の時間変動が小さい場合には、１パケット分の時間で逆行列計算を行う。この場合、逆行列計算を低速動作させる。そして、パケットスキップ数に応じて、この逆行列計算結果を用いてデータを復元するパケットの数を異ならせる。なお、１パケット分の時間で逆行列計算を行う場合を検出遅延小モードと言う。なお、この場合の逆行列計算の処理時間（Ｐ_１）は、ガードインターバル時間をＴ_Ｆとし、データ信号の時間をＴ_Ｄとし、パケット間間隔をＴ_Ｉとし、第一のショートプリアンブルから第二のロングプリアンブルまでの時間をＴ_Ｌとすると、Ｐ_１＝（Ｔ_Ｆ＋Ｔ_Ｄ＋Ｔ_Ｉ＋Ｔ_Ｌ）となる。

図１０は、伝搬路の時間変動が小さい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。図１０を参照して、ドップラーシフトが２０Ｈｚ以下であるため、１パケット分の時間で逆行列計算を行う。そして、この逆行列計算結果を用いて、パケットスキップ数に応じて、逆行列計算を行う基となったパケットより後のパケットのデータ信号に対して復元を行う。そして、この場合、Ｓ１３におけるクロック周波数と電圧とは、位相同期回路２１およびレギュレータ２２により、クロック周波数が１３．８８５７ＭＨｚとなるように、電圧が０．４５Ｖとなるように制御される。このときの消費電力は、「ＶｏｌｔａｇｅＳｃａｌｉｎｇなし」の場合には、８１．４９７９ｍＷであり、「ＶｏｌｔａｇｅＳｃａｌｉｎｇあり」の場合には、２６．１３６２ｍＷである。なお、この場合、逆行列計算を行う処理時間は１パケット分の時間であるため、パケットスキップ数が１６や８に変化しても、消費電力に変化はない。

そして、このような検出遅延小モードの場合、ドップラーシフトに応じて、パケットスキップ数を変えることができる。

さらに、Ｓ１１においてドップラーシフトを推定した結果、ドップラーシフトが２０Ｈｚ以下の場合の他の実施例について説明する。ドップラーシフトが２０Ｈｚ以下の場合とは、上記したように、伝搬路の時間変動が小さい場合である。この実施例では、逆行列計算を行う処理時間は、複数パケット分の時間と決定される。例えば、４パケット分の時間と決定される。また、パケットスキップ数は、例えば４パケットと決定される。

図１１は、伝搬路の時間変動が小さい場合における図４〜図６に示した処理を行うタイミングを示す図である。なお、図１１においては、図３に示したパケットの詳細な構成を省略して示している。また、図７にて示した処理のフロー図においても省略して示している。図１１を参照して、伝搬路の時間変動が小さい場合には、第一のパケット３１において、第二のロングプリアンブルを受信している間に、ドップラーシフトから伝搬路の時間変動が小さいと判断し、第一のパケット３１におけるガードインターバルから第五のパケット３５における第二のロングプリアンブルまでの間に逆行列計算を行えるようなクロック周波数と電圧とが決定される（図４のＳ１１〜Ｓ１４）。すなわち、この実施例では、４パケット分の時間で逆行列計算を行えるようなクロック周波数と電圧とが決定される。

そして、第一のパケット３１におけるガードインターバルから第五のパケット３５における第二のロングプリアンブルまでの４パケット分の時間で逆行列計算を行い（図５のＳ２１〜Ｓ２２）、第五のパケット３５の第二のロングプリアンブル後、第五〜第八のパケット３８のデータ信号に対して、逆行列計算結果を用いて、データを復元する（図６のＳ３１〜Ｓ３２）。同様に、パケットスキップ数が経過した第五のパケット３５以降において、再度４パケット分の時間で逆行列計算を行う。

このように、伝搬路の時間変動が小さい場合には、複数パケット分の時間で逆行列計算を行う。この場合、逆行列計算を低速動作させる。そして、パケットスキップ数に応じて、この逆行列計算結果を用いてデータを復元するパケット数を異ならせる。なお、複数パケット分の時間で逆行列計算を行う場合を検出遅延大モードと言う。なお、この場合の処理時間（Ｐ_２）は、Ｐ_２＝（Ｔ_Ｆ＋Ｔ_Ｄ＋Ｔ_Ｉ＋Ｔ_Ｌ）×パケット数となる。

図１２は、伝搬路の時間変動が小さい場合におけるドップラーシフトと、パケットスキップ数、クロック周波数、および電圧との対応関係を示す表である。図１２を参照して、ドップラーシフトが２０Ｈｚ以下であるため、２以上のパケット分、例えば１６パケット分の時間で逆行列計算を行う。そして、この逆行列計算結果を用いて、パケットスキップ数に応じて、逆行列計算を行う基となったパケットより後のパケットのデータ信号に対して復元を行う。そして、この場合、Ｓ１３におけるクロック周波数と電圧とは、位相同期回路２１およびレギュレータ２２により、クロック周波数が０．９１７ＭＨｚとなるように、電圧が０．３３Ｖとなるように制御される。このときの消費電力は、「ＶｏｌｔａｇｅＳｃａｌｉｎｇなし」の場合には、４３．１８５０ｍＷであり、「ＶｏｌｔａｇｅＳｃａｌｉｎｇあり」の場合には、１３．６５１８ｍＷである。この場合、逆行列計算を行う処理時間が長くなるほど消費電力が小さくなる。

そして、このような検出遅延大モードの場合、逆行列計算に要するパケットの数と、パケットスキップ数とは、同じ数であり、ドップラーシフトに応じて、逆行列計算に要するパケットの数と、パケットスキップ数とを変えることができる。

このように、本願発明によれば、伝搬路の時間変動に応じて、逆行列の計算に要する処理時間を可変にすることができる。すなわち、逆行列計算の処理時間を、伝搬路の時間変動に応じて変化させることができる。したがって、例えば伝搬路の時間変動が小さい場合、逆行列の計算を複数パケット毎に行うよう制御することができる。その結果、消費電力を抑えることができる。

また、この場合、伝搬路の時間変動が大きい場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なると、データの復元が適切に行えなく虞があるため、逆行列計算を行う処理時間は、ガードインターバル時間とする。また、伝搬路の時間変動が小さい場合には、逆行列計算を行う基となるパケットとデータ信号のパケットとが異なってもデータの復元が適切に行えるため、逆行列計算を行う処理時間は、１パケット分の時間や複数パケット分の時間とする。したがって、伝搬路の時間変動に応じて逆行列計算を行う処理時間を変更する場合でも、通信品質を劣化させることがない。

表１は、図８、図１０、および図１２に示す消費電力と処理時間との関係を示す表である。

表１を参照して、上記したように、逆行列計算をガードインターバル時間で行う場合の消費電力８４６．５４４５ｍＷと、１パケット分の時間で行う場合（Ｖｏｌｔａｇｅ Ｓｃａｌｉｎｇなし）の消費電力８１．４９７９ｍＷとを比較すると、約１／１０である。また、逆行列計算をガードインターバル時間で行う場合の消費電力８４６．５４４５ｍＷと、複数パケット分、例えば１６パケット分の時間で行う場合（Ｖｏｌｔａｇｅ Ｓｃａｌｉｎｇなし）の消費電力４３．１８５０ｍＷとを比較すると、約１／２０である。さらに、逆行列計算をガードインターバル時間で行う場合の消費電力８４６．５４４５ｍＷと、１６パケット分の時間で行う場合（Ｖｏｌｔａｇｅ Ｓｃａｌｉｎｇあり）の消費電力１３．６５１８ｍＷとを比較すると、約１／６０である。したがって、消費電力が削減されていることがわかる。

ここで、クロック周波数の算出方法について説明する。クロック周波数は、図７で示したガードインターバル時間で逆行列計算を行う処理時間Ｐ_０を分子とし、１パケット分の時間で逆行列計算を行う（検出遅延小モード）処理時間Ｐ_１、または複数パケット分の時間で逆行列計算を行う（検出遅延大モード）処理時間Ｐ_２を分母として、速度比を算出し、算出した速度比と最大クロック周波数ｆ_ｓとの積で求める。なお、最大クロック周波数ｆ_ｓとは、ガードインターバル時間で逆行列計算を行うという高速動作時に応じた値である。したがって、クロック周波数ｆは、ガードインターバル時間で逆行列計算を行う高速動作時には、ｆ＝ｆ_ｓとなり、検出遅延小モードの場合には、ｆ＝（Ｐ_０／Ｐ_１）ｆ_ｓとなり、検出遅延大モードの場合には、ｆ＝（Ｐ_０／Ｐ_２）ｆ_ｓとなる。

また、電圧はクロック周波数から求める。クロック周波数と電圧との関係は、非特許文献「D. Sengupta and R. Saleh, “Power-Delay Metrics Revisited for 90nm CMOS Technology”, IEEE International Symposium on Quality of Electronic Design (ISQED), March 21-23 2005, pp. 291-296.」で示す以下の式（１）で表すことができる。

なお、ｆはクロック周波数、Ｖ_ＤＤは電圧、ｋ_１、ｋ_２は回路プロセスに依存した定数値、Ｎは回路のトランジスタ総数、Ｖ_ＴはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの閾値電圧である。この式（１）に基づいて、クロック周波数から電圧を求める。なお、ＣＭＯＳ回路の動的電力に対する電力式は、以下の式（２）で表すことができる。

なお、Ｐｏｗｅｒは、電力であり、Ｃは、回路におけるキャパシタ容量である。

したがって、（２）式を参照すると、電力はクロック周波数に比例し電圧の２乗に比例するため、クロック周波数と電圧とを下げることにより消費電力を削減することができる。

なお、上記した図８、図１０、および図１２に示すドップラーシフトとパケットスキップ数との関係は、以下に示すシミュレーション結果に基づくものである。図１３は、シミュレーションに用いたＭＩＭＯ検出装置５０の構成を示す図である。図２に示したＭＩＭＯ検出装置１１のうち、位相同期回路２１にはＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）５１を用い、レギュレータ２２にはＤＣ／ＤＣコンバータ５２を用いた。なお、ＰＬＬ５１およびＤＣ／ＤＣコンバータ５２においては、非特許文献「石川、他、『低電力９０−ｎｍＣＭＯＳ動きベクトル検出プロセッサの開発』、信学技報、ＩＣＤ２００６−２０１、ｐｐ．２５−３０、２００７年２月２８日」や「益田、他、『小面積低電力ＰＬＬ回路の設計』、電子情報通信学会総合大会講演論文集、２００９年エレクトロニクス（２）、ｐ．１３３、２００９年３月４日」を参考にした。また、シミュレーションの条件は、以下の表２に示す通りである。

表２の条件に基づいて、ドップラーシフトが２Ｈｚ〜２０Ｈｚの間で、ＳＮＲ（Ｓｉｇｎａｌ Ｎｏｉｓｅ Ｒａｔｉｏ）−ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）特性を算出した。図１４は、ドップラーシフトが１０Ｈｚの場合のＳＮＲ−ＢＥＲ特性を示すグラフである。

そして、ＳＮＲ−ＢＥＲ特性に基づいて、検出遅延大モードの場合、パケットスキップ数が１６、および８の場合をＮＧとし、パケットスキップ数が４以下の場合をＯＫとした。したがって、図１２を参照すると、ドップラーシフトが１０Ｈｚの場合、パケットスキップ数が４となっている。また、検出遅延小モードの場合、パケットスキップ数が１６の場合をＮＧとし、パケットスキップ数が８以下の場合をＯＫとした。したがって、図１０を参照すると、ドップラーシフトが１０Ｈｚの場合、パケットスキップ数が８となっている。このように、図８、図１０、および図１２に示す各ドップラーシフトにおいて、ＳＮＲ−ＢＥＲ特性に基づいて、パケットスキップ数がＯＫの値を決定した。

なお、上記の実施の形態においては、テーブルを参照して、クロック周波数と電圧とを決定する例について説明したが、これに限ることなく、上記した（１）式を用いて、クロック周波数から電圧を算出してもよい。

また、上記の実施の形態においては、逆行列計算器２３に対して、位相同期回路２１とレギュレータ２２とによりクロック周波数と電圧とを制御されて供給される例について説明したが、位相同期回路２１とレギュレータ２２とは、逆行列計算器２３のＬＳＩ（大規模集積回路）チップの外部に接続してもよいし、同じＬＳＩチップ内で集積してもよい。

また、上記の実施の形態においては、ドップラーシフトを推定して、伝搬路の時間変動を推定する例について説明したが、これに限ることなく、他の方法を用いて、伝搬路の時間変動を推定してもよい。

また、上記の実施の形態においては、検出遅延大モードの場合、逆行列計算に要するパケットの数と、パケットスキップ数とは、同じ数である例について説明したが、これに限ることなく、異なる数であってもよい。

以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。

この発明は、ＭＩＭＯ−ＯＦＤＭ方式の無線通信において、有効に利用される。

１０ 受信機、１１，５０ ＭＩＭＯ検出装置、１２ 同期処理部、１３ フーリエ変換部、１４ ＭＩＭＯ等化部、１５ デ・マッパー部、１６ 誤り訂正部、１７ 復号部、１８ デ・スクランブラー部、２０，５４ 検出速度制御器、２１，５１ 位相同期回路、２２，５２ レギュレータ、２３，５３ 逆行列計算器、２６ａ，２６ｂ ショートプリアンブル、２７ａ，２７ｂ ロングプリアンブル、２８ａ ガードインターバル、２９ａ データ信号、３０ パケット間間隔、３１，３２，３３，３４，３５，３６，３７，３８，３９ パケット。

Claims (3)

1. 複数の送受信アンテナを用いて複数の伝搬路を形成するＭＩＭＯ−ＯＦＤＭ方式の無線通信に用いられるＭＩＭＯ検出装置であって、
   前記ＭＩＭＯ検出装置は、無線通信の受信機側に設けられており、
   前記ＭＩＭＯ検出装置は、
   前記受信機にて受信した信号に基づく伝搬路の行列に対して、その逆行列を計算する逆行列計算手段と、
   伝搬路の時間変動を推定する推定手段と、
   前記推定手段により推定した伝搬路の時間変動に応じて、前記逆行列計算手段による逆行列の計算に要する処理時間を可変に制御する可変制御手段とを備え、
   前記逆行列計算手段は、逆行列を計算する逆行列計算回路であって、
   前記可変制御手段は、前記逆行列計算回路へ供給するクロック周波数および電圧を可変に制御することにより、逆行列の計算に要する処理時間を可変に制御する、ＭＩＭＯ検出装置。
2. 前記受信機は、データを複数のパケットに分割して受信し、
   前記可変制御手段は、前記推定手段により伝搬路の時間変動が大きいと推定されると、
   逆行列の計算に要する処理時間を１パケットのガードインターバル時間になるよう、クロ
   ック周波数および電圧を制御する、請求項１に記載のＭＩＭＯ検出装置。
3. 前記可変制御手段は、前記推定手段により伝搬路の時間変動が小さいと推定されると、逆
   行列の計算に要する処理時間を１パケット分または複数パケット分の時間になるよう、ク
   ロック周波数および電圧を制御する、請求項２に記載のＭＩＭＯ検出装置。

Images