JP2002525971A - データ伝送システムにおけるサンプリングレートの制御ための装置及び方法 - Google Patents
データ伝送システムにおけるサンプリングレートの制御ための装置及び方法Info
- Publication number
- JP2002525971A JP2002525971A JP2000571605A JP2000571605A JP2002525971A JP 2002525971 A JP2002525971 A JP 2002525971A JP 2000571605 A JP2000571605 A JP 2000571605A JP 2000571605 A JP2000571605 A JP 2000571605A JP 2002525971 A JP2002525971 A JP 2002525971A
- Authority
- JP
- Japan
- Prior art keywords
- rate
- rate control
- control reference
- noise
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0442—Exchange access circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Abstract
Description
ための装置及び方法に関する。この場合は、規則的な時間間隔で、同期語が伝送
され、この同期語を用いて受信側のサンプリングレートが制御される。その場合
受信側でサンプリングされフィルタリングされた信号は、サンプリングレート制
御基準フィルタと、同期語識別装置に供給され、この装置は、サンプリングレー
ト制御基準をサンプリングレート(シンボルレート)の論理調整回路に供給する
スイッチを制御する。
て設けられる。
(PAMP=Pulsamplitudenmodulation, 4B3T, 2B1Q)が用いられている。この
場合同期化に対しては規則的な時間間隔の中で同期語が伝送される。この同期語
を用いることによって、受信側ではフレーム構造(2×B+D−チャネル)が再
び回復される。しかしながら受信側サンプリングレートの制御もそこから導出さ
れ得る。本発明は、目下のU−モジュール(PEB2091及びPEB24911(IEC-Q))によ
る従来技法から出発している。
制御が実現される。
リングレート(シンボルレート)の位相ジッタをさらに低減させると同時に入力
側においてノイズ状の障害のもとでのエラーの確率を可及的に僅かに抑えるべく
サンプリングレートを最適なサンプリング時点に設定することである。
ィルタと論理調整回路の間にレート形成回路とハイパスフィルタを配設すること
によって解決される。
レートを論理調整回路に供給する前にハイパスフィルタリングすることによって
解決される。
である。
*(1−z- 2)*(1−k0z- 1)が選択される。この場合特に有利には、k 0 が、短い線路に対しては−3/8が選択され、長い線路に対しては+1/8が選択さ
れる。前記“短い”ないし“長い”線路の規定に関しては、従来技法において通
常とされているこれらのパラメータに対する規定に準ずる。
適なサンプリング時点の位置を示した図であり、 図4は、相関和とレート制御基準を示した図であり、 図5は、線路長に依存して最適なサンプリング位相のゼロ点通過の偏差を示した
図であり、 図6は、線路長に依存して判定器前でのS/N損失を表わした図であり、 図7は、線路長に依存して最適なサンプリング時点からのゼロ点通過の偏差を3
つの異なるレート制御基準伝達関数毎に表わした図であり、 図8は、線路長に依存して判定器前でのS/N損失を3つの異なるレート制御基
準伝達関数毎に表わした図であり、 図9は、最大線路長のもとでの相関器とレート制御基準の初期値を表わした図で
あり、 図10は、マスキングによる同期語のもとでのレート制御基準フィルタの出力側
の信号を表わした図であり、 図11は、サンプリング位相に依存して、クロストークの最悪値と実効値を表わ
した図であり、 図12は、ハイパスフィルタと簡易等化器とレート制御基準フィルタの減衰経過
特性を表わした図であり、 図13は、レート制御基準を求めるための本発明による装置の変更された配置構
成を示した図であり、 図14は、本発明によって変更されたレート制御基準の相関和を表わした図であ
り、 図15は、本発明によって変更されたレート制御基準と相関器出力側の信号を表
わした図であり、 図16は、本発明によって変更された受信機内の個々の部分システムの出力側の
雑音電力を表わした図である。
造に基づいて、まず様々な線路長毎に最適なサンプリング位相をノイズ予測表示
有りと無しのもとで定める。これまでに用いられてきたレート制御基準の分析に
従って最適なサンプリング位相とここでの結果として得られたS/Nロスとの偏
差が線路長に依存して示される。ここでは線路長の尺度に従ったレート制御基準
フィルタに対するパラメータ切換が全ての線路長に対する可及的に良好なシステ
ム特性の達成に対して有利であることが示されており、これは既に今日のIEC
−Qにおいて達成されている。
よって受信入力側においていて入力結合された外部ノイズ信号も内部ノイズ信号
(例えば量子化もしくは不完全なエコー補償によって引き起こされる)もクロッ
ク制御基準に与える影響は僅かである。本発明において提案された解決手段によ
れば、約9dBの改善がみられ、これによって固有のジッタとジッタ振幅特性に
関するレート制御基準の良好な特性が達成される。
伝送される。2BLQ線路コードに基づく技法では、この同期語が9つのシンボ
ルからなっており、それぞれ120のシンボル送信の後で繰返される。同期語に
よって定められるUk0フレームは、以下に示す持続時間を有する。
受信した同期語の位置が求められ、それに伴ってフレームレートが再生される。
位相制御の歪みの状態への依存性が有利である。判定帰還方式のレート制御の場
合、この依存性からは、データ再生の際の判定誤りによって収斂が損なわれるこ
とは現れない。同期語がレート回復のために用いられるのならば、まず受信され
た信号が適切なフィルタリングとサンプリングの後でフレームレートにおいて正
確に定められたシンボルポジション内でレート制御回路に転送されなければなら
ない。特別なフレーム識別装置を用いた同期語の位置の識別の後では、制御基準
のサンプリングに対する位置がフレーム内で正確に定められる。
い。すなわちサンプリング時点において出力信号のゼロ点通過が生じるように定
められなければならない。このゼロ点通過は、制御特性曲線を示している。
調ローパスフィルタ12に供給される。この信号はサンプリングスイッチ14に
よってシンボルレートでサンプリングされ、さらにデジタルハイパスフィルタ1
6に供給される。そこからこの信号はデジタル簡易等化器18に転送される。こ
のデジタル簡易等化器18の出力側は、判定器に接続されており、この判定器は
、信号からデジタルデータを回復させる。しかしながらデジタル簡易等化器の出
力信号は、相関器20を介してフレーム識別回路22にも供給される。これはフ
レームレートを再構築する。デジタル簡易等化器18の出力値は、さらにレート
制御基準回路24にも供給される。その出力値は、サンプリングスイッチ26に
よってフレームレートでフレーム識別回路22によってサンプリングされる。ル
ープフィルタ28を介して、フレームレートでサンプリングされたレート制御基
準回路の出力信号は、調整論理回路30に供給される。これは非制御レートを次
のようにシフトする。すなわち入力信号のサンプリングに対して最適なシンボル
レートに相応するようにシフトする。このシンボルレートは、サンプリングスイ
ッチ14を制御する。
る。すなわち受信信号から、サンプリング時点の制御に対して適切な信号を形成
することである。この信号は、以下に述べる3つの条件をできるだけ良好に充た
していなければならない。すなわち、 a)ゼロ点通過が“最適な”サンプリング時点において使用線路に依存しないこ
と、;入力側におけるノイズ状の障害のもとで可及的に僅かな誤り率に関する最
適性、 b)レート制御基準フィルタ24の入力側に結合されたノイズ信号が(制御特性
曲線の急峻度の考慮下で)フィルタ24出力側でレート制御基準に重畳するのを
できるだけ僅かに抑えること(内外の障害に起因する位相ジッタを最小にするた
め)、 c)同期語の前後に送信された確率的データによって引き起こされたクロスt−
くを制御基準のゼロ点通過において可及的に僅かに抑えること(可及的に僅かな
固有ジッタを生成するため)、 サンプリング位相は、受信器において誤って判定されたシンボルの数が最小と
なった場合に最適となる。ガウス分布の障害信号のもとでは、ノイズ信号の電力
値ないし実効値と等化された有効信号の残留エラーがわかっている場合には、誤
り確率が分析的に算出可能である。2つの特性量は、線形等化器の依存性のため
にサンプリング時点の位置に依存する。
リング位相に依存して確定される。この場合さらに入力側における固定的なノイ
ズ電力に対して基準化される必要がある。
雑音比に対するその影響も考慮しなければならない。なぜならこのS/N利得は
、ノイズ予測子によりサンプリング位相にも依存するからである。以下の伝達関
数、
れているような信号対雑音比に対する特性経過が得られる。この場合サンプリン
グ位相は、簡易等化器18後のインパルス応答の最大値の時点に関し、さらにS
/N特性経過は、ノイズ予測子なしの最適なサンプリング時点に関する。ノイズ
スペクトラムとして、測定されたノイズ信号に基づいて(ANSIループ1)求
められたスペクトラムが基礎をなしており、σ−Δ変調器10に起因するノイズ
信号もモデル化されたクロストーク信号も考慮される(マージン=0dB)。
ダイヤグラムは、0km線路に関するものであり、中央のダイヤグラムは、タイ
プAWG26の3km線路に関するものであり、右側のダイヤグラムは、タイプ
AWG26の5.5km線路に関するものである。図中実線は、ノイズ予測子な
しの経過を表わし、破線は、ノイズ予測子ありの経過を表わしている。サンプリ
ング時点は、ノイズ予測なしでの最適なサンプリング時点に関している。ノイズ
予測子には2つの係数が用いられている。
の時点から遠ざかる b)ノイズ予測値の適用のもとでは最適なサンプリング時点がインパルス最大値
時点に近接する c)ノイズ予測子によって得られるS/N利得は、線路長の長い方が線路長の短
い方よりもおおきい。
、最適なサンプリング時点からのシンボルレートのずれが+/−10%を越えな
いようなサンプリング位相が選択されるべきであることがわかっている。
の間隔と、増加する線路長との間の関係が再度図3に示されている。この図3で
は、線路長に依存して簡易等化器18後の最適なサンプリング時点がインパルス
最大値の時間的位置に関連して示されている。この場合の線路もタイプAWG2
6である。図中実線は、ノイズ予測子なしでの特性経過を示し、破線は、ノイズ
予測子ありでの特性経過を表わしている。
細に説明する。このレート制御基準フィルタ24は、以下の伝達関数を有してい
る。すなわち、 TRZ(z)=(1−z- 1)5・(1−z- 2)・(1−k0・z- 1) 前記パラメータk0はこの場合短線路に対しては0.5が選択され、長線路に対
しては1.0が選択される。図4の制御特性曲線の図面には、相関器出力側の信
号と、レート制御基準フィルタ24の出力側の信号が示されている。ここでは送
信データをゼロにセットする送信同期語に対する応答のみが示されている。ここ
において明らかなことは、レート制御基準の所望のゼロ点通過が相関最大値の正
確にワンステップ間隔後に現れ、ゼロ点通過が当該線路に対する最適なサンプリ
ング時点のごく僅かだけ横に存在することである。
km長の線路に用いられ、パラメータk0が1.0にセットされる格子状網に相
応する。
影響が検査される。この場合は種々異なるk0の値(k0=0〜k0=2)に対
して様々な線路長(AEG26)毎の最適な位相位置からのゼロ点通過の偏差が
算出される。図5には、これらの偏差が示されており、この場合は、最適なサン
プリング時点毎に、一回はノイズ予測子(2つの係数)の考慮ありの値で一回は
考慮なしの値に基づいている。これらの非フラットな特性経過は、最適なサンプ
リング時点の計算とレート制御基準のゼロ点通過の計算の際の比較的粗い量子化
(T/32)に基づくものである。
し、右側のダイヤグラムは、ノイズ予測子ありでの特性経過を表わしている。
点通過の最適なサンプリング時点からの偏差は、長線路のもとでは大きめのk0 値によって低下し、短線路のもとでは小さめのk0値によって低下する。
大値の時点に近接して存在しているので、ここでは可及的に最適なサンプリング
時点の達成のためにやや小さめのk0値が求められる。
ズ予測子ありとなしの場合で示されている。ここでも左側のダイヤグラムにはノ
イズ予測子なしでの特性経過が示され、右側のダイヤグラムにはノイズ予測子あ
りでの特性経過が示されている。ここで明らかなことは、固定のパラメータk0 を用いて全ての線路長に対して均等に良好なサンプリング時点を得ることが不可
能なことである。IEC−Qの第1のバージョンにおいては、k0=0.5が選
択される。このことは、考えられ得る全ての適用ケースが唯1つのk0値でカバ
ーされる場合には妥協を表わす。極端に長い線路(例えば図6の5.5km)に
対しては、最適なサンプリング位相を伴うシステムに比べてS/Nの悪化はノイ
ズ予測子なしでも約3dBで、ノイズ予測子ありでも悪化は1dBだけである。
この特性を改善するためには、IEC−Qの目下のバージョンにおいて2つの異
なるk0値が用いられ、具体的には短めの線路に対してk0=0.5が選択され
、眺めの線路に対してはk0=1が選択される。切換には論理的RANGE信号
が用いられ、これによってA/D変換器の感度が長線路の場合約3………4km
の領域において切換えられる。より正確な分析においては、短線路に対してk0 =0.25、長線路に対してはk0=1.25で、ほぼ良好なシステム特性が得ら
れることが示されている。
タルハイパスフィルタ16およびデジタル簡易等化器18を介してレート制御基
準フィルタ24に達する。このレート制御基準フィルタ24では、当該ノイズが
レート制御基準の伝達関数によって評価され、制御量に重畳される。目標として
は、このノイズを制御基準の所定の上昇のもとでゼロ点通過において可及的に僅
かに保つ必要がある。近似的に受信器入力側においてノイズ電力密度R0を伴う
ホワイトノイズから出発すれば、レート制御基準フィルタ24の出力側における
ノイズ電力に対しては以下の式が得られる。すなわち、
の特性量、
を表わす。
れる。それらは次のように選定される。すなわち5.5km(AWG26線路)
の線路長のもとでゼロ点通過が近似的に最適なサンプリング時点で行われるよう
に選定される。この場合次のような形態、 TRK(z)=(1−z- 1)n・(1−z- 1)m(1−k0・z- 1) の伝達関数がレート制御基準に対して基礎におかれる。
向上が示されている。前述した推奨伝達関数は基準値として、n=5、m=1及
びk0=1.25を用いる。図示されたさらなる伝達関数は、基本的にサンプリン
グレートの制御に適している。テーブル1では伝達関数に対するパラメータに対
してさらに相関最大値に関するゼロ点通過の位置と、その方向が示されている。
ノイズ入力結合の評価に対しては、前述した推奨伝達関数に関する目標関数がd
Bで示されている。さらに、シンボル干渉の影響を表わす特性量も示されている
。これに関してはさらに以下で説明する。
たノイズの低減の可能性が認められる。
て拡張可能である。これもノイズ入力結合の僅かな向上に結び付く。
時点の最適なサンプリング時点からの偏差の依存性と線路長に依存したS/Nの
悪化が着目される。これらは図7、図8に示されている。
に依存して3つの異なるレート制御基準−伝達関数毎に示されており、これらに
はそれぞれアルファベットa,b,cが付されている。この場合も左側の図がノ
イズ予測子なしでの特性を表わし、右側の図はノイズ予測子ありでの特性を表わ
している。
レート制御基準−伝達関数毎a,b,c毎に示されている。
からも認められるようにノイズ増幅が増加する。また他方では線路長の変化のも
とでのサンプリング時点の位置の感度が低下する(制御基準のゼロ点通過)。短
線路及び長線路に対する2つの異なるレート制御基準の適用のもとでは、2つの
低いグレードのレート制御基準に対する周辺領域での悪化も自ずと高くなりすぎ
る。そのため従来技法による実現に対しては、n=5、m=1、長線路に対して
k0=1.25そして短線路に対してはk0=0.25のレート制御基準のみが対
象となる。
、同期語の直前と直後に送信されたシンボルのクロストークによって損なわれる
(シンボル干渉)。この障害も誘因される固有ジッタの最小化のためにはできる
だけ僅かに抑えなければならない。
ている。この場合は種々異なるフレームが同期語に同期して相互にプロットされ
ている。ここではレート制御基準が、n=5、m=1、k0=1.25、線路長5
.5km(AWG26)の伝達関数の適用のもとで、レート制御基準のシンボル
干渉がゼロ点通過において比較的僅かであることが認められる。量的な評価に対
しては、ここではシンボル干渉がほぼ正確に観察される。
シンボルシーケンスの応答からマスキングされた同期語と合成されてもよい。第
2の成分は障害的なシンボル干渉の成分で直接表わされる。図10ではこのこと
がほぼ明らかである。いくつかのデータシーケンスに対しては、レート制御基準
フィルタ24の出力側に生じる信号が示される。この場合は同期語がマスキング
されている。
1.25、長さ5.5kmのタイプAWG26の線路が取り上げられる。
干渉の影響が量的に分析可能となる。クロストークのワーストケースの値も実効
値も、インパルス応答値の絶対値又は平方の総和によって求めることができる。
この場合インパルス応答はそのつどのマスキングされた送信同期語の考慮のため
の矩形ウインドウを用いて評価される。図11にはシンボル干渉のワーストケー
ス値と実効値の特性経過が示されており、この場合はそれぞれレート制御基準の
グラジエントに関連付けられている。
ンボル干渉に起因した障害量を算出するものとする。簡単化のためにここでは外
部障害信号が受信側ハイパスフィルタの入力側において−55dBのノイズ電力
を伴っているものとする。このことはローパスフィルタによる帯域限界の考慮の
もとで、ANSI Tl. 601にて示される障害電力に相応する。それにより、ハイ
パスフィルタ入力側16において実効値0.65mVの障害電圧が生じ、この場
合は換算のもとで135Ωの終端抵抗が考慮される。n=5,m=1,k0=1.
25での制御基準に対して、ハイパスフィルタ16と簡易等化器の介入のもとで
3169のノイズ伝達関数が得られる。それに伴って約36.6mVのノイズ電
圧がレート制御回路入力側で生じる。
規格化のもとで制御特性曲線のグラジエントに対して(レート制御基準のゼロ点
通過)69μVとなる(テーブル1参照)。このグラジエントはここでは約10
0となり、それによって全体で6.9mVの障害電圧が生じる。
て総ノイズ電力の約96.5%が外部からの障害の増幅によって引き起こされた
ものであり、残りの約3.5%はシンボル干渉によって引き起こされたものであ
る。シンボル干渉によって引き起こされるノイズレベルは、外部からの障害に引
き起こされたノイズレベルよりも約14.5dBだけ低い。
干渉の低減よりも、入力結合されるノイズ電力と予期される位相ジッタに対して
著しく大きな影響を有している。
て、ノイズ入力結合がほとんど3dBだけ低減可能である(テーブル1参照)。
しかしながらこの可能性はサンプリング位相ないしはこれに引き起こされるS/
N特性低下の線路長への強い依存性によって実現に適するものではない。
の障害に起因するノイズは、低い周波数のもとで非常に僅かな成分の伴う有色ノ
イズスペクトルを有する。図12には、ハイパスフィルタ16、簡易等化器18
及びレート制御基準フィルタ24の減衰特性が示されている。受信器入力側にお
けるホワイトノイズの入力結合のもとでは、この経過は、レート基準に重畳する
ノイズ信号のスペクトル電力密度の経過に相応する。
る信号のレート形成によって実現される。これに伴ってノイズスペクトルは別の
分布をなし、周波数深淵への重心移動のようなシフトがなされ、最終的にハイパ
スフィルタリングが達成される。この本発明による装置のブロック回路図は図1
3に示されている。
ータk0が変更されなければならない。長線路に対してk0=1/8、短線路に
対してk0=−3/8の値を用いれば、サンプリング位相に関して、k0=1.2
5ないしk0=0.25でのこれまでの構成のもとで得られるのとほぼ同じ特性
が得られる。
る、n=5、m=1、k0=1/8でのレート制御基準と相関和が示されている
。図4との比較で認められるように、これまでの装置の場合と同じように、相関
最大値後のシンボル持続時間のワンステップ後にゼロ点通過が得られ、このグラ
ジエントはいずれにせよ逆の極性を有し、このことは制御信号の相応の反転によ
って補正可能である。さらに着目すべきは、制御範囲が約+/−0.75Tとな
っている点である(次のゼロ点通過に対する間隔)。これは従来の装置に比べて
僅かであるが、エラーのない同期化を保障するのにはまだ十分である。
に(レート形成)、もははインパルス応答(シンボル干渉)や部分システムのフ
ィルタ振幅特性(内外ノイズ)からは確定されない。個々の成分はシミュレーシ
ョンによって求められなければならない。
ト制御基準の相関和が示されている。この場合レート制御基準フィルタ24に対
しては、n=5,m=1,k0=1/8が用いられ、AWG26タイプの5.5k
m長の線路を介した伝送がシミュレートされている。レート制御基準のゼロ点通
過におけるシンボル干渉の影響は、ここでも図9による比較で示されているよう
に僅かである。
ばならない。
れている。この場合は受信器入力側におけるスペクトル電力密度R0のホワイト
ノイズ源から出発している。この場合はレート制御基準フィルタ24に対して、
n=5,m=1、k0=1/8が用いられている。
ート制御基準のゼロ点通過)は、約94となり、そのため前述の所定の比較基準
インと約100のグラジエントと共に1.78の値が生じる。それにより約9d
Bの向上がみとめられる。
置において、長線路に対してはk0=−3/8、短線路に対してはk0=1/8が
推奨される。
ンプリング時点の位置を示した図である。
る。
なるレート制御基準伝達関数毎に表わした図である。
関数毎に表わした図である。
表わした図である。
ある。
わした図である。
た図である。
である。
の雑音電力を表わした図である。
Claims (8)
- 【請求項1】 規則的な時間間隔で同期語が伝送され、この同期語を用いて
受信側のサンプリングレートが制御され、その場合サンプリングされフィルタリ
ングされた受信信号は、レート制御基準フィルタ(24)と、同期語識別装置(
20,22)に供給され、この装置(20,21)は、スイッチ(26)を制御
し、該スイッチ(26)は、レート制御基準を、サンプリングレート(シンボル
レート)の論理調整回(30)回路に供給している、デジタルデータ伝送システ
ムにおけるサンプリングレートの制御のための装置において、 レート制御基準フィルタ(24)と論理調整回路(30)の間に、レート形成
回路とハイパスフィルタが配設されていることを特徴とする装置。 - 【請求項2】 前記ハイパスフィルタの伝達関数は、(1−z- 1)である
、請求項1記載の装置。 - 【請求項3】 前記レート制御基準フィルタ(24)の伝達関数は、 (1−z- 1)5*(1−z- 2)*(1−k0z- 1)である、請求項1記載の
装置。 - 【請求項4】 前記k0は、短い線路に対しては−(3/8)が選択され、長
い線路に対しては(1/8)が選択される、請求項3記載の装置。 - 【請求項5】 規則的な時間間隔で同期語を伝送し、この同期語を用いて受
信側のサンプリングレートを制御し、その場合受信されサンプリングされフィル
タリングされた信号は、レート制御基準フィルタ(24)によってフィルタリン
グされ、同時に、同期語識別のための検出手法に用いられ、同期語の識別の際に
は、レート制御基準フィルタ(24)の初期値が、サンプリングレート(シンボ
ルレート)のための論理調整回路(30)を制御している、デジタルデータ伝送
システムにおけるサンプリングレートの制御のための方法において、 レート制御基準フィルタの初期値のレートを形成し、このレートを論理調整回
路(30)に供給する前にハイパスフィルタリングすることを特徴とする方法。 - 【請求項6】 前記ハイパスフィルタの伝達関数は、(1−z- 1)である
、請求項5記載の方法。 - 【請求項7】 前記レート制御基準フィルタ(24)の伝達関数は、 (1−z- 1)5*(1−z- 2)*(1−k0z- 1)である、請求項5記載の
装置。 - 【請求項8】 前記k0は、短い線路に対しては−(3/8)が選択され、長
い線路に対しては+(1/8)が選択される、請求項7記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843707.2 | 1998-09-23 | ||
DE19843707 | 1998-09-23 | ||
PCT/DE1999/002758 WO2000018059A1 (de) | 1998-09-23 | 1999-09-01 | Vorrichtung und verfahren zur regelung des abtasttaktes in einem datenübertragungssystem |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002525971A true JP2002525971A (ja) | 2002-08-13 |
JP3741955B2 JP3741955B2 (ja) | 2006-02-01 |
Family
ID=7882022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000571605A Expired - Fee Related JP3741955B2 (ja) | 1998-09-23 | 1999-09-01 | データ伝送システムにおけるサンプリングレートの制御ための装置及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6714613B2 (ja) |
EP (1) | EP1116356B1 (ja) |
JP (1) | JP3741955B2 (ja) |
KR (1) | KR100557231B1 (ja) |
CN (1) | CN1188981C (ja) |
AT (1) | ATE389270T1 (ja) |
DE (1) | DE59914689D1 (ja) |
WO (1) | WO2000018059A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7480358B2 (en) * | 2004-02-25 | 2009-01-20 | Infineon Technologies Ag | CDR-based clock synthesis |
US8176351B2 (en) * | 2006-08-21 | 2012-05-08 | National Instruments Corporation | Sampling mechanism for data acquisition counters |
US8645589B2 (en) | 2009-08-03 | 2014-02-04 | National Instruments Corporation | Methods for data acquisition systems in real time applications |
KR101550801B1 (ko) * | 2014-03-27 | 2015-09-07 | 한국과학기술원 | 데이터 신호 수신기, 이를 포함하는 송/수신 시스템 및 데이터 신호 수신 방법 |
JP7447593B2 (ja) * | 2020-03-19 | 2024-03-12 | 株式会社Jvcケンウッド | 受信装置、および補正方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0316876B1 (en) * | 1987-11-16 | 1994-01-26 | Nec Corporation | A digital signal receiving circuit with means for controlling a baud rate sampling phase by a power of sampled signals |
ATE86812T1 (de) * | 1988-08-30 | 1993-03-15 | Siemens Ag | Verfahren und schaltungsanordnung fuer eine digitale regelung der phase von abtasttaktimpulsen. |
US4995031A (en) * | 1989-06-19 | 1991-02-19 | Northern Telecom Limited | Equalizer for ISDN-U interface |
JP2846002B2 (ja) * | 1989-11-22 | 1999-01-13 | 株式会社日立製作所 | 伝送装置 |
JPH07154439A (ja) * | 1993-11-26 | 1995-06-16 | Nec Eng Ltd | 復調装置 |
KR970068393A (ko) * | 1996-03-11 | 1997-10-13 | 김광호 | 이산 다중 톤 시스템 수신단의 샘플링 클럭 복원 장치 및 방법 |
-
1999
- 1999-09-01 DE DE59914689T patent/DE59914689D1/de not_active Expired - Lifetime
- 1999-09-01 JP JP2000571605A patent/JP3741955B2/ja not_active Expired - Fee Related
- 1999-09-01 WO PCT/DE1999/002758 patent/WO2000018059A1/de active IP Right Grant
- 1999-09-01 EP EP99953671A patent/EP1116356B1/de not_active Expired - Lifetime
- 1999-09-01 CN CNB998113425A patent/CN1188981C/zh not_active Expired - Fee Related
- 1999-09-01 KR KR1020017003754A patent/KR100557231B1/ko not_active IP Right Cessation
- 1999-09-01 AT AT99953671T patent/ATE389270T1/de not_active IP Right Cessation
-
2001
- 2001-03-23 US US09/815,652 patent/US6714613B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ATE389270T1 (de) | 2008-03-15 |
CN1188981C (zh) | 2005-02-09 |
KR20010088813A (ko) | 2001-09-28 |
CN1324535A (zh) | 2001-11-28 |
KR100557231B1 (ko) | 2006-03-07 |
JP3741955B2 (ja) | 2006-02-01 |
EP1116356B1 (de) | 2008-03-12 |
EP1116356A1 (de) | 2001-07-18 |
US20010021235A1 (en) | 2001-09-13 |
WO2000018059A1 (de) | 2000-03-30 |
US6714613B2 (en) | 2004-03-30 |
DE59914689D1 (de) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7756228B1 (en) | Transceiver system with analog and digital signal echo cancellation having adaptably adjustable filter characteristics | |
KR0131815B1 (ko) | 통신 장치 및 방법 | |
JP3181577B2 (ja) | 通信システム及び通信方法 | |
CA1210471A (en) | Echo canceller | |
JP4307420B2 (ja) | アナログ加入者接続用高速通信システム | |
EP0758507B1 (en) | System and method for start up of a two wire modem | |
EP0294896B1 (en) | Data signal transmission system using decision feedback equalisation | |
WO1991002407A1 (en) | Wideband digital equalizers for subscriber loops | |
US7085329B2 (en) | High speed decoding apparatus and method for analog subscriber connections | |
Messerschmitt | Design issues in the ISDN U-interface transceiver | |
US5818740A (en) | Decimator for use with a modem with time invariant echo path | |
US5181228A (en) | System and method for phase equalization | |
KR100337097B1 (ko) | 타이밍수단을포함하는전송시스템및수신기 | |
US6570916B1 (en) | Adaptive equalization circuit and method | |
EP0592747B1 (en) | Adaptive equalizing apparatus and method for token ring transmission systems using unshielded twisted pair cables | |
JPH0262976B2 (ja) | ||
US4590600A (en) | Dynamic digital equalizer | |
JP2002525971A (ja) | データ伝送システムにおけるサンプリングレートの制御ための装置及び方法 | |
Inoue et al. | Time-shared two-wire digital subscriber transmission system and its application to the digital telephone set | |
Falconer | Timing jitter effects on digital subscriber loop echo cancellers: Part I-Analysis of the Effect | |
US6463106B1 (en) | Receiver with adaptive processing | |
US6047032A (en) | Signal equalization and data recovery with non-linear digital threshold feedback | |
US6341148B1 (en) | Method and apparatus for minimizing transient sampling fluctuations upon transition between modes of communication | |
US6519282B1 (en) | Method for digital transmission of information | |
US6600780B1 (en) | Apparatus and method for adapting a filter of an analog modem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |