KR20010088813A - 데이터 전송 시스템에서 샘플링을 조절하는 장치 및 방법 - Google Patents

데이터 전송 시스템에서 샘플링을 조절하는 장치 및 방법 Download PDF

Info

Publication number
KR20010088813A
KR20010088813A KR1020017003754A KR20017003754A KR20010088813A KR 20010088813 A KR20010088813 A KR 20010088813A KR 1020017003754 A KR1020017003754 A KR 1020017003754A KR 20017003754 A KR20017003754 A KR 20017003754A KR 20010088813 A KR20010088813 A KR 20010088813A
Authority
KR
South Korea
Prior art keywords
clock control
clock
control reference
noise
filter
Prior art date
Application number
KR1020017003754A
Other languages
English (en)
Other versions
KR100557231B1 (ko
Inventor
하인리히 쉥크
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010088813A publication Critical patent/KR20010088813A/ko
Application granted granted Critical
Publication of KR100557231B1 publication Critical patent/KR100557231B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435—Details
    • H04Q11/0442—Exchange access circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Abstract

본 발명은 데이터 전송 시스템에서 샘플링율을 정규화하는 방법 및 장치에 관한 것이다. 샘플링율의 수신단에서의 정규화를 위한 동기화 워드가 전송되며, 수신된 신호는 비율 정규 기준 필터(24)에 의해 필터링되며, 상기 동기화 워드를 재인식하기 위해 동시에 검출되며, 비율 정규 기준 필터(24)의 초기값은 상기 동기화 워드가 재인식되면 샘플링 비율을 위해 조절 로직을 제어하고, 비율은 비율 정규 기준 필터이 초기값에 대하여 형성되며, 상기 비율은 조절 로직으로 공급되기 전에 고역 필터링된다.

Description

데이터 전송 시스템에서 샘플링을 조절하는 장치 및 방법 {DEVICE AND METHOD FOR REGULATING THE SAMPLING RATE IN A DATA TRANSFER SYSTEM}
본 발명에 따른 장치 및 방법은 바람직하게 ISDN 베이스밴드 가입자 접속을 위한 것이다.
ISDN 접속 기술에서, 베이스밴드 전송 방법(PAMP=펄스 진폭 변조, 키워드:4B3T,2BIQ)은 U-인터페이스에서 사용되며, 암호화되지 않은 동기화 워드는 동기화를 위한 정규 시간에 전송된다. 상기의 동기화 워드는 수신단에서 다시 프레임 구조(2×B+E-채널)를 복원하는데 이용된다. 그러나 수신단에서의 샘플링 클록의 제어는 이로부터 유도될 수 있다. 본 발명은 종래 기술과 마찬가지로 PEB 2091 및 PEB 24911(IEC-Q) U-모듈을 기초로 한다.
본 발명은 디지털 전송 시스템에서 샘플링 클록을 제어하는 장치 및 방법에 관한 것으로서, 동기화 워드는 수신단에서의 샘플링 클록이 제어됨에 의해 정규 시간에 전송되며, 수신된 샘플링 및 필터링된 신호는 클록 제어 기준 필터에 공급되고, 상기의 장치는 샘플링 클록(심볼 클록)에 대한 조절 로직 장치에 클록 제어 기준을 제공하는 스위치를 가동시킨다.
도 1은 종래 기술을 따르는 클록 제어 루트의 블록도이다.
도 2는 샘플링 위상의 함수로서 신호 대 잡음비를 도시한다.
도 3은 라인 길이의 함수로서 절충 이퀄라이저로부터 가장 아래에 있는 펄스의 타이밍에 관련된 최적 샘플링 시간의 일부를 도시한다.
도 4는 상관합 및 클록 제어 기준을 도시한다.
도 5는 라인 길이의 함수로서 최적 샘플링 위상으로부터 크로싱한 제로값의 에러를 도시한다.
도 6은 라인 길이의 함수로서 결정의 상부에 있는 신호 대 잡음 손실을 도시한다.
도 7은 세개의 서로 다른 클록 제어 기준 전송 함수로서 최적의 샘플링 시간과 제로 크로싱 사이의 에러를 도시한다.
도 8은 클록 제어 기준 전송 함수에 대한 라인 길이의 함수로서 결정 메이커의 상부에 있는 신호 대 잡음비를 도시한다.
도 9는 최대 라인 길이에 대한 클록 제어 기준의 그리고 상관기의 출력값을 도시한다.
도 10은 전송된 동기화 워드가 마스크될 때 클록 제어 기준 필터의 출력 신호를 도시한다.
도 11은 샘플링 위상의 함수로서 최악의 경우의 값 및 제곱 평균 제곱근값의 누화를 도시한다.
도 12는 고역 필터, 절충 이퀄라이저 및 클록 제어 기준 필터의 감쇠를 나타낸다.
도 13은 클록 제어 기준을 결정하기 위해 본 발명에 따라 수정된 장치를 도시한다.
도 14는 본 발명에 따라 수정된 클록 제어 기준 및 상관합을 도시한다.
도 15는 본 발명에 따라 수정된 클록 제어 기준 및 상관기의 출력을 도시한다.
도 16은 본 발명에 따라 수정된 수신기내의 개별 서브 시스템의 출력에서의 잡음 전력을 도시한다.
상기의 U-모듈은 수신된 동기화 워드로부터 클록 정보를 유도하는 클록 제어를 제공한다. 종래 기술에 반해, 본 발명의 목적은 가능한 낮은 입력에서 랜덤 잡음에 응답하여 에러 가능성을 달성하는 것에 관하여 최적의 샘플링 시간에 심볼 클록을 세팅하기 위해 동시에 최부 및 내부 차이로부터 결과된 심볼 클록에서 위상 지터를 감소시키는 것이다.
상기의 목적은 본 발명에 의해 달성되며, 종래 기술의 장치에서 진폭 형성 회로 및 고역 필터는 클록 제어 기준 필터 및 심볼 클록을 위한 조절 로직 장치 사이에 배치된다.
게다가 본 발명에 따르면, 상기의 목적은 클록 제어 기준 필터의 출력값의 크기가 형성되며 조절 로직 장치에 공급된 고역 필터링되는 종래 기술을 따르는 방법에 의해 달성된다.
이 경우, 고역 필터 또는 고역 필터링의전송 함수가 (1-z-1)이 되는 것은 특히 바람직하다.
(1-z-1)3*(1-z-2)*(1-k0z-1)는 바람직하게 클록 제어 기준 필터ㅔ 대한 전송 함수로서 선택된다. 이 경우, 짧은 라인에 대해 k0=-3/8을 긴 라인에 대해 k0=+1/8을 선택하는 것은 바람직하다. "짧은" 그리고 "긴" 라인의 정의는 종래 기술의 상기 파라미터의 일반적인 기준에 해당한다.
본 발명은 도면을 참조로 이하에서 상세하게 설명된다.
지멘스 IEC-Q에서 사용된 수신기 구조를 기초로, 잡음 예측기를 가지는 최적의 샘플링 위상 및 잡음 예측기를 가지지 않는 최적의 샘플링 위상은 무엇보다도 여러 라인 길이에 대해 다음의 환경에서 결정된다. 이전에 사용된 클록 제어 기준의 분석을 기초로, 최적 샘플링 위상으로부터의 최종 에러 및 이로부터 결과된 신호 대 잡음 손실은 라인 길이의 함수로서 지정된다. 라인 길이를 기초로 클록 제어 기준 필터에 대한 스위칭 파라미터는 모든 라인 길이에 가능한 효율적인 시스템 특성을 달성하는데 가치가 있으며, 이는 IEC-Q에서 이미 수행된다.
본 발명에 따라, 변경된 장치는 수신기의 입력에서 주입된 외부 방해 신호 및 내부 방해 신호(예를 들면 양자화 또는 불완전한 에코 보상)가 클록 제어 기준에 대해 상당히 적은 영향을 가짐에 의해 클록 제어 기준을 달성하도록 지정된다.제안된 솔루션은 약 9dB의 개선점을 가지며, 따라서 나은 클록 제어 루프 응답이 고유 지터 및 지터 주파수 응답에 대하여 달성될 수 있게 한다.
ISDN 전송 기술에서, 동기화 워드의 형태인 동기화 정보는 정규 시간에 전송된다. 2BIQ 라인 코드를 기초로하는 기술에서, 상기의 동기화 워드는 9 심볼을 포함하며 매 120 전송 심볼 이후에 반복된다. 동기화 워드에 의해 정의된 UK0프레임은 다음과 같은 시간을 가진다.
동기화 워드는 다음과 같은 심볼을 포함한다. 즉, +3 +3 -3 -3 -3 +3 -3 +3 +3.
상기의 동기화 워드를 가지는 수신 신호의 상관에 의해 수신된 동기화 워드의 위치는 왜곡된 수신 신호로부터 결정될 수 있으며, 따라서 프레임 클록은 재생성될 수 있다.
동기화 워드는 수신된 클록 위상을 제어하는 데 사용될 수 있다. 이 경우 클록 위상 제어가 이퀄라이저 상태에 독립적인 것은 유리하다. 결정 피드백을 가지는 클록 제어 시스템의 경우, 상기의 독립성은 존재하지 않으며, 수렴성은 반대로 데이터 재생성과 연관된 부정확한 결정에 의해 영향을 받을 수 있다. 만일 동기화 워드가 클록 복구에 사용된다면, 적당한 필터링 및 샘플링 후에, 수신된 신호는 무엇보다도 클록 제어 루프에 대해 정확하게 정의된 심볼 위치에서 프레임 클록과 같은 시간에 통과되어야 한다. 동기화 워드의 위치가 특정 프레임 식별 장치의 도움으로 확인된다면, 프레임내에서 제어 기준을 샘플링하기 위한 위치는 정확하게 한정된다.
이 경우, 클록 제어 기준에 대한 전송 함수는 출력 신호가 샘플링 시간에 크로싱하는 제로값을 가지도록 정의되어야 한다. 상기의 제로 크로싱은 제어 특성을 나타낸다.
도 1은 클록 제어 시스템의 블록도를 도시한다.
무엇보다도, 입력 신호는 시그마-델터 변조기(10)에 공급된다. 이로부터, 펄스 시간 변조 저역 필터(12)를 통과한다. 신호는 샘플링 스위치(14)에 의해 샘플링되며 디지털 고역 필터(16)에 공급된다. 이로부터 신호는 디지털 절충 이퀄라이저(18)로 통과한다. 디지털 절충 이퀄라이저의 출력은 신호로부터 디지털 데이터를 복구하는 결정 메이커로 유도된다. 디지털 절충 이퀄라이저의 출력 신호는 상관기(20)를 통하여 프레임 클록을 재설정하는 프레임 식별자(22)로 공급된다. 디지털 절충 이퀄라이저(18)의 출력값은 클록 제어 기준 회로(24)에 공급된다. 그 출력값은 프레임 식별(22)의 프레임 클록을 이용하여 샘플링 스위치(26)에 의해 샘플링된다. 클록 제어 기준의 출력 신호(프레임 클록을 이용하여 샘플링된)는 필터(28)를 통하여 조절 로직 장치(30)에 공급되며, 이 장치는 입력 신호를 샘플링하기 위한 최적의 심볼 클록에 해당하도록 비정규 클록을 쉬프트한다. 상기의 심볼 클록은 샘플링 스위치(14)를 제어한다.
상기 환경에서 클록 제어 기준 필터(24)는 샘플링 시간의 제어를 위해 적당한 신호를 수신된 신호로부터 발생하는 작업을 가진다. 상기의 신호는 가능한 효과적으로 다음의 세가지 상태를 만족시켜야 한다.
a) 라인과는 독립적으로 "최적" 샘플링 시간에서 제로 크로싱이 이용된다; 입력에서 랜덤 방해를 가지는 에러 확률에 대한 최적값은 가능한 낮다.
b) 클록 제어 기준 필터(24)의 입력에서 삽입된 잡음 신호는 - 제어 특성의 그라디언트를 고려하여 - 외부 및 내부 방해에 의해 야기된 위상 지터를 최소화시키기 위해 필터(24)의 출력에서 클록 제어 기준에서 가능한 적게 첨가되어야 한다.
c) 동기화 워드 이전 및 이후에 전송된 확률적 데이터에 의해 야기된 누화는 가능한 적은 고유 지터를 생성하기 위해 제어 기준의 제로 크로싱에서 가능한 낮아야 한다.
샘플링 위상은 부정확한 결정이 수신기에서 이루어진 심볼의 수가 최소가 될 때 최적이 된다. 만일 방해 신호의 분포가 가우시안이라면, 에러 확률은 분석적으로 계산될 수 있으며, 이퀄라이징된 유용한 신호의 오차 에러 및 제곱 평균 제곱근의 전력은 공지되어 있다. 양 변수는 프리슈트 이퀄라이저(선형 이퀄라이저)와의 관계로 인해 샘플링 시간의 위치를 따른다.
결정 메이커 입력에서 샘플링 위상의 함수로서 최종 신호 대 잡음비는 목적 함수로서 정의될 수 있으며, 또한 입력에서 고정된 잡음 전력으로 정규화될 필요가 있다.
잡음 예측기가 사용되었을 때, 최적 샘플링 위상의 평가시 신호 대 잡음비의 영향이 고려되어야 하며, 이는 신호 대 잡음 이득이 잡음 예측기로 인해 샘플링 위상에 독립적이기 때문이다.
의 전송 함수를 가지는 디지털 고역 필터(16) 및
의 전송 함수를 가지는 절충 이퀄라이저(18)를 가정해 본다.
이는 샘플링 위상 함수로서 신호 대 잡음비에 대해 도 2의 곡선을 나타낸다. 샘플링 위상은 이 경우 절충 이퀄라이저(18)의 아래에 있는 최대 임펄스 응답 시간에 관한 것이며, 신호 대 잡음 곡선은 잡음 예측기없는 최적 샘플링 시간에 관한 것이다. 측정된 방해 신호(ANSI 루프 1)를 기초로 결정된 스펙트럼은 방해 스펙트럼의 기초로서 사용되며, 시그마 델타 변조기(10)에 의해 야가된 잡음 신호외에 모델링된 누화 신호(마진=0dB)를 고려한다.
도 2는 잡음 예측기가 없는 신호 대 잡음비 및 잡음 예측기를 가지는 신호 대 잡음비를 도시한다. 좌측의 도면은 0km 라인에 관한 것이며, 중간의 도면은 AWG 26 타입의 km 라인에 관한 것이며, 우측의 도면은 AWG 26 타입의 5.5km 라인에 관한 것이다. 실선은 잡음 예측기없는 곡선을 나타내며, 점선은 잡음 예측기있는 곡선을 나타낸다. 샘플링 시간은 잡음 예측기없는 최적의 샘플링 시간에 관한 것이며 잡음 예측기는 두 개의 계수를 가진다.
다음과 같은 기본적인 관계가 도 2로부터 보여질 수 있다.
a) 라인의 길이가 증가함에 따라 최적의 샘플링 시간은 펄스 최대값의 시간으로부터 떨어진다(도 3 참조).
b) 잡음 예측기를 사용할 때, 최적 샘플링 시간은 펄스 최대값의 시간에 가깝게 위치한다.
c) 획득 가능한 신호 대 잡음 이득은 잡음 예측기로 인해 짧은 라인의 경우보다 긴 선의 경우에 더 크다.
일반적으로, 라인 길이와 상관없는 가능한 효율적인 잡음 특성을 얻기 위하여, 심볼 클록율의 약 ±10% 이상만큼 최적 샘플링 시간과 서로 다르지 않은 샘플링 위상이 선택되어야 한다.
최적 샘플링 시간 및 펄스 최대값의 시간 사이의 거리 및 증가하는 라인 길이 사이의 a)에서 설명된 관계식은 도 3에 도시되어 있다. 도 3은 라인 길이의 함수로서 절충 이퀄라이저(18)로부터 아래에 위치한 펄스 최대값의 타이밍과 연관되며, 타입 AWG 26 라인이 가정된다. 실선은 잠음 예측기 없는 관계를 나타내며, 점선은 잡음 예측기를 가지는 관계를 나타낸다.
IEC-Q 모듈에서 사용된 클록 제어 기준은 다음에서 상세하게 설명될 것이다. 클록 제어 기준 필터(24)는 다음과 같은 전송 함수를 가진다.
CCC(Z) = (1-Z-1)5·(1-Z-2)·(1-K0Z-1)
파리미터 KO는 짧은 선에서 0.5로 선택되며 긴 선에 대해 1.0으로 선택된다. 제어 특성을 설명하기 위해, 도 4는 상관기의 출력에서의 신호 및 클록 제어 기준 필터(24)의 출력에서의 해당 신호를 도시한다. 단지 전송된 동기화 워드에 대한반응만이 이 경우 도시되어 있으며, 전송된 데이터는 제로값으로 세팅되어 있다. 클록 제어 기준의 제로 크로싱은 상관 최대값이후에 일 단계 간격을 정확하게 발생시키며, 제로 크로싱은 이 선에 대해 최적의 샘플링 시간으로부터 조금 떨어져서 위치한다.
도 4의 경우, 최적 샘플링 위상은 그리드 네트워크에 해당하며, AWG 26 타입의 5.5 킬로미터 라인이 사용되고 파라미터 KO는 1.0으로 세팅된다.
샘플링 시간 위치에서 그리고 시스템 응답에서 파라미터 k0의 영향이 현재 일반적인 형태로 조사될 것이다. 제로 크로싱과 최적 위상 각 사이의 차이는 이 경우 여러 라인 길이(AWG 26) 및 여러 K0값(K0=0에서 K0=2)에 대해 계산될 것이다. 도 5는 최적의 샘플링 시간에서 첫째로 잡음 예측기없는 값 및 둘째로 잡음 예측기 있는 값(두개의 계수)을 기초로 그 차이를 도시한다. 전체적으로 부드럽지 않은 곡선은 최적 샘플링 시간의 계산시에 그리고 클록 제어 기준의 제로 크로싱에서 상대적으로 거친 양자화에 기인한다.
도 5의 좌측의 도면은 잡음 예측기없는 관계를 우측은 잡음 예측기있는 관계를 도시한다.
다음의 기초 특성은 도 5에 도시될 수 있다.
●KO값이 증가함에 따라, 제로 크로싱은 펄스 최대값의 시간으로붙 멀리 떨어져 이동한다. 제로 크로싱과 최적 샘플링 시간 사이의 차이는 긴 라인에서 높은k0값으로 감소하며, 짧은 라인에서 낮은 k0값으로 감소한다.
●잡음 예측기를 사용할 때 최적 샘플링 시간은 다소 펄스 최적값의 시간에 근접하기 때문에, 다소 낮은 k0값은 가능한 최적인 샘플링 시간을 달성하기위해 요구된다.
도 6은 잡음 예측기를 가지는 그리고 가지지 않는 라인 길이의 함수로서 신호 대 잡음비에서 파라미터 k0의 영향을 도시한다. 이 경우, 좌측 도면은 잡음 예측기가 없는 관계식을 도시하며, 오른쪽 도면은 잡음 예측기가 있는 관계식을 도시한다. 고정된 파라미터 k0를가지는 모든 라인 길이에 대한 동일하게 효율적인 샘플링 시간을 달성하는 것이 가능하다. IEC-Q의 제 1 버전에서, k0는 0.5로 선택된다. 이는 모든 인식가능한 단일 k0를 가지는 상황을 커버하기 의해 절충물을 나타낸다. 그러나 극도로 긴 라인(예를 들어 도 6에서는 5.5km)의 경우, 잡음 예측기가 없는 경우, 이는 잡음 예측기를 가지는 약 1dB의 기준 및 약 3dB의 최적 샘플링 위상을 가지는 시스템과 비교하여 신호 대 잡음비에서의 왜곡 및 잡음 예측기를 가지는 경우 약 1dB의 왜곡을 초래한다. 응답을 개선하기 위해, 두개의 서로 다른 k0값은 IEC-Q의 현 버전에 사용되며, 짧은 라인의 경우 K0=0.5이며, 긴 라인의 경우 K0=1이다. 스위칭은 A/D 변환기의 감도가 예를 들어 3에서 4km의 범위에서 긴 라인에 스위칭됨에 의해 로직 RANGE 신호를 사용하여 실행된다. 보다 자세한 분석은 다소나은 시스템 응답이 짧은 라인의 경우 K0=0.25이며 긴 라인의 경우 K0=1.25를 사용하여 달성될 수 있다는 것을 보여준다.
잡음 신호는 PDM 저역 필터(12), 디지털 고역 필터(16) 및 디지털 절충 이퀄라이저(18)를 통하여 클록 제어 기준 필터(24)로 수신기의 입력에서 주입된다. 상기의 잡음은 클록 제어 기준의 전송 함수를 사용하여 상기 필터(24)에서 평가되며 제어된 변수에서 중첩된다. 이 목적은 상기 잡음을 제로 크로싱에서 제어 기준의 주어진 그라디언트를 위해 가능한 낮게 유지하려는 것이다. 만일 대략의 화이트 잡음이 수신기 입력에서 낮은 전력 밀도 R0를 가지는 것으로 가정된다면, 클록 제어 기준 필터(24)의 출력에서의 잡음 전력은 다음과 같다.
변수는 클록 제어 루프로의 잡음 삽입에 대해 시스템을 평가하기 위한 기준으로서 사용될 수 있다. 이 경우 S는 제로 크로싱에서의 제어 기준의 그라디언트를 나타낸다. 잡음 응답의 다수의 가능한 전송 함수는 보다 상세하게 설명될 것이다. 이는 5.5km(AWG 26라인)의 라인 길이에 대해 제로 크로싱이 대략 최적의 샘플링 시간에 발생하도록 설계된다.
CCC(Z) = (1-Z-1)n·(1-Z-2)m·(1-K0Z-1)의 형태인 전송 함수는 이 경우에 클록기준 제어에 대한 기준으로서 사용된다.
표 1은 두개의 가능한 전송 함수에서 달성될 수 있는 잡음 개선점을 도시한다. n=5, m=1, k0=1.25를 가지는 상술한 전송 함수는 기준값으로 사용된다. 다른 전송 함수는 샘플링 클록을 제어하는데 적당하다. 전송 함수 파라미터에 추가하여, 표 1은 상관 최대값과 관련된 제로 크로싱의 위치 및 그 방향을 나타낸다. 상술한 전송 함수에 관련된 목적 함수는 삽입된 잡음을 평가하기 위해 dB로 인용된다. 변수는 또한 심볼 간섭의 영향을 설명하는 것을 인용되며 이는 이하에서 상세하게 설명된다.
표 1 : 잡음 및 심볼 간섭에 대한 여러 전송 함수의 평가
n m k0 상관 최대값과 연관된 제로 크로싱의 위치 그라디언트 네거티브/포지티브 n=5, m=1, k0=1.25와 연관된 F(dB) 제로 크로싱에서 제로 크로싱의 제곱 평균 제곱근값 그라디언트에서의 심볼 간섭 n
5 1 1.25 +1 포지티브 0.0dB 69.10-6
2 2 0.50 -1 포지티브 2.9dB 70.10-6
3 2 2.00 0 네거티브 2.0dB 58.10-6
서로 다른 다항식을 가지는 전송 함수는 표 1에 추가될 수 있으며, 이는 약간 나은 삽입 잡음을 초래한다.
클록 제어 기준의 유용성을 평가하기 위해, 샘플링 시간과 최적 샘플링 시간 사이의 차이와 신호 대 잡음비의 왜곡 사이의 관계식은 도 7 및 3에서 도시된 바와 같이 라인 길이의 함수로서 고려된다.
도 7은 세개의 서로 다른 클록 제어 기준 전송 함수에 대한 라인 길이의 함수로서 최적의 샘플링 시간으로부터 제로 크로싱의 운동을 도시하며, a,b,c로서 각각 표시된다. 잡음 예측기없는 관계식은 좌측에 도시되며, 잡음 예측기를 가지는 관계식은 우측에 도시된다.
도 8은 도 7의 세개의 클록 제어 기준 전송 함수 a,b,c에 대한 라인 길이의 함수로서 결정 메이커의 상부에 있는 신호 대 잡음 손실을 나타낸다.
전송 함수가 증가함에 따라, 그에 따라 수행 복잡도가 증가함에 따라, 표 1에 도시된 바와 같이 잡음 이득이 증가한다. 한편, 샘플링 시간의 위치에서의 감도(제어 기준의 제로 크로싱)은 라인 강도가 증가함에 따라 변한다. 심지어 두개의 서로 다른 클록 제어 기준이 짧거나 긴 라인에 사용되는 경우에도, 두개의 낮은 클록 제어 기준에 대한 경계 영역의 왜곡이 너무 높으며 따라서 종래 기술을 따르는 가능한 수행은 짧은 라인의 경우 n=5, m=1, 및 k0=0.25를 가지는 클록 기준이된다.
클록 제어 기준 필터(24)를 사용하여 획득된 클록 제어용 제어 신호는 동기화 워드(심볼 간섭) 전 및 후에 즉각 전송되는 심볼의 누화에 의해 분배된다. 상기의 방해는 또한 이들에 의해 야기된 고유 지터를 최소화하기 위해 가능한 낮게 유지되어야 한다.
도 9는 전송된 동기화 워드와 동시에 다른 것을 거쳐 기록된 서로 다른 프레임을 가지는 샘플링 위상의 함수로서 클록 제어 기준 및 상관기 출력을 도시한다.제로 크로싱에서의 클록 제어 기준의 심볼 간섭은 5.5km(AWG 26)의 라인 길이에 대해 그리고 n=5, m=1, K0=1.25를 가지는 클록 제어 기준에 대하여 사용된 전송 함수에 대해 상대적으로 낮다. 시스템의 선형성으로 인해, 클록 기준 필터(24)의 아래에 있는 신호는 전송된 동기화 워드 및 마스킹된 동기화 워드를 가지는 심볼 시퀀스로 구성될 수 있다. 제 2 성분은 심볼 간섭을 방해하는 성분을 나타낸다. 이는 도 10에서 더욱 분명하게 도시되어 있다. 클록 기준 제어 필터의 출력에서 생성된 신호는 다수의 서로 다른 데이터 시퀀스에 대해 도시되어 있으며,, 전송된 동기화 워드는 마스킹된다.
클록 제어 기준 파라미터는 이 경우 5.5km의 길이를 가지는 AWG 26 타입에서 n=5, m=1, k0=1.25로 가정된다.
만일 클록 제어 기준 필터(24)의 아래에 있는 임펄스 응답이 공지된다면, 심볼 간섭의 영향은 정량적으로 분석될 수 있다. 최악의 경우의 값과 누화의 제곱 평균 제곱근은 임펄스 응답값의 제곱 또는 크기중 하나를 추가하여 결정될 수 있다. 이 경우 마스킹된 임펄스 응답은 전송된 동기화 워드를 고려하기 위해 사각 윈도우를 이용하여 각각 평가될 수 있다. 도 11은 최악의 경우의 값 및 심볼 간섭의 제곱 평균 제곱근의 곡선을 도시하며, 그 각각은 제로 크로싱에서 클록 제어 기준의 그라디언트에 해당한다.
최종적으로, 외부 및 내부 방해 신호의 결과로서 그리고 심볼 간섭의 결과로서 클록 제어 루프에서 동작하는 두개의 방해 변수는 예를 기초로 계산될 수 있다.단순하게, 단지 하나의 외부 방해 신호만이 가정되며, 수신 고역 필터의 입력에서 -55dBm의 잡음 출력을 가진다. 저역 필터에 의해 구분된 밴드를 고려하면, 이는 ANSI T1.601에 인용된 방해 전력에 해당한다. 따라서 0.65mV의 제곱 평균 제곱근값을 가지는 고역 필터 입력(16)에서 방해 전압을 획득하며, 전환시에 135옴의 종료 임피던스를 고려한다. n=5, m=1, k0=1.25를 가지는 제어 기준의 경우, 고역 필터(16) 및 절충 이퀄라이저를 포함하며, 약 36.6mV의 클록 제어 루프 출력에서 잡음 전압을 초래하는 3169의 잡음 전송 함수를 획득한다.
현재의 제어 기준에 대한 심볼 간섭으로부터 결과되고 제어 특성의 그라디언트에 정규화된(클록 제어 기준의 제로 크로싱) 잡음 엘리멘트는 69㎶이다(도 1 참조). 이 경우의 그라디언트는 약 100이며, 이는 6.9mV의 전체 방해 전압을 초래한다.
두개이 잡음 엘리멘트의 비교는 약 96.5%의 총 잡음 전력이 외부 방해의 증폭에 의해 야기되며, 심볼 간섭에 의해서는 단지 3.5%만이 초래된다. 심볼 간섭에 의해 야기된 잡음 레벨은 외부 방해에 의해 야기된 잡음 레벨보다 14.5dB 낮다.
잡음 방해 함수를 개선하며 상술한 비교 변수 F를 최대화하는 것은 삽입된 잡음 전력에 그리고 심볼 간섭에서의 감쇠보다 기대되는 위상 지터에서 상당히 큰 영향을 가진다.
삽입된 잡음은 클록 제어 기준(24)에 대해 전송 함수를 변화시킴으로써 약 3dB만큼 감소시킬수 있지만(도 1 참조), 이러한 수행 옵션은 샘플링 위상 및 신호대 잡음 감소가 라인 길이에 크게 의존하기 때문에 적당하지 않다.
클록 제어 기준 전송 함수의 고역 필터링 특성으로 인해, 외부 및 내부 방해에 의해 야기된 잡음은 낮은 주파수에서 매우 적은 엘리멘트를 가지는 화이트가 아닌 잡음 스펙트럼을 초래한다. 도 12는 고역 필터(16), 절충 이퀄라이저(18) 및 클록 제어 기준 필터(24)의 감쇠 곡선을 나타낸다. 만일 화이트 잡음이 수신기 입력에서 주입된다면, 이 곡선은 클록 제어 기준에서 중첩된 잡음 신호의 스펙트럼 전력 밀도의 곡선에 해당한다.
볼 발명을 따르면, 잡음 전력은 제어 클록 기준 필터의 출력에서 신호의 크기를 형성함으로써 감소될 수 있으며, 잡음 스펙트럼 방해는 변하고 그 중심은 낮은 주파수로 쉬프트하며, 고역 필터링에 의해 발생된다. 도 13은 본 발명을 따르는 장치의 블록도를 도시한다.
사실 파라미터 k0는 이전 장치를 가지는 것으로서 동일한 제로 크로싱을 달성하기 위해 변경되어야 한다. 긴 라인에서 K0=1/8을, 짧은 라인에서 K0=-3/8을 사용하는 것은 샘플링 위상의 경우 각각 K0=1.25 및 K0=0.25를 가지는 이전 구조를 가지는 것과 동일한 관계식을 얻는다.
도 14는 n=5, m=1, k0=1/8을 가지는 클록 제어 기준 및 5.5km AWG 26 라인을 통하여 전송시에 획득된 상관합을 도시한다. 도 4와 비교하면 이전 장치의 경우처럼 제로 크로싱은 상관 최대값 이후에 하나의 심볼 시간을 생성하지만, 그라디언트의 수학적 사인은 반대가 되며, 이는 제어 신호의 해당 반전에 의해 보정될 수 있다. 또한 제어 범위는 대략 ±0.75T(다음 제로 크로싱까지 내부)인 것을 판명된다. 그러므로 이전 장치보다 낮지마나 여전히 에러-프리 동기화를 보장하는데는 충분하다. 클록 제어 기준에 중첩된 방해는 이 경우 포함된 비선형성으로 인해 서브 시스템의 필터 주파수 응답(내부 및 외부 잡음)으로부터 또는 임펄스 응답(심볼 간섭)으로부터 더 이상 결정될 수 없다. 개별 엘리멘트는 시뮬레이션에 의해 결정될 수 있다.
도 15는 시뮬레이션에 의해 획득된 변경된 클록 제어 기준 및 상관기(20) 출력합을 도시한다. 이 경우 n=5, m=1, k0=1/8은 클록 제어 기준 필터(24)에 대해서 가정하며, 5.5 km AWG 26 라인을 통하는 전송이 시뮬레이션된다. 클록 제어 기준의 제로 크로싱에서의 심볼 간섭의 영향은 이 경우 도 9를 비교하여 도시된다.
외부 및 내부 방해의 영향은 시뮬레이션에 의해 결정된다.
도 16은 수신기내의 개별 블록의 출력에서의 잡음 전력 레벨을 도시한다. 이는 스펙트럼 전력 밀도 R0를 가지는 수신기 입력에서 화이트 잡음 소스를 기초로 한다. 이 경우, n=5, m=1, k0=1/8은 클록 제어 기준 필터(24)에 대해서 가정한다.
이는 356의 잡음 이득을 초래한다. 제어 특성의 그라디언트(클록 제어 기준의 제로 크로싱)는 약 94이며, 이전 부분에서 정의한 비교 기준에 대해 약 5값을 가져온다.
이전 솔루션은 3169의 잡음 이득 및 약 100의 그라디언트를 가지는 1.78값을야기한다. 따라서 개선점은 약 9dB이다.
따라서 본 발명을 따르는 장치는 도 13에 도시된 바와 같이 긴 라인의 경우에 K0=-3/8이며 짧은 라인의 경우 K0=1/8이며, 이는 클록제어 기준의 수행을 위해 제안된다.

Claims (8)

  1. 디지털 데이터 전송 시스템에서 샘플링 클록을 제어하기 위한 장치로서, 동기화 워드는 수신단에서의 샘플링 클록이 제어됨에 의해 정규 시간에 전송되며, 수신된 샘플링 및 필터링된 신호는 클록 제어 기준 필터(24) 및 동기화 워드의 식별 장치(20,22)에 공급되고, 상기 장치(20,22)는 샘플링 클록을 위한 조절 로직 장치(30)에 클록 제어 기준을 제공하는 스위치(26)를 가동시키는 장치에 있어서,
    매그니튜드 형성 회로 및 고역 필터는 클록 제어 기준 필터(24) 및 조절 로직 장치(30) 사이에 배치되는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서, 상기 고역 필터의 전송 함수는 (1-z-1)인 것을 특징으로 하는 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 클록 제어 기준 필터(24)의 전송 함수는 (1-z-1)5·(1-z-2)·(1-k0z-1)인 것을 특징으로 하는 장치.
  4. 제 3 항에 있어서, 짧은 라인에서는 k0=-3/8이며 긴 라인에서는 k0=1/8인 것을 특징으로 하는 장치.
  5. 디지털 데이터 전송 시스템에서 샘플링 클록을 제어하기 위한 방법으로서, 동기화 워드는 수신단에서의 샘플링 클록이 제어됨에 의해 정규 시간에 전송되며, 수신된 샘플 및 필터링된 신호는 클록 제어 기준 필터(24)에 의해 필터링되며 동시에 동기화 워드의 식별을 위한 검출 방법으로 처리되고, 클록 제어 기준 필터(24)의 출력값은 동기화 워드의 식별시에 샘플링 클록(심볼 클록)에 대해 조절 로직 장치(30)를 제어하는 방법에 있어서,
    클록 제어 기준 필터의 출력값의 매그니튜드가 형성되고 이것이 조절 제어 로직(30)에 공급되기 전에 고역 필터링되는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 고역 필터의 전송 함수는 (1-z-1)인 것을 특징으로 하는 방법.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 클록 제어 기준 필터(24)의 전송 함수는 (1-z-1)5·(1-z-2)·(1-k0z-1)인 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 짧은 라인에서는 k0=-3/8이며 긴 라인에서는 k0=1/8인 것을 특징으로 하는 방법.
KR1020017003754A 1998-09-23 1999-09-01 데이터 전송 시스템에서 샘플링을 조절하는 장치 및 방법 KR100557231B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19843707.2 1998-09-23
DE19843707 1998-09-23

Publications (2)

Publication Number Publication Date
KR20010088813A true KR20010088813A (ko) 2001-09-28
KR100557231B1 KR100557231B1 (ko) 2006-03-07

Family

ID=7882022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003754A KR100557231B1 (ko) 1998-09-23 1999-09-01 데이터 전송 시스템에서 샘플링을 조절하는 장치 및 방법

Country Status (8)

Country Link
US (1) US6714613B2 (ko)
EP (1) EP1116356B1 (ko)
JP (1) JP3741955B2 (ko)
KR (1) KR100557231B1 (ko)
CN (1) CN1188981C (ko)
AT (1) ATE389270T1 (ko)
DE (1) DE59914689D1 (ko)
WO (1) WO2000018059A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480358B2 (en) * 2004-02-25 2009-01-20 Infineon Technologies Ag CDR-based clock synthesis
US8176351B2 (en) * 2006-08-21 2012-05-08 National Instruments Corporation Sampling mechanism for data acquisition counters
US8645589B2 (en) 2009-08-03 2014-02-04 National Instruments Corporation Methods for data acquisition systems in real time applications
KR101550801B1 (ko) * 2014-03-27 2015-09-07 한국과학기술원 데이터 신호 수신기, 이를 포함하는 송/수신 시스템 및 데이터 신호 수신 방법
JP7447593B2 (ja) * 2020-03-19 2024-03-12 株式会社Ｊｖｃケンウッド 受信装置、および補正方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316876B1 (en) * 1987-11-16 1994-01-26 Nec Corporation A digital signal receiving circuit with means for controlling a baud rate sampling phase by a power of sampled signals
ATE86812T1 (de) * 1988-08-30 1993-03-15 Siemens Ag Verfahren und schaltungsanordnung fuer eine digitale regelung der phase von abtasttaktimpulsen.
US4995031A (en) * 1989-06-19 1991-02-19 Northern Telecom Limited Equalizer for ISDN-U interface
JP2846002B2 (ja) * 1989-11-22 1999-01-13 株式会社日立製作所 伝送装置
JPH07154439A (ja) * 1993-11-26 1995-06-16 Nec Eng Ltd 復調装置
KR970068393A (ko) * 1996-03-11 1997-10-13 김광호 이산 다중 톤 시스템 수신단의 샘플링 클럭 복원 장치 및 방법

Also Published As

Publication number Publication date
ATE389270T1 (de) 2008-03-15
CN1188981C (zh) 2005-02-09
CN1324535A (zh) 2001-11-28
KR100557231B1 (ko) 2006-03-07
JP3741955B2 (ja) 2006-02-01
EP1116356B1 (de) 2008-03-12
EP1116356A1 (de) 2001-07-18
JP2002525971A (ja) 2002-08-13
US20010021235A1 (en) 2001-09-13
WO2000018059A1 (de) 2000-03-30
US6714613B2 (en) 2004-03-30
DE59914689D1 (de) 2008-04-24

Similar Documents

Publication Publication Date Title
US5031194A (en) Wideband digital equalizers for subscriber loops
US7120193B2 (en) Decision feedback equalizer with dynamic feedback control
US7203233B2 (en) Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback
US5434883A (en) Adaptive equalizers
EP0425458A1 (en) A method of adapting a viterbi algorithm to a channel having varying transmission properties, and apparatus for carrying out the method
KR100191738B1 (ko) 입력 라인 길이 검출 장치, 입력 신호 등화 및 등화된 출력 신호 발생 장치, 및 입력 신호 등화 장치
WO1988004116A1 (en) Method and apparatus for equalization of data transmission system
JPH04307820A (ja) トランシーバ通信装置
US5103463A (en) Method and system for encoding and decoding frequency shift keying signals
JPH06501140A (ja) トークンリング等化器
KR100278536B1 (ko) 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로
US4123625A (en) Digital regenerator having improving noise immunity
US6570916B1 (en) Adaptive equalization circuit and method
KR100557231B1 (ko) 데이터 전송 시스템에서 샘플링을 조절하는 장치 및 방법
US20060098727A1 (en) Adaptive equalizer
EP0577212B1 (en) Adaptive viterbi detector
US4943789A (en) Automatic equalizer for digital transmission
US5353309A (en) ISDN transmitter
CA2217985C (en) Adaptive equalizer
KR100337020B1 (ko) 동일채널에서동작하는신호들을분리하기위한방법및장치
EP1282256B1 (en) Measurement of the eye-opening of a signal
US6047032A (en) Signal equalization and data recovery with non-linear digital threshold feedback
US6600780B1 (en) Apparatus and method for adapting a filter of an analog modem
KR20010006101A (ko) 송신된 데이터 신호를 스펙트럼적으로 성형하기 위한 시스템 및 방법
JPH11266283A (ja) デジタル通信方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee