JP3741955B2 - データ伝送システムにおけるサンプリングレートの制御ための装置及び方法 - Google Patents

データ伝送システムにおけるサンプリングレートの制御ための装置及び方法 Download PDF

Info

Publication number
JP3741955B2
JP3741955B2 JP2000571605A JP2000571605A JP3741955B2 JP 3741955 B2 JP3741955 B2 JP 3741955B2 JP 2000571605 A JP2000571605 A JP 2000571605A JP 2000571605 A JP2000571605 A JP 2000571605A JP 3741955 B2 JP3741955 B2 JP 3741955B2
Authority
JP
Japan
Prior art keywords
rate
rate control
control reference
filter
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000571605A
Other languages
English (en)
Other versions
JP2002525971A (ja
Inventor
シェンク ハインリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2002525971A publication Critical patent/JP2002525971A/ja
Application granted granted Critical
Publication of JP3741955B2 publication Critical patent/JP3741955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435Details
    • H04Q11/0442Exchange access circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Noise Elimination (AREA)

Description

【0001】
本発明は、デジタルデータ伝送システムにおけるサンプリングレートの制御のための装置及び方法に関する。この場合は、規則的な時間間隔で、同期語が伝送され、この同期語を用いて受信側のサンプリングレートが制御される。その場合受信側でサンプリングされフィルタリングされた信号は、サンプリングレート制御基準フィルタと、同期語識別装置に供給され、この装置は、サンプリングレート制御基準をサンプリングレート(シンボルレート)の論理調整回路に供給するスイッチを制御する。
【0002】
本発明による装置と方法は、有利にはISDNベースバンド加入者端末に対して設けられる。
【0003】
ISDN接続技術では、U−インターフェースにおいてベースバンド伝送技法(PAMP=Pulsamplitudenmodulation, 4B3T, 2B1Q)が用いられている。この場合同期化に対しては規則的な時間間隔の中で同期語が伝送される。この同期語を用いることによって、受信側ではフレーム構造(2×B+D−チャネル)が再び回復される。しかしながら受信側サンプリングレートの制御もそこから導出され得る。本発明は、目下のU−モジュール(PEB2091及びPEB24911(IEC-Q))による従来技法から出発している。
【0004】
このUモジュールでは、レート上方が受信した同期語から導出される、レート制御が実現される。
【0005】
本発明の課題はこのような従来技法から出発して、内外の障害に基づくサンプリングレート(シンボルレート)の位相ジッタをさらに低減させると同時に入力側においてノイズ状の障害のもとでのエラーの確率を可及的に僅かに抑えるべくサンプリングレートを最適なサンプリング時点に設定することである。
【0006】
本発明によれば前記課題は、従来技法による装置のもとで、レート制御基準フィルタと論理調整回路の間にレート形成回路とハイパスフィルタを配設することによって解決される。
【0007】
さらに前記課題は、レート制御基準フィルタの初期値のレートを形成し、このレートを論理調整回路に供給する前にハイパスフィルタリングすることによって解決される。
【0008】
この場合特に有利には、前記ハイパスフィルタの伝達関数は、(1−z- )である。
【0009】
また有利には、レート制御基準フィルタの伝達関数として、(1−z- *(1−z- )*(1−k- )が選択される。この場合特に有利には、kが、短い線路に対しては−3/8が選択され、長い線路に対しては+1/8が選択される。前記“短い”ないし“長い”線路の規定に関しては、従来技法において通常とされているこれらのパラメータに対する規定に準ずる。
【0010】
実施例
次に本発明を図面に基づき以下の明細書で詳細に説明する。この場合
図1は、従来技法によるレート制御回路のブロック回路図であり、
図2は、サンプリング位相に依存してS/N損失を示したものであり、
図3は、線路長に依存して簡易等化器によるパルス最大値の時間位置に対する最適なサンプリング時点の位置を示した図であり、
図4は、相関和とレート制御基準を示した図であり、
図5は、線路長に依存して最適なサンプリング位相のゼロ点通過の偏差を示した図であり、
図6は、線路長に依存して判定器前でのS/N損失を表わした図であり、
図7は、線路長に依存して最適なサンプリング時点からのゼロ点通過の偏差を3つの異なるレート制御基準伝達関数毎に表わした図であり、
図8は、線路長に依存して判定器前でのS/N損失を3つの異なるレート制御基準伝達関数毎に表わした図であり、
図9は、最大線路長のもとでの相関器とレート制御基準の初期値を表わした図であり、
図10は、マスキングによる同期語のもとでのレート制御基準フィルタの出力側の信号を表わした図であり、
図11は、サンプリング位相に依存して、クロストークの最悪値と実効値を表わした図であり、
図12は、ハイパスフィルタと簡易等化器とレート制御基準フィルタの減衰経過特性を表わした図であり、
図13は、レート制御基準を求めるための本発明による装置の変更された配置構成を示した図であり、
図14は、本発明によって変更されたレート制御基準の相関和を表わした図であり、
図15は、本発明によって変更されたレート制御基準と相関器出力側の信号を表わした図であり、
図16は、本発明によって変更された受信機内の個々の部分システムの出力側の雑音電力を表わした図である。
【0011】
以下の明細書ではシーメンス社のIEC−Qタイプに用いられている受信器構造に基づいて、まず様々な線路長毎に最適なサンプリング位相をノイズ予測表示有りと無しのもとで定める。これまでに用いられてきたレート制御基準の分析に従って最適なサンプリング位相とここでの結果として得られたS/Nロスとの偏差が線路長に依存して示される。ここでは線路長の尺度に従ったレート制御基準フィルタに対するパラメータ切換が全ての線路長に対する可及的に良好なシステム特性の達成に対して有利であることが示されており、これは既に今日のIEC−Qにおいて達成されている。
【0012】
本発明によれば、レート制御基準の実現のための装置が示されており、これによって受信入力側においていて入力結合された外部ノイズ信号も内部ノイズ信号(例えば量子化もしくは不完全なエコー補償によって引き起こされる)もクロック制御基準に与える影響は僅かである。本発明において提案された解決手段によれば、約9dBの改善がみられ、これによって固有のジッタとジッタ振幅特性に関するレート制御基準の良好な特性が達成される。
【0013】
ISDN伝送技法のもとでは、規則的な時間間隔で同期情報が同期語の形態で伝送される。2BLQ線路コードに基づく技法では、この同期語が9つのシンボルからなっており、それぞれ120のシンボル送信の後で繰返される。同期語によって定められるUk0フレームは、以下に示す持続時間を有する。
【0014】
【数1】
Figure 0003741955
【0015】
同期語は、次のシンボルからなっている:
+3 +3 −3 −3 −3 +3 −3 +3 +3
この同期語を用いた受信信号の相関付けによって、歪みの生じた受信信号から受信した同期語の位置が求められ、それに伴ってフレームレートが再生される。
【0016】
同期語は、受信レート位相の制御にも用いることができる。この場合はレート位相制御の歪みの状態への依存性が有利である。判定帰還方式のレート制御の場合、この依存性からは、データ再生の際の判定誤りによって収斂が損なわれることは現れない。同期語がレート回復のために用いられるのならば、まず受信された信号が適切なフィルタリングとサンプリングの後でフレームレートにおいて正確に定められたシンボルポジション内でレート制御回路に転送されなければならない。特別なフレーム識別装置を用いた同期語の位置の識別の後では、制御基準のサンプリングに対する位置がフレーム内で正確に定められる。
【0017】
その際レート制御基準に対する伝達関数が次のように定められなければならない。すなわちサンプリング時点において出力信号のゼロ点通過が生じるように定められなければならない。このゼロ点通過は、制御特性曲線を示している。
【0018】
図1には当該のレート制御のためのブロック回路図が示されている。
【0019】
入力信号はまずσ−Δ変調器10に供給される。そこからはパルス持続時間変調ローパスフィルタ12に供給される。この信号はサンプリングスイッチ14によってシンボルレートでサンプリングされ、さらにデジタルハイパスフィルタ16に供給される。そこからこの信号はデジタル簡易等化器18に転送される。このデジタル簡易等化器18の出力側は、判定器に接続されており、この判定器は、信号からデジタルデータを回復させる。しかしながらデジタル簡易等化器の出力信号は、相関器20を介してフレーム識別回路22にも供給される。これはフレームレートを再構築する。デジタル簡易等化器18の出力値は、さらにレート制御基準回路24にも供給される。その出力値は、サンプリングスイッチ26によってフレームレートでフレーム識別回路22によってサンプリングされる。ループフィルタ28を介して、フレームレートでサンプリングされたレート制御基準回路の出力信号は、調整論理回路30に供給される。これは非制御レートを次のようにシフトする。すなわち入力信号のサンプリングに対して最適なシンボルレートに相応するようにシフトする。このシンボルレートは、サンプリングスイッチ14を制御する。
【0020】
レート制御基準フィルタ24は、この関係において次のような目的を有している。すなわち受信信号から、サンプリング時点の制御に対して適切な信号を形成することである。この信号は、以下に述べる3つの条件をできるだけ良好に充たしていなければならない。すなわち、
a)ゼロ点通過が“最適な”サンプリング時点において使用線路に依存しないこと、;入力側におけるノイズ状の障害のもとで可及的に僅かな誤り率に関する最適性、
b)レート制御基準フィルタ24の入力側に結合されたノイズ信号が(制御特性曲線の急峻度の考慮下で)フィルタ24出力側でレート制御基準に重畳するのをできるだけ僅かに抑えること(内外の障害に起因する位相ジッタを最小にするため)、
c)同期語の前後に送信された確率的データによって引き起こされたクロスt−くを制御基準のゼロ点通過において可及的に僅かに抑えること(可及的に僅かな固有ジッタを生成するため)、
サンプリング位相は、受信器において誤って判定されたシンボルの数が最小となった場合に最適となる。ガウス分布の障害信号のもとでは、ノイズ信号の電力値ないし実効値と等化された有効信号の残留エラーがわかっている場合には、誤り確率が分析的に算出可能である。2つの特性量は、線形等化器の依存性のためにサンプリング時点の位置に依存する。
【0021】
目標関数として、結果的に生じた信号対雑音比が判定器入力側においてサンプリング位相に依存して確定される。この場合さらに入力側における固定的なノイズ電力に対して基準化される必要がある。
【0022】
最適なサンプリング位相の評価のもとでは、ノイズ予測子の利用の際に信号対雑音比に対するその影響も考慮しなければならない。なぜならこのS/N利得は、ノイズ予測子によりサンプリング位相にも依存するからである。以下の伝達関数、
【0023】
【数2】
Figure 0003741955
【0024】
を有するデジタルハイパスフィルタ16と、以下の伝達関数、
【0025】
【数3】
Figure 0003741955
【0026】
を有する簡易等化器18の考慮下では、サンプリング位相に依存して図2に示されているような信号対雑音比に対する特性経過が得られる。この場合サンプリング位相は、簡易等化器18後のインパルス応答の最大値の時点に関し、さらにS/N特性経過は、ノイズ予測子なしの最適なサンプリング時点に関する。ノイズスペクトラムとして、測定されたノイズ信号に基づいて(ANSIループ1)求められたスペクトラムが基礎をなしており、σ−Δ変調器10に起因するノイズ信号もモデル化されたクロストーク信号も考慮される(マージン=0dB)。
【0027】
図2にはS/N間隔がノイズ予測子ありとなしの場合で示されている。左側のダイヤグラムは、0km線路に関するものであり、中央のダイヤグラムは、タイプAWG26の3km線路に関するものであり、右側のダイヤグラムは、タイプAWG26の5.5km線路に関するものである。図中実線は、ノイズ予測子なしの経過を表わし、破線は、ノイズ予測子ありの経過を表わしている。サンプリング時点は、ノイズ予測なしでの最適なサンプリング時点に関している。ノイズ予測子には2つの係数が用いられている。
【0028】
図2からは以下の基本的な関係がみてとれる。すなわち、
a)線路長の増加に伴って最適なサンプリング時点がインパルス最大値(図3)の時点から遠ざかる
b)ノイズ予測値の適用のもとでは最適なサンプリング時点がインパルス最大値時点に近接する
c)ノイズ予測子によって得られるS/N利得は、線路長の長い方が線路長の短い方よりもおおきい。
【0029】
一般に、線路長に依存することなく可及的に良好なノイズ特性を得るためには、最適なサンプリング時点からのシンボルレートのずれが+/−10%を越えないようなサンプリング位相が選択されるべきであることがわかっている。
【0030】
前述のa)でも述べた、インパルス最大値時点からの最適なサンプリング時点の間隔と、増加する線路長との間の関係が再度図3に示されている。この図3では、線路長に依存して簡易等化器18後の最適なサンプリング時点がインパルス最大値の時間的位置に関連して示されている。この場合の線路もタイプAWG26である。図中実線は、ノイズ予測子なしでの特性経過を示し、破線は、ノイズ予測子ありでの特性経過を表わしている。
【0031】
以下では、目下のIEC−Qユニットで用いられている、レート制御基準を詳細に説明する。このレート制御基準フィルタ24は、以下の伝達関数を有している。すなわち、
TRZ(z)=(1−z- ・(1−z- )・(1−k・z-
前記パラメータkはこの場合短線路に対しては0.5が選択され、長線路に対しては1.0が選択される。図4の制御特性曲線の図面には、相関器出力側の信号と、レート制御基準フィルタ24の出力側の信号が示されている。ここでは送信データをゼロにセットする送信同期語に対する応答のみが示されている。ここにおいて明らかなことは、レート制御基準の所望のゼロ点通過が相関最大値の正確にワンステップ間隔後に現れ、ゼロ点通過が当該線路に対する最適なサンプリング時点のごく僅かだけ横に存在することである。
【0032】
この場合図4における最適なサンプリング位相は、タイプAWG26の5.5km長の線路に用いられ、パラメータkが1.0にセットされる格子状網に相応する。
【0033】
一般的にはサンプリング時点の位置とシステム特性に対するパラメータkの影響が検査される。この場合は種々異なるkの値(k=0〜k=2)に対して様々な線路長(AEG26)毎の最適な位相位置からのゼロ点通過の偏差が算出される。図5には、これらの偏差が示されており、この場合は、最適なサンプリング時点毎に、一回はノイズ予測子(2つの係数)の考慮ありの値で一回は考慮なしの値に基づいている。これらの非フラットな特性経過は、最適なサンプリング時点の計算とレート制御基準のゼロ点通過の計算の際の比較的粗い量子化(T/32)に基づくものである。
【0034】
この場合図5の左側のダイヤグラムは、ノイズ予測子なしでの特性経過を表わし、右側のダイヤグラムは、ノイズ予測子ありでの特性経過を表わしている。
【0035】
図5からは以下の基本的な特性が認められる。すなわち
・kの値の増加と共にゼロ点通過はパルス最大値時点から遠ざかる。このゼロ点通過の最適なサンプリング時点からの偏差は、長線路のもとでは大きめのk値によって低下し、短線路のもとでは小さめのk値によって低下する。
【0036】
・ノイズ予測子を適用した場合の最適なサンプリング時点は、ほぼインパルス最大値の時点に近接して存在しているので、ここでは可及的に最適なサンプリング時点の達成のためにやや小さめのk値が求められる。
【0037】
図6ではパラメータkのS/N比への影響が線路長に依存してそれぞれノイズ予測子ありとなしの場合で示されている。ここでも左側のダイヤグラムにはノイズ予測子なしでの特性経過が示され、右側のダイヤグラムにはノイズ予測子ありでの特性経過が示されている。ここで明らかなことは、固定のパラメータkを用いて全ての線路長に対して均等に良好なサンプリング時点を得ることが不可能なことである。IEC−Qの第1のバージョンにおいては、k=0.5が選択される。このことは、考えられ得る全ての適用ケースが唯1つのk値でカバーされる場合には妥協を表わす。極端に長い線路(例えば図6の5.5km)に対しては、最適なサンプリング位相を伴うシステムに比べてS/Nの悪化はノイズ予測子なしでも約3dBで、ノイズ予測子ありでも悪化は1dBだけである。この特性を改善するためには、IEC−Qの目下のバージョンにおいて2つの異なるk値が用いられ、具体的には短めの線路に対してk=0.5が選択され、眺めの線路に対してはk=1が選択される。切換には論理的RANGE信号が用いられ、これによってA/D変換器の感度が長線路の場合約3………4kmの領域において切換えられる。より正確な分析においては、短線路に対してk=0.25、長線路に対してはk=1.25で、ほぼ良好なシステム特性が得られることが示されている。
【0038】
受信器入力側に結合されるノイズ信号は、PDMローパスフィルタ12、デジタルハイパスフィルタ16およびデジタル簡易等化器18を介してレート制御基準フィルタ24に達する。このレート制御基準フィルタ24では、当該ノイズがレート制御基準の伝達関数によって評価され、制御量に重畳される。目標としては、このノイズを制御基準の所定の上昇のもとでゼロ点通過において可及的に僅かに保つ必要がある。近似的に受信器入力側においてノイズ電力密度Rを伴うホワイトノイズから出発すれば、レート制御基準フィルタ24の出力側におけるノイズ電力に対しては以下の式が得られる。すなわち、
【0039】
【数4】
Figure 0003741955
【0040】
レート制御回路へのノイズの入力結合に関するシステムの評価基準としては以下の特性量、
【0041】
【数5】
Figure 0003741955
【0042】
が用いられる。この場合前記Sは、ゼロ点通過における制御基準のグラジエントを表わす。
【0043】
ここにおいてはいくつかの可能なノイズ特性に関する伝達関数が詳細に分析される。それらは次のように選定される。すなわち5.5km(AWG26線路)の線路長のもとでゼロ点通過が近似的に最適なサンプリング時点で行われるように選定される。この場合次のような形態、
TRK(z)=(1−z- ・(1−z- (1−k・z-
の伝達関数がレート制御基準に対して基礎におかれる。
【0044】
以下のテーブル1ではさらなる可能な2つの伝達関数に対して得られるノイズ向上が示されている。前述した推奨伝達関数は基準値として、n=5、m=1及びk0=1.25を用いる。図示されたさらなる伝達関数は、基本的にサンプリングレートの制御に適している。テーブル1では伝達関数に対するパラメータに対してさらに相関最大値に関するゼロ点通過の位置と、その方向が示されている。ノイズ入力結合の評価に対しては、前述した推奨伝達関数に関する目標関数がdBで示されている。さらに、シンボル干渉の影響を表わす特性量も示されている。これに関してはさらに以下で説明する。
【0045】
他の伝達関数、例えばn=2,m=2,k0=0.5の選択によれば、重畳されたノイズの低減の可能性が認められる。
【0046】
テーブル1:ノイズおよびシンボル干渉に関する種々異なる伝達関数の評価
【0047】
【表1】
Figure 0003741955
【0048】
このテーブル1は、さらに種々異なる多項式レベルのさらなる伝達関数によって拡張可能である。これもノイズ入力結合の僅かな向上に結び付く。
【0049】
ここに示されているレート制御基準の起用性の評価に対しては、サンプリング時点の最適なサンプリング時点からの偏差の依存性と線路長に依存したS/Nの悪化が着目される。これらは図7、図8に示されている。
【0050】
この場合図7には、最適なサンプリング時点からのゼロ点通過の偏差が線路長に依存して3つの異なるレート制御基準−伝達関数毎に示されており、これらにはそれぞれアルファベットa,b,cが付されている。この場合も左側の図がノイズ予測子なしでの特性を表わし、右側の図はノイズ予測子ありでの特性を表わしている。
【0051】
図8には、判定器前のS/N損失が線路長に依存して、図7に示された3つのレート制御基準−伝達関数毎a,b,c毎に示されている。
【0052】
伝達関数のグレードのアップと実現コストの上昇に伴って一方ではテーブル1からも認められるようにノイズ増幅が増加する。また他方では線路長の変化のもとでのサンプリング時点の位置の感度が低下する(制御基準のゼロ点通過)。短線路及び長線路に対する2つの異なるレート制御基準の適用のもとでは、2つの低いグレードのレート制御基準に対する周辺領域での悪化も自ずと高くなりすぎる。そのため従来技法による実現に対しては、n=5、m=1、長線路に対してk=1.25そして短線路に対してはk=0.25のレート制御基準のみが対象となる。
【0053】
レート制御基準フィルタ24を用いて得られるレート制御に対する制御信号は、同期語の直前と直後に送信されたシンボルのクロストークによって損なわれる(シンボル干渉)。この障害も誘因される固有ジッタの最小化のためにはできるだけ僅かに抑えなければならない。
【0054】
図9には、相関器出力とレート制御基準がサンプリング位相に依存して示されている。この場合は種々異なるフレームが同期語に同期して相互にプロットされている。ここではレート制御基準が、n=5、m=1、k0=1.25、線路長5.5km(AWG26)の伝達関数の適用のもとで、レート制御基準のシンボル干渉がゼロ点通過において比較的僅かであることが認められる。量的な評価に対しては、ここではシンボル干渉がほぼ正確に観察される。
【0055】
システムの線形性のために信号はレート制御基準フィルタ24の後で同期語とシンボルシーケンスの応答からマスキングされた同期語と合成されてもよい。第2の成分は障害的なシンボル干渉の成分で直接表わされる。図10ではこのことがほぼ明らかである。いくつかのデータシーケンスに対しては、レート制御基準フィルタ24の出力側に生じる信号が示される。この場合は同期語がマスキングされている。
【0056】
レート制御基準に対するパラメータとしてここでは、n=5、m=1、k0=1.25、長さ5.5kmのタイプAWG26の線路が取り上げられる。
【0057】
レート制御基準フィルタ24後のインパルス応答の情報のもとでは、シンボル干渉の影響が量的に分析可能となる。クロストークのワーストケースの値も実効値も、インパルス応答値の絶対値又は平方の総和によって求めることができる。この場合インパルス応答はそのつどのマスキングされた送信同期語の考慮のための矩形ウインドウを用いて評価される。図11にはシンボル干渉のワーストケース値と実効値の特性経過が示されており、この場合はそれぞれレート制御基準のグラジエントに関連付けられている。
【0058】
締めくくりにここでは2つのレート制御回路に作用する、内外の障害信号とシンボル干渉に起因した障害量を算出するものとする。簡単化のためにここでは外部障害信号が受信側ハイパスフィルタの入力側において−55dBのノイズ電力を伴っているものとする。このことはローパスフィルタによる帯域限界の考慮のもとで、ANSI Tl. 601にて示される障害電力に相応する。それにより、ハイパスフィルタ入力側16において実効値0.65mVの障害電圧が生じ、この場合は換算のもとで135Ωの終端抵抗が考慮される。n=5,m=1,k0=1.25での制御基準に対して、ハイパスフィルタ16と簡易等化器の介入のもとで3169のノイズ伝達関数が得られる。それに伴って約36.6mVのノイズ電圧がレート制御回路入力側で生じる。
【0059】
シンボル干渉によって生じる障害成分が、ここで着目される制御基準に対して規格化のもとで制御特性曲線のグラジエントに対して(レート制御基準のゼロ点通過)69μVとなる(テーブル1参照)。このグラジエントはここでは約100となり、それによって全体で6.9mVの障害電圧が生じる。
【0060】
2つのノイズ成分の比較からは次のようなことがわかる。すなわち総体的にみて総ノイズ電力の約96.5%が外部からの障害の増幅によって引き起こされたものであり、残りの約3.5%はシンボル干渉によって引き起こされたものである。シンボル干渉によって引き起こされるノイズレベルは、外部からの障害に引き起こされたノイズレベルよりも約14.5dBだけ低い。
【0061】
ノイズ伝達関数の改善ないしは前述した所定の比較量Fの最大化は、シンボル干渉の低減よりも、入力結合されるノイズ電力と予期される位相ジッタに対して著しく大きな影響を有している。
【0062】
前述したように、レート制御基準フィルタ24に対する伝達関数の変更によって、ノイズ入力結合がほとんど3dBだけ低減可能である(テーブル1参照)。しかしながらこの可能性はサンプリング位相ないしはこれに引き起こされるS/N特性低下の線路長への強い依存性によって実現に適するものではない。
【0063】
レート制御基準−伝達関数のハイパスフィルタリングとくせいによって、内外の障害に起因するノイズは、低い周波数のもとで非常に僅かな成分の伴う有色ノイズスペクトルを有する。図12には、ハイパスフィルタ16、簡易等化器18及びレート制御基準フィルタ24の減衰特性が示されている。受信器入力側におけるホワイトノイズの入力結合のもとでは、この経過は、レート基準に重畳するノイズ信号のスペクトル電力密度の経過に相応する。
【0064】
ノイズ電力の低減は、本発明によればレート制御基準フィルタの出力側における信号のレート形成によって実現される。これに伴ってノイズスペクトルは別の分布をなし、周波数深淵への重心移動のようなシフトがなされ、最終的にハイパスフィルタリングが達成される。この本発明による装置のブロック回路図は図13に示されている。
【0065】
これまでの装置と同じようなゼロ点通過を得るためにはいずれにせよ、パラメータkが変更されなければならない。長線路に対してk=1/8、短線路に対してk=−3/8の値を用いれば、サンプリング位相に関して、k=1.25ないしk=0.25でのこれまでの構成のもとで得られるのとほぼ同じ特性が得られる。
【0066】
図14には、AWG26タイプの5.5kmの線路を介した伝送のもとで生じる、n=5、m=1、k=1/8でのレート制御基準と相関和が示されている。図4との比較で認められるように、これまでの装置の場合と同じように、相関最大値後のシンボル持続時間のワンステップ後にゼロ点通過が得られ、このグラジエントはいずれにせよ逆の極性を有し、このことは制御信号の相応の反転によって補正可能である。さらに着目すべきは、制御範囲が約+/−0.75Tとなっている点である(次のゼロ点通過に対する間隔)。これは従来の装置に比べて僅かであるが、エラーのない同期化を保障するのにはまだ十分である。
【0067】
レート制御基準に重畳される障害は、ここにおいて得られた非線形特性のために(レート形成)、もははインパルス応答(シンボル干渉)や部分システムのフィルタ振幅特性(内外ノイズ)からは確定されない。個々の成分はシミュレーションによって求められなければならない。
【0068】
図15には、シミュレーションを用いて得られた相関器出力と変更されたレート制御基準の相関和が示されている。この場合レート制御基準フィルタ24に対しては、n=5,m=1,k=1/8が用いられ、AWG26タイプの5.5km長の線路を介した伝送がシミュレートされている。レート制御基準のゼロ点通過におけるシンボル干渉の影響は、ここでも図9による比較で示されているように僅かである。
【0069】
ここにおいても内外の障害の影響はシミュレーションによって求められなければならない。
【0070】
図16では、受信器内部の個々のブロックの出力側におけるノイズ電力が示されている。この場合は受信器入力側におけるスペクトル電力密度Rのホワイトノイズ源から出発している。この場合はレート制御基準フィルタ24に対して、n=5,m=1、k=1/8が用いられている。
【0071】
これにより356のノイズゲインが生じる。制御特性曲線のグラジエント(レート制御基準のゼロ点通過)は、約94となり、そのため前述の所定の比較基準
【0072】
【数6】
Figure 0003741955
【0073】
に対して約5の値が生じる。これまでの解決手段によって、3169のノイズゲインと約100のグラジエントと共に1.78の値が生じる。それにより約9dBの向上がみとめられる。
【0074】
それ故にレート制御基準の実現に対しては、本発明によれば、図13による装置において、長線路に対してはk=−3/8、短線路に対してはk=1/8が推奨される。
【図面の簡単な説明】
【図1】 従来技法によるレート制御回路のブロック回路図である。
【図2】 サンプリング位相に依存してS/N損失を示したものである。
【図3】 線路長に依存して簡易等化器によるパルス最大値の時間位置に対する最適なサンプリング時点の位置を示した図である。
【図4】 相関和とレート制御基準を示した図である。
【図5】 線路長に依存して最適なサンプリング位相のゼロ点通過の偏差を示した図である。
【図6】 線路長に依存して判定器前でのS/N損失を表わした図である。
【図7】 線路長に依存して最適なサンプリング時点からのゼロ点通過の偏差を3つの異なるレート制御基準伝達関数毎に表わした図である。
【図8】 線路長に依存して判定器前でのS/N損失を3つの異なるレート制御基準伝達関数毎に表わした図である。
【図9】 最大線路長のもとでの相関器とレート制御基準の初期値を表わした図である。
【図10】 マスキングによる同期語のもとでのレート制御基準フィルタの出力側の信号を表わした図である。
【図11】 サンプリング位相に依存して、クロストークの最悪値と実効値を表わした図である。
【図12】 ハイパスフィルタと簡易等化器とレート制御基準フィルタの減衰経過特性を表わした図である。
【図13】 レート制御基準を求めるための本発明による装置の変更された配置構成を示した図である。
【図14】 本発明によって変更されたレート制御基準の相関和を表わした図である。
【図15】 本発明によって変更されたレート制御基準と相関器出力側の信号を表わした図である。
【図16】 図16は、本発明によって変更された受信機内の個々の部分システムの出力側の雑音電力を表わした図である。

Claims (8)

  1. 規則的な時間間隔で同期語が伝送され、この同期語を用いて受信側のサンプリングレートが制御され、その場合サンプリングされフィルタリングされた受信信号は、レート制御基準フィルタ(24)と、同期語識別装置(20,22)に供給され、この装置(20,21)は、スイッチ(26)を制御し、該スイッチ(26)は、レート制御基準を、サンプリングレート(シンボルレート)の論理調整回(30)回路に供給している、デジタルデータ伝送システムにおけるサンプリングレートの制御のための装置において、
    レート制御基準フィルタ(24)と論理調整回路(30)の間に、レート形成回路とハイパスフィルタが配設されていることを特徴とする装置。
  2. 前記ハイパスフィルタの伝達関数は、(1−z- )である、請求項1記載の装置。
  3. 前記レート制御基準フィルタ(24)の伝達関数は、
    (1−z- *(1−z- )*(1−k- )である、請求項1記載の装置。
  4. 前記kは、短い線路に対しては−(3/8)が選択され、長い線路に対しては(1/8)が選択される、請求項3記載の装置。
  5. 規則的な時間間隔で同期語を伝送し、この同期語を用いて受信側のサンプリングレートを制御し、その場合受信されサンプリングされフィルタリングされた信号は、レート制御基準フィルタ(24)によってフィルタリングされ、同時に、同期語識別のための検出手法に用いられ、同期語の識別の際には、レート制御基準フィルタ(24)の初期値が、サンプリングレート(シンボルレート)のための論理調整回路(30)を制御している、デジタルデータ伝送システムにおけるサンプリングレートの制御のための方法において、
    レート制御基準フィルタの初期値のレートを形成し、このレートを論理調整回路(30)に供給する前にハイパスフィルタリングすることを特徴とする方法。
  6. 前記ハイパスフィルタの伝達関数は、(1−z- )である、請求項5記載の方法。
  7. 前記レート制御基準フィルタ(24)の伝達関数は、
    (1−z- *(1−z- )*(1−k- )である、請求項5記載の装置。
  8. 前記kは、短い線路に対しては−(3/8)が選択され、長い線路に対しては+(1/8)が選択される、請求項7記載の装置。
JP2000571605A 1998-09-23 1999-09-01 データ伝送システムにおけるサンプリングレートの制御ための装置及び方法 Expired - Fee Related JP3741955B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19843707.2 1998-09-23
DE19843707 1998-09-23
PCT/DE1999/002758 WO2000018059A1 (de) 1998-09-23 1999-09-01 Vorrichtung und verfahren zur regelung des abtasttaktes in einem datenübertragungssystem

Publications (2)

Publication Number Publication Date
JP2002525971A JP2002525971A (ja) 2002-08-13
JP3741955B2 true JP3741955B2 (ja) 2006-02-01

Family

ID=7882022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000571605A Expired - Fee Related JP3741955B2 (ja) 1998-09-23 1999-09-01 データ伝送システムにおけるサンプリングレートの制御ための装置及び方法

Country Status (8)

Country Link
US (1) US6714613B2 (ja)
EP (1) EP1116356B1 (ja)
JP (1) JP3741955B2 (ja)
KR (1) KR100557231B1 (ja)
CN (1) CN1188981C (ja)
AT (1) ATE389270T1 (ja)
DE (1) DE59914689D1 (ja)
WO (1) WO2000018059A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480358B2 (en) * 2004-02-25 2009-01-20 Infineon Technologies Ag CDR-based clock synthesis
US8176351B2 (en) * 2006-08-21 2012-05-08 National Instruments Corporation Sampling mechanism for data acquisition counters
US8645589B2 (en) 2009-08-03 2014-02-04 National Instruments Corporation Methods for data acquisition systems in real time applications
KR101550801B1 (ko) * 2014-03-27 2015-09-07 한국과학기술원 데이터 신호 수신기, 이를 포함하는 송/수신 시스템 및 데이터 신호 수신 방법
JP7447593B2 (ja) * 2020-03-19 2024-03-12 株式会社Jvcケンウッド 受信装置、および補正方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1305768C (en) * 1987-11-16 1992-07-28 Masanobu Arai Digital signal receiving circuit with means for controlling a baud rate sampling phase by a power of sampled signals
ATE86812T1 (de) * 1988-08-30 1993-03-15 Siemens Ag Verfahren und schaltungsanordnung fuer eine digitale regelung der phase von abtasttaktimpulsen.
US4995031A (en) * 1989-06-19 1991-02-19 Northern Telecom Limited Equalizer for ISDN-U interface
JP2846002B2 (ja) * 1989-11-22 1999-01-13 株式会社日立製作所 伝送装置
JPH07154439A (ja) * 1993-11-26 1995-06-16 Nec Eng Ltd 復調装置
KR970068393A (ko) * 1996-03-11 1997-10-13 김광호 이산 다중 톤 시스템 수신단의 샘플링 클럭 복원 장치 및 방법

Also Published As

Publication number Publication date
US6714613B2 (en) 2004-03-30
CN1188981C (zh) 2005-02-09
DE59914689D1 (de) 2008-04-24
ATE389270T1 (de) 2008-03-15
EP1116356B1 (de) 2008-03-12
KR100557231B1 (ko) 2006-03-07
JP2002525971A (ja) 2002-08-13
EP1116356A1 (de) 2001-07-18
CN1324535A (zh) 2001-11-28
WO2000018059A1 (de) 2000-03-30
US20010021235A1 (en) 2001-09-13
KR20010088813A (ko) 2001-09-28

Similar Documents

Publication Publication Date Title
US5031194A (en) Wideband digital equalizers for subscriber loops
US5742642A (en) Signal processing method and apparatus for reducing equalizer error
KR960011120B1 (ko) 최적 적응 필터 갱신 계수를 발생하는 방법 및 장치
US7120193B2 (en) Decision feedback equalizer with dynamic feedback control
JP3181577B2 (ja) 通信システム及び通信方法
EP0294896B1 (en) Data signal transmission system using decision feedback equalisation
KR100191738B1 (ko) 입력 라인 길이 검출 장치, 입력 신호 등화 및 등화된 출력 신호 발생 장치, 및 입력 신호 등화 장치
JPH04502695A (ja) 変動する伝送特性を有するチャネルにビタビ・アルゴリズムを適用する方法及びその方法を実行する装置
JP2005278222A (ja) データ通信のための混合モード適応アナログ受信アーキテクチャ
KR100318952B1 (ko) 무선통신시스템에서 채널 추정을 위한 장치 및 방법
US5181228A (en) System and method for phase equalization
KR100337097B1 (ko) 타이밍수단을포함하는전송시스템및수신기
KR100278536B1 (ko) 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로
US5455843A (en) Adaptive equalizing apparatus and method for token ring transmission systems using unshielded twisted pair cables
US6570916B1 (en) Adaptive equalization circuit and method
JP3741955B2 (ja) データ伝送システムにおけるサンプリングレートの制御ための装置及び方法
US6570917B1 (en) Equalizer training in the presence of network impairment
US4590600A (en) Dynamic digital equalizer
US6463106B1 (en) Receiver with adaptive processing
EP0219537B1 (en) Method and apparatus for adjusting a digital equalizing filter in simultaneous adaptive echo elimination and adaptive elimination of noise caused by intersymbol interference
AU4766193A (en) A method for forming a quality measure for signal bursts
US6047032A (en) Signal equalization and data recovery with non-linear digital threshold feedback
US4584696A (en) Transmission response measurement
JPH11266283A (ja) デジタル通信方法
US6271698B1 (en) Method and apparatus for correcting imperfectly equalized bipolar signals

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371