CN103199488A - 无需独立基准源的欠压保护电路 - Google Patents

Abstract

本发明涉及一种无需独立基准源的欠压保护电路，由电压-电流转换单元和电流比较电路单元组成。本发明提供的电路不需要传统电路所需的齐纳二极管或独立电压基准源提供参考电压，也不需要独立的比较器来比较被监控电压与参考电压的大小；本发明电路可实现电压检测、电压-电流转换和温度补偿等功能，芯片面积更小、制造成本更低；本发明电路能实现阈值电压的温度补偿，在-55℃-125℃范围内具有良好的温度特性，电路的阈值电压随温度变化不超过0.6%。本发明电路可广泛应用于集成电路中的DC-DC、LDO等电源管理电路领域。

Description

无需独立基准源的欠压保护电路

技术领域

本发明涉及一种欠压保护电路，特别涉及一种无需独立基准源的欠压保护电路，应用于集成电路中的DC-DC、LDO等电源管理电路领域。

背景技术

随着集成电路技术的发展．对电源控制芯片的开关频率、传输延迟、稳定性、功耗等方面的要求也越来越高．以保证其在电源电压波动的情况下能安全可靠地工作，欠压保护电路是电源管理芯片中不可缺少的功能模块。

通常情况下，集成电路芯片在上电启动时，电源会通过输入端的等效电阻和电容对其充电，有一个电压上升过程，当电压上升到所设计的开启电压时，电路才开始工作，开启瞬间，若系统负载电流较大，有可能出现一启动就关断的情况。为保证电路启动后能进入正常工作状态并稳定工作，也为了保证电路工作时电源电压的波动不会对整个电路和系统造成损害，通常需使用欠压保护电路对电路的电源电压进行监控和锁定，这已成为现代集成电路和芯片系统设计的趋势，在电源控制类芯片中尤其为人所重视。

目前欠压保护电路广泛应用于DC-DC、LDO等电源管理领域，已有一些传统电路实现方式，如文献1（P.Hong,W.Xiaobo and C.Hai etal.,Power Supply Module Design in the LowPower Consumption Application,Electron Devices And Solid-State Circuits,Vol.20,No.22,2007:401–404）中的欠压保护电路，它采用独立基准电压源作为参考电压，利用比较器对电阻分压后的电源电压进行判断，可以实现低电压工作，但是，1）该欠压保护电路的电压基准源和比较器均需要独立设计，导致其电路结构复杂；2）该欠压保护电路采用电阻实现分压，为了降低电路的功耗，必须增大电阻阻值，因此其电路的版图面积较大。

发明内容

为克服上述传统欠压保护电路需要独立设计基准电压源和比较器、电路版图面积大的缺点，本发明提出了一种无需独立基准源的欠压保护电路，实现在电源电压波动情况下，电源管理电路仍能安全可靠地工作，且电源管理电路的功耗小。

为实现上述目的，本发明的无需独立基准源的欠压保护电路，包括：

一个电压-电流转换单元，将被监控电压V_M转换为电流信号I₁、I₂和I₃，由电阻R₁、晶体管Q₁、晶体管Q₂和晶体管Q₃组成，其中，Q₁的集电极和基极相连，Q₁的发射极与电阻R₁串联，Q₁的基极与Q₃的基极相连，Q₁的发射极接地，Q₃的发射极与R₂的一端相连，R₂的另一端接地，Q₂与Q₁的基极相连，Q₂、Q₃的发射极均接地；和

一个电流比较电路单元，对电流I₁、I₂进行比较，得到欠压保护信号，由晶体管M₁-M₆和缓冲器A₁组成，其中，M₁栅极和漏极相连，M₃栅极和漏极相连，M₅栅极和漏极相连，M₁的漏极与Q₂的集电极相连，M₃的漏极与Q₃的集电极相连，M₆和M₄的漏极与缓冲器A₁的输入端相连，从而确定缓冲器A₁输出端的逻辑值，即欠压保护信号V_UVLO。

所述晶体管Q₁、Q₂和Q₃均为NPN晶体管，其发射结电压V_BE=0.6V～0.7V，所述晶体管M₁-M₄均为PMOS晶体管，其阈值电压V_THP=-0.45V～-0.35V，所述晶体管M₅、M₆均为NMOS晶体管，其阈值电压V_THN=0.34V～0.45V。

所述电阻R₁和R₂为相同材料实现的电阻，可以是多晶硅电阻或扩散电阻，电阻R₁和R₂的版图设计相互对称匹配。

所述缓冲器A₁具有信号缓冲的作用，可包含一个或级联多个缓冲器。

有益效果：

本发明的无需独立基准源的欠压保护电路与传统的欠压保护结构相比，具有以下特点：

1．本发明电路将监控电压转换为电流信号后进行比较，不需要齐纳二极管或者独立的电压基准源提供参考电压，也不需要独立的电压比较器，就可比较监控电压与参考电压的大小,因此，本发明电路结构更为简单。

2．本发明电路采用电阻和晶体管作为电压检测电路，可用较小电阻即可实现低功耗要求。本发明电路的版图面积，与采用传统实现方式相比，面积可减小约50%，可相应降低模块电路的成本，电路制造成本减少50%。

3．本发明采用简单的电路结构，晶体管与电阻串联将被监控电压转换为电流，不需要独立设计的温度补偿参考电压源，即可以实现阈值电压的温度补偿，在-55℃-125℃范围内，具有良好的温度特性，阈值电压随温度变化不超过0.6%。

附图说明

图1为文献1的欠压保护电路示意图；

图2为本发明的无需独立基准源的欠压保护电路图。

具体实施方式

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

本发明的一种无需独立基准源的欠压保护电路的电路图如图2所示，它由电压-电流转换单元和电流比较电路单元组成，其具体结构和连接关系、作用关系与本说明书的发明内容部分相同，此处不再重复。它的工作原理如下：

图2中，经过电阻R₁和基极集电极短接的晶体管Q₁，将被监控电压V_M转换为电流I₁，其大小可以表示为：

I₁=(V_M-V_BE1)/R₁        (1)

Q₂-Q₁形成镜像电流镜，基极相连，发射极均接地电压，并且具有相同的发射结面积A_E1=A_E2，电流I₂为晶体管Q₂的集电极电流，则

I₂=I₁=(V_M-V_BE1)/R₁        (2)

电阻R₂和晶体管Q₃形成另一电流I₂，其计算可表示为：

$V_{\mathrm{BE}1}=I_3{R}_2+V_{\mathrm{BE}3}\⇒$

            (3)

$I_3=\frac{V_{\mathrm{BE}1}-V_{\mathrm{BE}3}}{R_2}=\frac{V_T}{R_2}1n\frac{I_0{A}_{E3}}{I_0{A}_{E1}}=\frac{V_T}{R_2}1\mathrm{nm}$

其中，A_E1、A_E3表示晶体管Q₁和Q₃的发射极面积，I₀表示晶体管发射结的反向饱和电流。

根据式（2）式和（3）式，电流I₁和I₂与被监控电压V_M的关系不同，电流I₁随着被监控电压V_M升高而线性增大，而电流I₂由于晶体管Q₃带有发射极反馈电阻R₂在增大过程中逐渐区域平缓，可以得出欠压保护信号V_UVLO的触发条件为：

$I_2=I_3\⇒$

                  (4)

$(V_M-V_{\mathrm{BE}1})/R_1=\frac{V_T}{R_2}1\mathrm{nm}$

即可得到V_M的临界阈值电压V_M,TH为：

$V_{M,\mathrm{TH}}=\frac{R_1}{R_2}{V}_{T}1\mathrm{nm}+V_{\mathrm{BE}1}---\left(5\right)$

该临界阈值电压V_M,TH的温度系数为：

$\frac{\∂V_{M,\mathrm{TH}}}{\∂T}=\frac{R_1}{R_2}1n8\frac{\∂V_T}{\∂T}+\frac{\∂V_{\mathrm{BE}1}}{\∂T}---\left(6\right)$

其中，V_T表示热电压，温度系数约等于0.085mV/℃，发射结电压V_BE的温度系数约等于-2mV/℃，经过调节电阻R₁和电阻R₂的相对阻值，可以调节其温度系数，当式(6)等于零时，即实现阈值电压的温度补偿。

当V_M＞V_M,TH时，输出欠压保护信号V_UVLO为低电平；当V_M＜V_M,TH时，输出欠压保护信号V_UVLO为高电平。根据电子系统的需求，即可实现欠压保护功能。

本发明电路采用0.18μm CMOS工艺设计，各元器件参数如下：

电阻R₁和R₂：高值多晶硅电阻，R₁=59kΩ，R₂=85kΩ；

晶体管Q₁：发射极面积A_E1=5μm×5μm，发射结电压V_BE=0.6V～0.7V；

晶体管Q₂：发射极面积A_E2=5μm×5μm，发射结电压V_BE=0.6V～0.7V；

晶体管Q₃：发射极面积A_E3=5μm×40μm，发射结电压V_BE=0.6V～0.7V；

标准PMOS晶体管M₁-M₄：宽长比W/L=5μm/0.18μm，阈值电压V_THP=-0.6V～-0.4V；

标准NMOS晶体管M₅-M₆：宽长比W/L=2.5μm/0.18μm，阈值电压V_THN=0.32V～0.52V。

所述缓冲器A₁具有信号缓冲的作用，可包含一个或级联多个缓冲器。

所述电阻R₁和R₂为相同材料实现的电阻，可以是多晶硅电阻或扩散电阻，电阻R₁和R₂的版图设计相互对称匹配。

Claims (4)

1.一种无需独立基准源的欠压保护电路，其特征在于它包括：

一个电压-电流转换单元，将被监控电压V_M转换为电流信号I₁、I₂和I₃，由电阻R₁、晶体管Q₁、晶体管Q₂和晶体管Q₃组成，其中，Q₁的集电极和基极相连，Q₁的发射极与电阻R₁串联，Q₁的基极与Q₃的基极相连，Q₁的发射极接地，Q₃的发射极与R₂的一端相连，R₂的另一端接地，Q₂与Q₁的基极相连，Q₂、Q₃的发射极均接地；和

一个电流比较电路单元，对电流I₁、I₂进行比较，得到欠压保护信号，由晶体管M₁-M₆和缓冲器A₁组成，其中，M₁栅极和漏极相连，M₃栅极和漏极相连，M₅栅极和漏极相连，M₁的漏极与Q₂的集电极相连，M₃的漏极与Q₃的集电极相连，M₆和M₄的漏极与缓冲器A₁的输入端相连，从而确定缓冲器A₁输出端的逻辑值，即欠压保护信号V_UVLO。

2.根据权利要求1所述的无需独立基准源的欠压保护电路，其特征在于，所述晶体管Q₁、Q₂和Q₃均为NPN晶体管，其发射结电压V_BE=0.6V～0.7V，所述晶体管M₁-M₄均为PMOS晶体管，其阈值电压V_THP=-0.45V～-0.35V，所述晶体管M₅、M₆均为NMOS晶体管，其阈值电压V_THN=0.34V～0.45V。

3.根据权利要求1所述的无需独立基准源的欠压保护电路，其特征在于，所述电阻R₁和R₂为相同材料实现的电阻，可以是多晶硅电阻或扩散电阻，电阻R₁和R₂的版图设计相互对称匹配。

4.根据权利要求1所述的无需独立基准源的欠压保护电路，其特征在于，所述缓冲器A₁具有信号缓冲的作用，可包含一个或级联多个缓冲器。

Images