CN116722859A - 电平移位电路、电平移位器和降压型dcdc转换器 - Google Patents

电平移位电路、电平移位器和降压型dcdc转换器 Download PDF

Info

Publication number
CN116722859A
CN116722859A CN202310628578.0A CN202310628578A CN116722859A CN 116722859 A CN116722859 A CN 116722859A CN 202310628578 A CN202310628578 A CN 202310628578A CN 116722859 A CN116722859 A CN 116722859A
Authority
CN
China
Prior art keywords
gate
current mirror
switching tube
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310628578.0A
Other languages
English (en)
Inventor
陶万科
叶广华
郭鹏
张弛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Dongguan Changgong Microelectronics Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Dongguan Changgong Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd, Dongguan Changgong Microelectronics Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202310628578.0A priority Critical patent/CN116722859A/zh
Publication of CN116722859A publication Critical patent/CN116722859A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种电平移位电路、电平移位器和降压型DCDC转换器，该电路包括：信号输入口、上升沿触发电路、下降沿触发电路、第一电流镜、第二电流镜、锁存电路和屏蔽电路；上升沿触发电路和下降沿触发电路的控制端与信号输入口连接，第一电流镜和第二电流镜的输入端为电压域转移后的高电平电位，第一电流镜和第二电流镜的第二输出端与锁存电路连接，锁存电路的第一信号输出口用于与外部降压电路的上功率管连接；屏蔽电路的输入端与锁存电路的第二信号输出口连接，用于根据第二信号输出口的电平状态控制第一电流镜、第二电流镜的导通状态。本申请能够通过屏蔽电路令第一电流镜和第二电流镜截止，避免在dVX/dt较大时导致锁存电路的输出错误。

Description

电平移位电路、电平移位器和降压型DCDC转换器
技术领域
本申请涉及电子电路技术领域，特别涉及一种电平移位电路、电平移位器和降压型DCDC转换器。
背景技术
降压型(buck)DCDC转换器是最常见的电源管理模块之一。为了提高降压型DCDC转换器的效率，降低占用面积，因此设计人员希望该转换器中的上功率管和下功率管都采用N型MOS管。而上功率管如果采用N型MOS，由于源极(也即是DC-DC开关节点VX，电压在VIN和ground之间摆动)不是固定电平，需要采用自举(bootstrap)式驱动。自举式驱动，需要用电平移位器(level shifter)把控制信号(VDD到ground电压域)转移到(VDDH＝VX+VDD到VX电压域)。
电平移位器最常用的结构是脉冲触发，有源耦合(Pulse-Triggered,Active-Coupled,PTAC)，既不需要高压电容，也不需要很大的功耗。但是，对于某些应用，需要降压型DCDC转换器的VX变化有较大的摆率，即较大的dVX/dt时，容易造成电平移位器的输出信号错误，该电平移位器会失效，使得上功率管关闭，造成降压型DCDC转换器的紊乱。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种电平移位电路、电平移位器和降压型DCDC转换器，能够通过屏蔽电路令第一电流镜和第二电流镜截止，避免在dVX/dt较大时导致锁存电路的输出错误。
第一方面，本申请提供了一种电平移位电路，包括：信号输入口、上升沿触发电路、下降沿触发电路、第一电流镜、第二电流镜、锁存电路和屏蔽电路；
所述上升沿触发电路和所述下降沿触发电路的控制端与所述信号输入口连接，所述上升沿触发电路和所述下降沿触发电路的输出端接地，所述上升沿触发电路的输入端与所述第一电流镜的第一输出端连接，所述下降沿触发电路的输入端与所述第二电流镜的输出端连接，所述第一电流镜和所述第二电流镜的输入端为电压域转移后的高电平电位，所述第一电流镜的第二输出端与所述第一信号输出口连接，所述第二电流镜的输出端于所述第二信号输出口连接，所述第一电流镜和所述第二电流镜的第二输出端与所述锁存电路连接，所述锁存电路包括第一信号输出口和第二信号输出口，所述第一信号输出口用于与外部降压电路的上功率管连接；
所述屏蔽电路的输入端与所述第二信号输出口连接，用于根据所述第二信号输出口的电平状态控制所述第一电流镜、所述第二电流镜的导通状态。
根据本申请第一方面实施例的电平移位电路，至少具有如下有益效果：在本申请电平移位电路工作中，在第二信号输出口翻转时，第一信号输出口所对接的上功率管的栅源电压上升，会导致上功率管导通会使得VX被充电。充电速度较快，即dVX/dt较大，容易导致锁存电路的信号出错，屏蔽电路根据第二信号输出口的电平状态控制第一电流镜和第二电流镜的导通状态，在dVX/dt较大时令第一电流镜和第二电流镜截止，使得电流不会通过第一电流镜和第二电流镜流向锁存电路，达到电流屏蔽的效果，从而保证锁存电路的输出不因过大的dVX/dt出错，提高了电平移位电路的可靠性。
根据本申请第一方面的一些实施例，所述屏蔽电路包括第一非门、第一延时单元、第一或门、第一开关管和第二开关管，所述第二信号输出口通过所述第一延时单元、所述第一非门与所述第一或门的第一输入端连接，所述第一或门的第二输入端与所述第二信号输出口直接连接，所述第一开关管和所述第二开关管的输入端为电压域转换后的高电平电位，所述第一开关管和所述第二开关管的控制端与所述第一或门的输出端连接，所述第一开关管的输出端与所述第一电流镜的控制端连接，所述第二开关管的输出端与所述第二电流镜的控制端连接。
根据本申请第一方面的一些实施例，所述第一电流镜包括第三开关管和第四开关管，所述第三开关管和所述第四开关管的输入端为电压域转换后的高电平电位，所述第三开关管和所述第四开关管的控制端相连且与所述第一开关管的输出端连接，所述第三开关管的输出端与所述上升沿触发电路的输入端连接，所述第四开关管的输出端与所述锁存电路连接。
根据本申请第一方面的一些实施例，所述第二电流镜包括第五开关管和第六开关管，所述第五开关管和所述第六开关管的输入端为电压域转换后的高电平电位，所述第五开关管和所述第六开关管的控制端相连且与所述第二开关管的输出端连接，所述第五开关管的输出端与所述下降沿触发电路的输入端连接，所述第六开关管的输出端与所述锁存电路连接。
根据本申请第一方面的一些实施例，所述锁存电路包括第二非门和第三非门，所述第一信号输出口分别与所述第二非门的输入端、所述第三非门的输出端连接，所述第二信号输出口分别与所述第二非门的输出端、所述第三非门的输入端连接。
根据本申请第一方面的一些实施例，所述上升沿触发电路包括第七开关管、第四非门、第二延时单元和第一与门，所述信号输入口通过所述第四非门、所述第二延时单元与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第四非门直接连接，所述第一与门的输出端与所述第七开关管的控制端连接，所述第七开关管的输入端与所述第一电流镜的第一输出端连接，所述第七开关管的输出端接地。
根据本申请第一方面的一些实施例，所述下降沿触发电路包括第八开关管、第五非门、第六非门、第三延时单元和第二与门，所述信号输入口与所述第五非门的输入端连接，所述第五非门的输出端通过所述第六非门、所述第三延时单元与所述第二与门的第一输入端连接，所述第二与门的第二输入端连接，所述第二与门的输出端与所述第八开关管的控制端连接，所述第八开关管的输入端与所述第二电流镜的第一输出端连接，所述第八开关管的输出端接地。
第二方面，本申请还提供了一种电平移位器，包括第一方面任意一项实施例所述的电平移位电路。
第三方面，本申请还提供了一种降压型DCDC转换器，包括第二方面实施例所述的电平移位器。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的附加方面和优点结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请提供的电平移位电路的电路结构框图；
图2为本申请提供的电平移位电路的电路示意图；
图3为本申请提供的电平移位电路在DCDC转换器中工作时的时序图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
第一方面，参照图1，本申请提供了一种电平移位电路，包括信号输入口IN、上升沿触发电路、下降沿触发电路、第一电流镜、第二电流镜、锁存电路和屏蔽电路；上升沿触发电路和下降沿触发电路的控制端与信号输入口IN连接，上升沿触发电路和下降沿触发电路的输出端接地，上升沿触发电路的输入端与第一电流镜的第一输出端连接，下降沿触发电路的输入端与第二电流镜的输出端连接，第一电流镜和第二电流镜的输入端为电压域转移后的高电平电位，第一电流镜的第二输出端与第一信号输出口OUTA连接，第二电流镜的输出端于第二信号输出口OUTB连接，第一电流镜和第二电流镜的第二输出端与锁存电路连接，锁存电路包括第一信号输出口OUTA和第二信号输出口OUTB，第一信号输出口OUTA用于与外部降压电路的上功率管连接；屏蔽电路的输入端与第二信号输出口OUTB连接，用于根据第二信号输出口OUTB的电平状态控制第一电流镜、第二电流镜的导通状态。
在本申请电平移位电路工作中，在第二信号输出口OUTB翻转时，第一信号输出口OUTA所对接的上功率管的栅源电压上升，上功率管导通会使得VX被充电。充电速度较快，即dVX/dt较大，容易导致锁存电路的信号出错，屏蔽电路根据第二信号输出口OUTB的电平状态控制第一电流镜和第二电流镜的导通状态，在dVX/dt较大时令第一电流镜和第二电流镜截止，使得电流不会通过第一电流镜和第二电流镜流向锁存电路，达到电流屏蔽的效果，从而保证锁存电路的输出不因过大的dVX/dt出错，提高了电平移位电路的可靠性。
参照图2，优选的，屏蔽电路包括第一非门INT1、第一延时单元DLY1、第一或门A1、第一开关管MC1和第二开关管MC2，第二信号输出口OUTB通过第一延时单元DLY1、第一非门INT1与第一或门A1的第一输入端连接，第一或门A1的第二输入端与第二信号输出口OUTB直接连接，第一开关管MC1和第二开关管MC2的输入端为电压域转换后的高电平电位，第一开关管MC1和第二开关管MC2的控制端与第一或门A1的输出端连接，第一开关管MC1的输出端与第一电流镜的控制端连接，第二开关管MC2的输出端与第二电流镜的控制端连接。
优选的，第一电流镜包括第三开关管MP1A和第四开关管MP2A，第三开关管MP1A和第四开关管MP2A的输入端为电压域转换后的高电平电位，第三开关管MP1A和第四开关管MP2A的控制端相连且与第一开关管MC1的输出端连接，第三开关管MP1A的输出端与上升沿触发电路的输入端连接，第四开关管MP2A的输出端与锁存电路连接。
优选的，第二电流镜包括第五开关管MP1B和第六开关管MP2B，第五开关管MP1B和第六开关管MP2B的输入端为电压域转换后的高电平电位，第五开关管MP1B和第六开关管MP2B的控制端相连且与第二开关管MC2的输出端连接，第五开关管MP1B的输出端与下降沿触发电路的输入端连接，第六开关管MP2B的输出端与锁存电路连接。
优选的，锁存电路包括第二非门INT2和第三非门INT3，第一信号输出口OUTA分别与第二非门INT2的输入端、第三非门INT3的输出端连接，第二信号输出口OUTB分别与第二非门INT2的输出端、第三非门INT3的输入端连接。
优选的，上升沿触发电路包括第七开关管MN1A、第四非门INT4、第二延时单元DLY2和第一与门A2，信号输入口IN通过第四非门INT4、第二延时单元DLY2与第一与门A2的第一输入端连接，第一与门A2的第二输入端与第四非门INT4直接连接，第一与门A2的输出端与第七开关管MN1A的控制端连接，第七开关管MN1A的输入端与第一电流镜的第一输出端连接，第七开关管MN1A的输出端接地。
优选的，下降沿触发电路包括第八开关管MN1B、第五非门INT5、第六非门INT6、第三延时单元DLY3和第二与门A3，信号输入口IN与第五非门INT5的输入端连接，第五非门INT5的输出端通过第六非门INT6、第三延时单元DLY3与第二与门A3的第一输入端连接，第二与门A3的第二输入端连接，第二与门A3的输出端与第八开关管MN1B的控制端连接，第八开关管MN1B的输入端与第二电流镜的第一输出端连接，第八开关管MN1B的输出端接地。
需要说明的是，上述的第一开关管MC1、第二开关管MC2、第三开关管MP1A、第四开关管MP2A、第五开关管MP1B和第六开关管MP2B采用P沟道增强型MOS管，第七开关管MN1A和第八开关管MN1B采用N沟道增强型MOS管，其中，图2中的第一电容、第二电容分别为第七开关管MN1A、第八开关管MN1B的寄生电容。
参照图2，下面以一个具体实施例对本申请提供的电平移位电路作进一步阐述。
当信号输入口IN是上升沿时，V1A产生一个窄脉冲，这个窄脉冲将打开第七开关管MN1A，令其电流为I1A。该电流通过第一电流镜的第三开关管MP1A和第四开关管MP2A，从而在镜像侧的第四开关管MP2A得到IOA，并将IOA注入输出锁存电路(latch)的一个输入端VOA，令VOA升高。由于latch的正反馈效应，VOA将变为逻辑“1”，VOB将变为逻辑“0”。当IN是下降沿时，同理V1B将产生一个窄脉冲，通过镜像电流令VOA将变为逻辑“0”，VOB将变为逻辑“1”。
然而，当VX点快速上升时(也即是VDDH)，V2A和V2B也会快速上升。换句话说，第七开关管MN1A和第八开关管MN1B的源漏寄生电容(CP1和CP2)的电压也会迅速上升。电容电压快速上升产生大电流I1A＝(dVX/dt)/CP1，I1B＝(dVX/dt)/CP2。这两个电流也会由电流镜注入锁存电路的输入，可能导致锁存电路latch的输出翻转，从而令后续降压型DCDC转换器的上功率管误关闭，导致降压型DCDC转换器紊乱。
参照图3，信号输入口IN的上升沿在t1时刻来临。第二信号输出口OUTB将在t2时刻翻转。第二信号输出口OUTB的翻转导致降压型DCDC转换器上功率管的栅源电压VGSH上升，将上功率管打开(t3时刻)，此时VX将被充电，在t3-t4时段产生较大的dVX/dt。在t3-t4时段，第一电容CP1和第二电容CP2产生的电流注入锁存电路latch，会导致降压型DCDC转换器buckconverter工作紊乱。
但是，对于本申请提供的电平移位电路，t3-t4时段电平移位器并不需要发生任何操作，只需要保持输出电平。换言之，t3-t4时段只要将电平移位器屏蔽，较大的dVX/dt就不会对电平移位器产生任何影响。通过第二信号输出口OUTB产生一个屏蔽信号BLK来屏蔽电平移位器。BLK＝0时，电平移位器的锁存器电路被屏蔽；BLK＝0时，电平移位器的输出不受影响。BLK的下降沿产生于t2，与OUTB的上升沿对齐；BLK的上升沿产生于t5，只需要超过t4(较大的dVX/dt结束后)。这样BLK将完全屏蔽t3-t4时段。
在传统的level shifter上，加入第一开关管MC1和第二开关管MC2，以及BLK屏蔽电路。BLK屏蔽电路产生图3的屏蔽信号。当BLK＝0时，第一开关管MC1和第二开关管MC2均被打开，令第三开关管MP2A和第五开关管MP2B的栅极电压拉到VDDH，这样第四开关管MP2A和第五开关管MP2B在t2-t5时段处于关闭状态，不会将第一电容CP1和第二电容CP2产生的电流镜像入锁存电路latch，从而保证锁存电路latch输出不因过大的dVX/dt出错。
第二方面，本申请还提供了一种电平移位器，包括第一方面任意一项实施例电流镜的电平移位电路。
在本申请电平移位电路工作中，在第二信号输出口翻转时，第一信号输出口所对接的上功率管的栅源电压上升，上功率管导通会使得VX被充电。充电速度较快，即dVX/dt较大，容易导致锁存电路的信号出错，屏蔽电路根据第二信号输出口的电平状态控制第一电流镜和第二电流镜的导通状态，在dVX/dt较大时令第一电流镜和第二电流镜截止，使得电流不会通过第一电流镜和第二电流镜流向锁存电路，达到电流屏蔽的效果，从而保证锁存电路的输出不因过大的dVX/dt出错，提高了电平移位电路的可靠性。
第三方面，本申请还提供了一种降压型DCDC转换器，包括第二方面实施例电流镜的电平移位器。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下，作出各种变化。

Claims (9)

1.一种电平移位电路，其特征在于，包括：信号输入口、上升沿触发电路、下降沿触发电路、第一电流镜、第二电流镜、锁存电路和屏蔽电路；
所述上升沿触发电路和所述下降沿触发电路的控制端与所述信号输入口连接，所述上升沿触发电路和所述下降沿触发电路的输出端接地，所述上升沿触发电路的输入端与所述第一电流镜的第一输出端连接，所述下降沿触发电路的输入端与所述第二电流镜的输出端连接，所述第一电流镜和所述第二电流镜的输入端为电压域转移后的高电平电位，所述第一电流镜的第二输出端与所述第一信号输出口连接，所述第二电流镜的输出端于所述第二信号输出口连接，所述第一电流镜和所述第二电流镜的第二输出端与所述锁存电路连接，所述锁存电路包括第一信号输出口和第二信号输出口，所述第一信号输出口用于与外部降压电路的上功率管连接；
所述屏蔽电路的输入端与所述第二信号输出口连接，用于根据所述第二信号输出口的电平状态控制所述第一电流镜、所述第二电流镜的导通状态。
2.根据权利要求1所述的电平移位电路，其特征在于，所述屏蔽电路包括第一非门、第一延时单元、第一或门、第一开关管和第二开关管，所述第二信号输出口通过所述第一延时单元、所述第一非门与所述第一或门的第一输入端连接，所述第一或门的第二输入端与所述第二信号输出口直接连接，所述第一开关管和所述第二开关管的输入端为电压域转换后的高电平电位，所述第一开关管和所述第二开关管的控制端与所述第一或门的输出端连接，所述第一开关管的输出端与所述第一电流镜的控制端连接，所述第二开关管的输出端与所述第二电流镜的控制端连接。
3.根据权利要求2所述的电平移位电路，其特征在于，所述第一电流镜包括第三开关管和第四开关管，所述第三开关管和所述第四开关管的输入端为电压域转换后的高电平电位，所述第三开关管和所述第四开关管的控制端相连且与所述第一开关管的输出端连接，所述第三开关管的输出端与所述上升沿触发电路的输入端连接，所述第四开关管的输出端与所述锁存电路连接。
4.根据权利要求2所述的电平移位电路，其特征在于，所述第二电流镜包括第五开关管和第六开关管，所述第五开关管和所述第六开关管的输入端为电压域转换后的高电平电位，所述第五开关管和所述第六开关管的控制端相连且与所述第二开关管的输出端连接，所述第五开关管的输出端与所述下降沿触发电路的输入端连接，所述第六开关管的输出端与所述锁存电路连接。
5.根据权利要求1所述的电平移位电路，其特征在于，所述锁存电路包括第二非门和第三非门，所述第一信号输出口分别与所述第二非门的输入端、所述第三非门的输出端连接，所述第二信号输出口分别与所述第二非门的输出端、所述第三非门的输入端连接。
6.根据权利要求1所述的电平移位电路，其特征在于，所述上升沿触发电路包括第七开关管、第四非门、第二延时单元和第一与门，所述信号输入口通过所述第四非门、所述第二延时单元与所述第一与门的第一输入端连接，所述第一与门的第二输入端与所述第四非门直接连接，所述第一与门的输出端与所述第七开关管的控制端连接，所述第七开关管的输入端与所述第一电流镜的第一输出端连接，所述第七开关管的输出端接地。
7.根据权利要求1所述的电平移位电路，其特征在于，所述下降沿触发电路包括第八开关管、第五非门、第六非门、第三延时单元和第二与门，所述信号输入口与所述第五非门的输入端连接，所述第五非门的输出端通过所述第六非门、所述第三延时单元与所述第二与门的第一输入端连接，所述第二与门的第二输入端连接，所述第二与门的输出端与所述第八开关管的控制端连接，所述第八开关管的输入端与所述第二电流镜的第一输出端连接，所述第八开关管的输出端接地。
8.一种电平移位器，其特征在于，包括如权利要求1至7任意一项所述的电平移位电路。
9.一种降压型DCDC转换器，其特征在于，包括如权利要求8所述的电平移位器。
CN202310628578.0A 2023-05-30 2023-05-30 电平移位电路、电平移位器和降压型dcdc转换器 Pending CN116722859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310628578.0A CN116722859A (zh) 2023-05-30 2023-05-30 电平移位电路、电平移位器和降压型dcdc转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310628578.0A CN116722859A (zh) 2023-05-30 2023-05-30 电平移位电路、电平移位器和降压型dcdc转换器

Publications (1)

Publication Number Publication Date
CN116722859A true CN116722859A (zh) 2023-09-08

Family

ID=87872609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310628578.0A Pending CN116722859A (zh) 2023-05-30 2023-05-30 电平移位电路、电平移位器和降压型dcdc转换器

Country Status (1)

Country Link
CN (1) CN116722859A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117254797A (zh) * 2023-09-11 2023-12-19 芯北电子科技(南京)有限公司 一种用于dc-dc驱动的宽工作电压幅度快速响应的电平移位电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117254797A (zh) * 2023-09-11 2023-12-19 芯北电子科技(南京)有限公司 一种用于dc-dc驱动的宽工作电压幅度快速响应的电平移位电路
CN117254797B (zh) * 2023-09-11 2024-05-14 芯北电子科技(南京)有限公司 一种用于dc-dc驱动的宽工作电压幅度快速响应的电平移位电路

Similar Documents

Publication Publication Date Title
US7724045B2 (en) Output buffer circuit
KR101387266B1 (ko) 레벨 쉬프트 디바이스
KR960003375B1 (ko) 반도체 집적회로 장치의 출력회로
CN107094012B (zh) 一种电平转换电路及方法
CN111917408B (zh) 高压电平转换电路及高压电平转换系统
US6670841B2 (en) Level shifting circuit
KR950004745B1 (ko) 반도체 디지탈 회로
CN107689787B (zh) 一种用于半桥结构的高压侧栅驱动电路
CN109921779B (zh) 一种半桥电路直通保护电路
US6777981B2 (en) Level shifting circuit
CN116722859A (zh) 电平移位电路、电平移位器和降压型dcdc转换器
CN115225078B (zh) 电平检测电路和电平转换电路
US20210351686A1 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
CN110277914B (zh) 一种适用于Boost变换器的反流比较器
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
JP3652793B2 (ja) 半導体装置の電圧変換回路
CN210986074U (zh) 防倒灌电路、双向电平转换器及集成电路
CN116796679A (zh) 一种多电压域cmos io设计
US11881759B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
CN116683899A (zh) 一种基于氮化镓工艺的高可靠高速电平移位电路
CN110932705A (zh) 一种电源轨切换电路
CN115987092A (zh) 交叉耦合电荷泵单元及结构
US20040145404A1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
CN212392867U (zh) 一种电源轨切换电路
CN215449413U (zh) 一种可应用于多模式的dc-dc过零点检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination