CN107196640A - 一种电平转换电路 - Google Patents
一种电平转换电路 Download PDFInfo
- Publication number
- CN107196640A CN107196640A CN201710394928.6A CN201710394928A CN107196640A CN 107196640 A CN107196640 A CN 107196640A CN 201710394928 A CN201710394928 A CN 201710394928A CN 107196640 A CN107196640 A CN 107196640A
- Authority
- CN
- China
- Prior art keywords
- pmos transistor
- level shifting
- shifting circuit
- nmos pass
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种电平转换电路,属于半导体集成电路技术领域。该电路包括:反相器INV1、四个PMOS晶体管和两个NMOS晶体管。本发明的电平转换电路中,通过增加两个PMOS晶体管,解决了传统的电平转换电路存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的问题,大大提高了电平转换电路的稳定性。
Description
技术领域
本发明属于半导体集成电路技术领域,具体涉及一种电平转换电路。
背景技术
电平转换电路,即为具有低电压工作范围的电路与具有高电压工作范围的电路之间的转换接口,是集成电路中非常重要的一种接口电路。通过电平转换电路,可以将信号从一个电源域转换到另一个电源域,方便信号在各自的电源域里进行各自的信号处理。
传统的电平转换电路如图1所示,反相器INV1、第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1和第二NMOS晶体管N2;反相器INV1的输入端接电平转换电路的输入端Uin,输出接第一NMOS晶体管N1的栅极;第一NMOS晶体管N1的源极接地,漏极接第一PMOS晶体管P1的漏极和第二PMOS晶体管P2的栅极;第一PMOS晶体管P1的源级接电源,栅极接输出端Uout;第二NMOS晶体管N2的栅极接电平转换电路的输入Uin,栅极接第二PMOS晶体管P2的漏极,源极接地;第二PMOS晶体管P2的源级接电源,漏极接输出Uout。
这种传统的电平转换电路,存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的问题。
发明内容
为解决现有电平转换电路中存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的技术问题,本发明提供了一种电平转换正确的电平转换电路。
一种电平转换电路,包括:反相器INV1、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第一NMOS晶体管N1和第二NMOS晶体管N2;反相器INV1的输入端接电平转换电路的输入端Uin,输出接第一PMOS晶体管P1的栅极和第一NMOS晶体管N1的栅极;第一NMOS晶体管N1的源极接地,漏极接第一PMOS晶体管P1的漏极和第四PMOS晶体管P4的栅极;第一PMOS晶体管P1的源极接第三PMOS晶体管P3的漏极;第三PMOS晶体管P3的源级接电源,栅极接输出端Uout;第二NMOS晶体管N2的栅极接电平转换电路的输入Uin,源极接地,漏极接输出Uout;第二PMOS晶体管P2的栅极接电平转换电路的输入端Uin,漏极接输出Uout,源极接第四PMOS晶体管P4的漏极;第四PMOS晶体管P4的源级接电源。
本发明的电平转换电路中,通过增加两个PMOS晶体管,解决了传统的电平转换电路存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的问题,大大提高了电平转换电路的稳定性。
附图说明
图1是传统的电平转换电路的结构示意图;
图2是本发明的电平转换电路的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
如图2所示,为本发明提供的一种电平转换电路,包括:反相器INV1、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第一NMOS晶体管N1和第二NMOS晶体管N2;反相器INV1的输入端接电平转换电路的输入端Uin,输出接第一PMOS晶体管P1的栅极和第一NMOS晶体管N1的栅极;第一NMOS晶体管N1的源极接地,漏极接第一PMOS晶体管P1的漏极和第四PMOS晶体管P4的栅极;第一PMOS晶体管P1的源极接第三PMOS晶体管P3的漏极;第三PMOS晶体管P3的源级接电源,栅极接输出端Uout;第二NMOS晶体管N2的栅极接电平转换电路的输入Uin,源极接地,漏极接输出Uout;第二PMOS晶体管P2的栅极接电平转换电路的输入端Uin,漏极接输出Uout,源极接第四PMOS晶体管P4的漏极;第四PMOS晶体管P4的源级接电源。
与传统的电平转换电路相比,本发明的电平转换电路中,通过增加两个PMOS晶体管,解决了传统的电平转换电路存在NMOS晶体管和PMOS晶体管同时导通导致电平转换不正确的问题,大大提高了电平转换电路的稳定性。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (1)
1.一种电平转换电路,其特征在于,包括:反相器INV1、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4、第一NMOS晶体管N1和第二NMOS晶体管N2;反相器INV1的输入端接电平转换电路的输入端Uin,输出接第一PMOS晶体管P1的栅极和第一NMOS晶体管N1的栅极;第一NMOS晶体管N1的源极接地,漏极接第一PMOS晶体管P1的漏极和第四PMOS晶体管P4的栅极;第一PMOS晶体管P1的源极接第三PMOS晶体管P3的漏极;第三PMOS晶体管P3的源级接电源,栅极接输出端Uout;第二NMOS晶体管N2的栅极接电平转换电路的输入Uin,源极接地,漏极接输出Uout;第二PMOS晶体管P2的栅极接电平转换电路的输入端Uin,漏极接输出Uout,源极接第四PMOS晶体管P4的漏极;第四PMOS晶体管P4的源级接电源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710394928.6A CN107196640A (zh) | 2017-05-30 | 2017-05-30 | 一种电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710394928.6A CN107196640A (zh) | 2017-05-30 | 2017-05-30 | 一种电平转换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107196640A true CN107196640A (zh) | 2017-09-22 |
Family
ID=59875095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710394928.6A Pending CN107196640A (zh) | 2017-05-30 | 2017-05-30 | 一种电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107196640A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101312342A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
CN104124957A (zh) * | 2014-08-14 | 2014-10-29 | 灿芯半导体(上海)有限公司 | 电平转换电路 |
CN105576967A (zh) * | 2014-10-11 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 升压转换电路 |
-
2017
- 2017-05-30 CN CN201710394928.6A patent/CN107196640A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101312342A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
CN104124957A (zh) * | 2014-08-14 | 2014-10-29 | 灿芯半导体(上海)有限公司 | 电平转换电路 |
CN105576967A (zh) * | 2014-10-11 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 升压转换电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105049025B (zh) | 低电压差分信号驱动电路 | |
CN107181482A (zh) | 输入输出接收电路 | |
JP2016535487A5 (zh) | ||
CN104506183B (zh) | 单电压亚阈值电平转换器 | |
CN107222191A (zh) | 一种上电复位电路 | |
CN104158534B (zh) | 用于i/o接口的降压转换电路 | |
CN107196640A (zh) | 一种电平转换电路 | |
CN104993816B (zh) | 倍压电路 | |
CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
CN108599755A (zh) | 电平移位电路 | |
CN107196616A (zh) | 一种用于运算放大器的密勒补偿电路及运算放大器 | |
CN104242909B (zh) | 一种电平转换电路 | |
CN106330172B (zh) | 高电压阈值器件的传输门及其后续下拉电路结构 | |
CN108449082A (zh) | 一种cml电平转cmos电平的电路结构 | |
CN205039798U (zh) | 兼容pecl/ttl/cmos电平的输出电路 | |
WO2022116415A1 (zh) | 电平转换电路 | |
CN106970674A (zh) | 一种偏置电流产生电路 | |
CN208691218U (zh) | 一种cml电平转cmos电平的电路结构 | |
CN103856198A (zh) | 电平转换器 | |
CN106685391A (zh) | 电平转换电路 | |
CN103532542B (zh) | 一种用于时钟树的反相器电路 | |
CN104639149B (zh) | 三模高速的电平向上转换电路 | |
CN107102678A (zh) | 一种偏置电流产生电路 | |
CN107094006A (zh) | 一种轨对轨比较器电路 | |
CN106788493A (zh) | 一种低速发射器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170922 |