CN104124957A - 电平转换电路 - Google Patents

Abstract

本发明提供一种电平转换电路，其包括反相器和电平转换单元，所述电平转换单元包括NMOS晶体管MN1、MN1A，PMOS晶体管MP1、MP2。所述电平转换单元还包括第一切换驱动管和第二切换驱动管。第一切换驱动管的输入端与NMOS晶体管MN1的栅极相连，其输出端与PMOS晶体管MP1的栅极相连，在其输入端由低电平转换为高电平时，向其输出端输出电流以快速提升其输出端的电压。第二切换驱动管的输入端与NMOS晶体管MN1A的栅极相连，其输出端与PMOS晶体管MP1A的栅极相连，在其输入端由低电平转换为高电平时，向其输出端输出电流以快速提升其输出端的电压。这样，提高了PMOS晶体管MP1和MP1A的翻转速度，加快了电路的响应时间，提高了工作频率。

Description

电平转换电路

【技术领域】

本发明涉及电路设计领域，特别涉及一种将电平信号由低电源域转换为高电源域的电平转换电路。

【背景技术】

电平转换电路被广泛应用于各种接口电路及输入输出单元中来实现电平的逻辑转换。请参考图1所示，其为现有技术中的一种电平转换的电路示意图，该电平转换电路可以实现将电平信号IN由低电源域转换为高电源域，其中所述高电源域在本文中也可以被称为第一电源域，在第一电源域中以第一电源作为输入电源，第一电源域中的逻辑高电平为第一电源的电压，第一电源域中的逻辑低电平为地电平，所述低电源域在本文中也可以被称为第二电源域，在第二电源域中以第二电源作为输入电源，第二电源域中的逻辑高电平为第二电源的电压，第二电源域中的逻辑低电平为地电平。图1所示的电平转换电路包括反相器110、电平转换单元120、输出单元130，电平转换电路的输入端IN、正相信号输出端OUT。

所述反相器110的输入端与所述电平转换电路的输入端IN相连，其输出端与电平转换单元120的第一输入端相连，其输入端还与电平转换单元120的第二输入端相连，该反相器110用于对接收到的电平信号IN进行反向并输出反向后的电平信号INB。图1中的反相器110包括PMOS晶体管MP0和NMOS晶体管MN0，其连接关系如附图1，其中PMOS晶体管MP0的源级与第二电源VDDL相连，即所述反相器工作在第二电源域。

所述电平转换单元120包括NMOS晶体管MN1、MN1A，PMOS晶体管MP1、MP2。其中，NMOS晶体管MN1的漏极与PMOS晶体管MP1的漏极相连，其栅极作为电平转换单元120的第一输入端经由反相器110与所述电平转换电路的输入端IN相连，其源极与地节点GND相连；NMOS晶体管MN1A的漏极与PMOS晶体管MP1A的漏极相连，其栅极作为电平转换单元120的第二输入端与所述电平转换电路的输入端IN相连，其源极与地节点GND相连；PMOS晶体管MP1的源极与第一电源VDDH相连，其栅极与NMOS晶体管MN1A的漏极相连；PMOS晶体管MP1A的源极与第一电源VDDH相连，其栅极与NMOS晶体管MN1的漏极相连；NMOS晶体管MN1的漏极作为所述电平转换单元120的正相信号输出端out。所述电平转换单元120工作在第一电源域。

所述输出单元130的输入端与所述电平转换单元120的正相信号输出端out(即NMOS晶体管MN1的漏极)相连，其输出端与电平转换电路的正相信号输出端OUT相连，所述输出单元130工作与第一电源域下，用于对所述电平转换单元120的正相信号输出端out输出的电平信号(即NMOS晶体管MN1的漏极生成的电平信号)进行整形，并将整形后的电平信号由所述电平转换电路的正相信号输出端OUT输出。图1中，所述输出单元130为反相器型信号整形单元，其包括PMOS晶体管MP5、MP5A，NMOS晶体管MN5、MN5A，其连接关系如附图，此处不再赘述。

在图1所示的示例中，第二电源VDDL的电压值为1.2V，第一电源VDDH的电压值为3.3V。工作时，当输入端IN输入逻辑低电平0(例如0V)时，INB为第二电源域的逻辑高电平(1.2V)，此时MN1导通，MP1截止，MN1A截止，MP1A导通，out和OUT为第一电源域的逻辑高电平(3.3V)。当输入端IN输入第二电源域的逻辑高电平1(例如1.2V)时，INB为第二电源域的逻辑高电平(0V)，此时MN1截止，MP1导通，MN1A导通，MP1A截止，out和OUT为第一电源域的逻辑低电平(0V)。这样可以实现从低电源域到高电源域的电平转换。

基于上述描述可得出图1所示的电平转换电路的输入端IN、正相信号输出端OUT的逻辑电平及该逻辑电平对应的电平电压的列表：

综上可知，图1中的电平转换电路可以实现将电平信号IN由1.2V低电源域转换为3.3V高电源域。图1中的第一电源域中的逻辑高电平除为3.3V外，也可为5.5V或其他电平电压，第二电源域中的逻辑高电平可为大于1.2V的电平电压，其中第一电源域中的逻辑高电平的电压高于第二电源域中的逻辑高电平的电压。

然而，图1中的电平转换电路难以实现高速且大电压差的电平转换，例如，利用图1中的电平转换电路将低于1.2V电源域的电平信号IN向高电源域进行转换时，会出现工作速度下降，甚至出现转换逻辑混乱而不能实现转换的现象。

因此，有必要提供一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种电平转换电路，其可以实现高速且大电压差的电平转换。

为了解决上述问题，本发明提供一种电平转换电路，其包括反相器和电平转换单元，所述反相器由第二电源供电，其输入端与电平转换电路的输入端相连，所述电平转换单元包括NMOS晶体管MN1、MN1A，PMOS晶体管MP1、MP2，其中，NMOS晶体管MN1的漏极与PMOS晶体管MP1的漏极相连，其栅极与所述反相器的输出端相连，其源极与地节点相连；NMOS晶体管MN1A的漏极与PMOS晶体管MP1A的漏极相连，其栅极与所述反相器的输入端相连，其源极与地节点相连；PMOS晶体管MP1的源极与第一电源相连，其栅极与NMOS晶体管MN1A的漏极相连；PMOS晶体管MP1A的源极与第一电源相连，其栅极与NMOS晶体管MN1的漏极相连；NMOS晶体管MN1的漏极作为电平转换单元的正相信号输出端。所述电平转换单元还包括：第一切换驱动管，其输入端与NMOS晶体管MN1的栅极相连，其输出端与PMOS晶体管MP1的栅极相连，第一切换驱动管在其输入端由低电平转换为高电平时，向其输出端输出电流以快速提升其输出端的电压；第二切换驱动管，其输入端与NMOS晶体管MN1A的栅极相连，其输出端与PMOS晶体管MP1A的栅极相连，第二切换驱动管在其输入端由低电平转换为高电平时，向其输出端输出电流以快速提升其输出端的电压，第二电源的电压低于第一电源的电压。。

进一步的，第一切换驱动管为NMOS晶体管MN2，该NMOS晶体管MN2的源级与栅极相连后作为第一切换驱动管的输入端，该NMOS晶体管MN2的漏极作为第一切换驱动管的输出端，第二切换驱动管为NMOS晶体管MN2A，该NMOS晶体管MN2A的源级与栅极相连后作为第二切换驱动管的输入端，该NMOS晶体管MN2A的漏极作为第二切换驱动管的输出端。

进一步的，第一切换驱动管为PMOS晶体管MP4，该PMOS晶体管MP4的源级与栅极相连后作为第一切换驱动管的输出端，该PMOS晶体管MP4的漏极作为第一切换驱动管的输入端，第二切换驱动管为PMOS晶体管MP4A，该PMOS晶体管MP4A的源级与栅极相连后作为第二切换驱动管的输出端，该PMOS晶体管MP4A的漏极作为第二切换驱动管的输入端。

进一步的，所述电平转换单元中的各个PMOS晶体管和各个NMOS晶体管的阈值电压相同。

进一步的，第二电源电压小于等于1.2V，所述电平转换单元中的各个PMOS晶体管和各个NMOS晶体管的阈值电压均为0.8V。

进一步的，电平转换电平电路还包括第一输出单元和第二输出单元，所述第一输出单元的输入端与NMOS晶体管MN1的漏极相连，其输出端与电平转换电路的正相信号输出端OUT相连，所述第一输出单元用于对所述电平转换单元的NMOS晶体管MN1的漏极生成的电平信号进行整形，并将整形后的电平信号由所述电平转换电路的正相信号输出端OUT输出；所述第二输出单元的输入端与NMOS晶体管MN1A的漏极相连，其输出端与电平转换电路的反相信号输出端OUT_B相连，所述第二输出单元用于对所述电平转换单元120的NMOS晶体管MN1A的漏极生成的电平信号进行整形，并将整形后的信号由所述电平转换电路的反相信号输出端OUT_B输出，第一输出单元与第二输出单元的结构相同。

进一步的，所述电平转换单元还包括：依次串接于PMOS晶体管MP1的漏极和NMOS晶体管MN1的漏极之间的一个或多个栅极均与NMOS晶体管MN1的栅极相连的PMOS晶体管；依次串接于PMOS晶体管MP1A的漏极和NMOS晶体管MN1A的漏极之间的一个或多个栅极均与NMOS晶体管MN1A的栅极相连的PMOS晶体管。

进一步的，所述第二电源电压为0.9V，所述第一电源电压为3.3V，依次串接于PMOS晶体管MP1的漏极和NMOS晶体管MN1的漏极的PMOS晶体管为两个，依次串接于PMOS晶体管MP1A的漏极和NMOS晶体管MN1A的漏极之间的PMOS晶体管也为两个。

与现有技术相比，本发明中的电平转换电路中增加了切换驱动管，可以在逻辑电平切换时，提高PMOS晶体管MP1和MP1A的翻转速度，以加快电路的响应时间，提高工作频率。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有电平转换电路的电路结构示意图；

图2为本发明中的电平转换电路在一个实施例中的电路结构示意图；

图3为本发明中的电平转换电路在一个实施例中的电路结构示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1中的电平转换电路难以实现高速且大电压差的电平转换，其原因在于，当低电源域的电源电压较低时，会使得电平转换单元120中作为下拉电路使用的NMOS晶体管MN1和MN1A的过驱动电压过低，从而导致电平转换电路的工作速度下降，甚至出现逻辑混乱而不能实现转换的现象。例如，设定图1中低电源域为0.9V电源域，高电源域为3.3V电源域，即图1中的第一电源的电压为3.3V，第二电源的电压为0.9V，其中，0.9V电源域的器件(比如，PMOS晶体管MP0和NMOS晶体管MN0)是低压器件，其对应的阈值电压VT也较低(一般VT＝0.3V)；3.3V电源域的器件(比如，PMOS晶体管MP1、MP1A，NMOS晶体管MN1、MN1A)是高压器件，其对应的阈值电压VT也较高(一般VT＝0.8V)。由于第二电源VDDL只有0.9V，NMOS晶体管MN1和MN1A的阈值电压却有0.8V，因此，NMOS晶体管MN1和MN1A的过驱动电压Vod＝Vgs-Vth＝0.9-0.8＝0.1V实在太低，而PMOS晶体管MP1和MP1A的过驱动电压Vod＝3.3-0.8＝2.5V，这样导致NMOS晶体管MN1和MN1A的过驱动电压与PMOS晶体管MP1和MP1A的过驱动电压相差太大，两者不匹配，导致0.9V电源域的输入信号IN不能正常传导到3.3V电源域。

现有技术中，解决上述问题的方法多为将图1中电平转换单元120中阈值电压为0.8V的NMOS晶体管MN1和MN1A替换为0阈值的NMOS晶体管。但是，此设计需要额外的0阈值NMOS晶体管，从而导致电平转换电路的设计和制造成本增加。

请参考图2所示，其为本发明中的电平转换电路在一个实施例中的电路示意图。所述电平转换电路包括反相器110、电平转换单元220、第一输出单元130和第二输出单元140。

所述反相器110的输入端与所述电平转换电路的输入端IN相连，所述反相器由第二电源VDDL供电，即所述反相器110工作在第二电源域下。所述反相器包括PMOS晶体管MP0和MN0，其中PMOS晶体管MP0的源级接第二电源VDDL，NMOS晶体管的源级接地。

图2中的所述电平转换单元220的结构与图1中的所述电平转换单元120的结构大部分相同，都包括PMOS晶体管MP1、MP1A，NMOS晶体管MN1、MN1A，两者的区别在于：

1)在PMOS晶体管MP1的栅极与NMOS晶体管MN1的栅极之间连接有NMOS晶体管MN2，该NMOS晶体管MN2的漏极与PMOS晶体管MP1的栅极相连，其源极和栅极均与NMOS晶体管MN1的栅极相连，在PMOS晶体管MP1A的栅极与NMOS晶体管MN1A的栅极之间连接有NMOS晶体管MN2A，该NMOS晶体管MN2A的漏极与PMOS晶体管MP1A的栅极相连，其源极和栅极均与NMOS晶体管MN1A的栅极相连，此处的NMOS晶体管MN2和MN2A均作为二极管使用。在反相器110的输出信号INB由低电平转换为高电平时，NMOS晶体管MN2的漏极输出电流以快速提升其PMOS晶体管MP1的栅极电压，提高PMOS晶体管MP1的翻转速度；在反相器110的输入信号IN由低电平转换为高电平时，NMOS晶体管MN2A的漏极输出电流以快速提升其PMOS晶体管MP1的栅极电压，提高PMOS晶体管MP1A的翻转速度。NMOS晶体管MN2和MN2A也可以被称为切换驱动管。

2)在PMOS晶体管MP1的漏极与NMOS晶体管MN1的漏极之间依次串接有PMOS晶体管MP2和MP3，且PMOS晶体管MP2和MP3的栅极均与NMOS晶体管MN1的栅极相连；在PMOS晶体管MP1A的漏极与NMOS晶体管MN1A的漏极之间依次串接有PMOS晶体管MP2A和MP3A，且PMOS晶体管MP2A和MP3A的栅极均与NMOS晶体管MN1A的栅极相连。通过形成PMOS晶体管的堆叠结构(MP1、MP2和MP3的串联，MP1A、MP2A和MP3A的串联)，从而让NMOS晶体管(MN1或MN1A)的跨导和PMOS晶体管堆叠结构(MP1、MP2和MP3的堆叠结构，MP1A、MP2A和MP3A的堆叠结构)的跨导在不同的过驱动电压条件下达到平衡，让电平可以快速转换。

需要特别说明的是，电平转换单元120中的各个PMOS晶体管和各个NMOS晶体管的阈值电压相同，比如为0.8V等，该阈值电压高于普通低压器件的阈值电压，这样不需要引入0阈值或低阈值电压的MOS管。第二电源VDDL的电压值可以小于等于1.2V，比如0.9V，1.0V等。

为了便于理解该发明，以下具体介绍图2中的电平转换单元的工作原理。

在该实施例中，第一电源VDDH的电压值等于3.3V，即第一电源域内的高电平为3.3V，第二电源VDDL的电压值等于0.9V，即第二电源域内的高电平为0.9V。需要知道的是，在其他实施例中，第一电源VDDH的电压值也可以为其它值，比如2.5V，3.0V，3.7V等，第二电源VDDL的电压值也可以为其他值，比如0.9V，1.0V等。

工作时，当反相器110的输入端输入逻辑低电平0(例如接地时，该逻辑低电平的电平电压为低电平0V)时，其输出端INB输出逻辑高电平，此时NMOS晶体管MN1的栅极为0.9V的高电平，使PMOS晶体管MP2和MP3截止，NMOS晶体管MN1导通，电平转换单元220的正相信号输出端out与地节点GND连通，从而使正相信号输出端out输出第一电源域的逻辑低电平0(其电平电压为低电平0V)；此时NMOS晶体管MN1A的栅极为0V的低电平，使得PMOS晶体管NMOS晶体管MN1A截止，由于PMOS晶体管MP1A的栅极与正相信号输出端out相连，此时PMOS晶体管MP1A的栅极电压为低电平0V，因此，PMOS晶体管MP1A导通，PMOS晶体管MP2A和MP3A也导通，电平转换单元120的反相信号输出端out_b输出第一电源域的逻辑高电平1(3.3V)，且由于PMOS晶体管MP1的栅极与反相信号输出端out_b相连，此时，PMOS晶体管MP1的栅极电压为3.3V，因此，PMOS晶体管MP1截止。

当反相器110的输入端为逻辑高电平1(0.9V)时，反相器110输出逻辑低电平0(0V)，此时PMOS晶体管MP2A和MP3A截止，NMOS晶体管MN1A导通，NMOS晶体管MN1截止，PMOS晶体管MP2和MP3导通；由于NMOS晶体管MN1A导通，反向信号输出端out_b与接地端GND连通，使反相信号输出端out_b输出第一电源域的逻辑低电平0(其电平电压为0V)；由于PMOS晶体管MP1与反相信号输出端out_b相连，此时PMOS晶体管MP1的栅极电压为低电平0V，因此，PMOS晶体管MP1导通，从而使正相信号输出端out与第一电源VDDH连通，以使正相信号输出端out输出第一电源域的逻辑高电平1(其电平电压为3.3V)；且由于PMOS晶体管MP1A的栅极与反相信号输出端out_b相连，此时，PMOS晶体管MP1A的栅极电压为3.3V，因此，PMOS晶体管MP1A截止。

需要重申的是，在反相器110的输出信号INB由低电平转换为高电平时，NMOS晶体管MN2的漏极输出电流以快速提升其PMOS晶体管MP1的栅极电压，提高PMOS晶体管MP1的翻转速度，所述NMOS晶体管MN2在其余时间都是截止的，从而可以降低功耗。在反相器110的输入信号IN由低电平转换为高电平时，NMOS晶体管MN2A的漏极输出电流以快速提升其PMOS晶体管MP1的栅极电压，提高PMOS晶体管MP1A的翻转速度，所述NMOS晶体管MN2A在其余时间都是截止的，从而可以降低功耗。

所述第一输出单元130的输入端与NMOS晶体管MN1的漏极(即电平转换单元220的正相输出端out)相连，其输出端与电平转换电路的正相信号输出端OUT相连，所述第一输出单元130用于对所述电平转换单元220的NMOS晶体管MN1的漏极生成的电平信号进行整形，并将整形后的电平信号由所述电平转换电路的正相信号输出端OUT输出。所述第二输出单元140的输入端与NMOS晶体管MN1A的漏极(即电平转换单元220的反相输出端out_b)相连，其输出端与电平转换电路的反相信号输出端OUT_B相连，所述第二输出单元140用于对所述电平转换单元120的NMOS晶体管MN1A的漏极生成的电平信号进行整形，并将整形后的信号由所述电平转换电路的反相信号输出端OUT_B输出。第一输出单元与第二输出单元的结构相同，由于设置了两个结构对称的输出单元，使得电平转换单元220的正相输出端out和反相输出端out_b的对外负载更为均衡，从而可以加快电平转换单元220的翻转速度。

基于上述描述可得出图2所示的电平转换电路的输入端IN、正相信号输出端OUT和反相信号输出端OUT_B各自的逻辑电平及该逻辑电平对应的电平电压的列表：

图2中的电平转换电路可以实现将电平信号IN由0.9V低电源域转换为3.3V高电源域，其原因如下。

第一，在PMOS晶体管MP1的漏极与NMOS晶体管MN1的漏极之间堆叠有PMOS晶体管MP2和MP3，这样PMOS晶体管MP1、MP2、MP3形成PMOS堆叠结构，该PMOS堆叠结构的跨导较原来的MP1的跨导要小很多，在PMOS晶体管MP1A的漏极与NMOS晶体管MN1A的漏极之间堆叠有PMOS晶体管MP2A和MP3A，PMOS晶体管MP1A、MP2A、MP3A形成PMOS堆叠结构，该PMOS堆叠结构的跨导较原来的MP1A的跨导要小很多。这样可以使得NMOS晶体管(MN1或MN1A)和PMOS堆叠结构(MP1、MP2和MP3的堆叠结构，MP1A、MP2A和MP3A的堆叠结构)的跨导在不同的过驱动电压条件下达到平衡，让电平可以快速转换，从而将0.9V电源域的输入信号IN正常传导到3.3V电源域，以实现大电压差的电平转换。

需要说明的是，在其他实施例中，在PMOS晶体管MP1的漏极与NMOS晶体管MN1的漏极之间串接的PMOS晶体管可以多个(比如，1个、3个、4个……)，该多个PMOS晶体管的栅极均与NMOS晶体挂MN1的栅极相连，其个数的多少正比于第一电源电压和第二电源电压的电压差；在PMOS晶体管MP1A的漏极与NMOS晶体管MN1A的漏极之间串接的PMOS晶体管也可以多个(比如，1个、3个、4个……)，该多个PMOS晶体管的栅极均与NMOS晶体挂MN1A的栅极相连，其个数的多少正比于第一电源电压和第二电源电压的电压差。

第二，图2中的NMOS晶体管MN2和MN2A的切换驱动作用，当输入信号IN由逻辑高电平1跳变为逻辑低电平0时，NMOS晶体管MN2可以迅速导通，其漏极将会有电流流出，以提高漏极电压，对其进行预充电，从而加快提高PMOS晶体管MP1的栅极电压，从而加快晶体管MP1的翻转速度；当输入信号IN由逻辑低电平0跳变为逻辑高电平1时，NMOS晶体管MN2A可以迅速导通，其漏极将会有电流流出，以提高漏极电压，对其进行预充电，从而加快提高PMOS晶体管MP1A栅极电压，从而加快晶体管MP1A的翻转速度。这样可以加快电路的响应时间，提高工作效率，并且由于NMOS晶体管MN2和MN2A在导通很短的时间，将其输出端的电压提高至预定值以后，就关闭了，因此，消耗的电流非常小。

需要说明的是，由于NMOS晶体管MN2和MN2A在此都作为二级管使用，因此，在另一个时候实施例中，NMOS晶体管MN2和MN2A可以分别替换为PMOS晶体管MP4和MP4A(如图3所示)，其中，PMOS晶体管MP4的漏极与NMOS晶体管MN1的栅极相连，其源极和栅极均与PMOS晶体管MP1的栅极相连，PMOS晶体管MP4A的漏极与NMOS晶体管MN1A的栅极相连，其源极和栅极均与PMOS晶体管MP1A的栅极相连。PMOS晶体管MP4可以被称为第一切换驱动管，PMOS晶体管MP4A可以被称为第二切换驱动管。图3中的电平转换单元320与图2中的电平转换单元220的区别仅在于：MOS晶体管MN2和MN2A可以分别替换为PMOS晶体管MP4和MP4A。

需要特别说明的是，图2中的第一电源域中的逻辑高电平除为3.3V外，也可为5.5V或其他电平电压，第二电源域中的逻辑高电平除为0.9V外，也可为其他小于1,2V的电平电压，其中，第一电源域中的逻辑高电平电压高于第二电源域中的逻辑高电平电压。

综上所述，本发明中的电平转换电路不仅可以实现高速且大电压差的电平转换(比如从0.9V到3.3V)，而且由于本电路设计中没有采用0阈值器件，因此不需要额外的增加很多成本。另外，由于本电路设计中没有直流电路通路，消耗的功耗仅仅是响应跳变延，所以功耗非常小；由于利用输出负载平衡方式提高电路匹配，因此，增强电路性能。

如图2所示，所述第一输出单元130包括PMOS晶体管MP5、MP5A，NMOS晶体管MN5、MN5A，PMOS晶体管MP5的栅极和NMOS晶体管MN5的栅极相连，且PMOS晶体管MP5的栅极和NMOS晶体管MN5的栅极之间的连接节点与NMOS晶体管MN1的漏极相连，PMOS晶体管MP5漏极和NMOS晶体管MN5的漏极相连；PMOS晶体管MP5A栅极和NMOS晶体管MN5A的栅极相连，且PMOS晶体管MP5A栅极和NMOS晶体管MN5A的栅极之间的连接节点与PMOS晶体管MP5栅极和NMOS晶体管MN5的栅极之间的连接节点相连，PMOS晶体管MP5A漏极和NMOS晶体管MN5A的漏极相连，且PMOS晶体管MP5A漏极和NMOS晶体管MN5A的漏极之间的连接节点与电平转换电路的正相信号输出端OUT相连；PMOS晶体管MP5的源极和MP5A的源极均与第一电源相连，NMOS晶体管MN5的源极和MN5A的源极均与地节点相连，

所述第二输出单元140包括PMOS晶体管MP6、MP6A，NMOS晶体管MN6、MN6A，PMOS晶体管MP6的栅极和NMOS晶体管MN6的栅极相连，且PMOS晶体管MP6的栅极和NMOS晶体管MN6的栅极之间的连接节点与NMOS晶体管MN1A的漏极相连，PMOS晶体管MP6漏极和NMOS晶体管MN6的漏极相连；PMOS晶体管MP6A栅极和NMOS晶体管MN6A的栅极相连，且PMOS晶体管MP6A栅极和NMOS晶体管MN6A的栅极之间的连接节点与PMOS晶体管MP6栅极和NMOS晶体管MN6的栅极之间的连接节点相连，PMOS晶体管MP6A漏极和NMOS晶体管MN6A的漏极相连，且PMOS晶体管MP6A漏极和NMOS晶体管MN6A的漏极之间的连接节点与电平转换电路的反相信号输出端OUT_B相连；PMOS晶体管MP6的源极和MP6A的源极均与第一电源相连，NMOS晶体管MN6的源极和MN6A的源极均与地节点相连。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。本发明中的“列”或“行”都是广义上的含义，其既可以指阵列中水平的一排，也可以指垂直的一排。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (9)

1.一种电平转换电路，其包括反相器和电平转换单元，

所述反相器由第二电源供电，其输入端与电平转换电路的输入端相连，

所述电平转换单元包括NMOS晶体管MN1、MN1A，PMOS晶体管MP1、MP2，其中，NMOS晶体管MN1的漏极与PMOS晶体管MP1的漏极相连，其栅极与所述反相器的输出端相连，其源极与地节点相连；NMOS晶体管MN1A的漏极与PMOS晶体管MP1A的漏极相连，其栅极与所述反相器的输入端相连，其源极与地节点相连；PMOS晶体管MP1的源极与第一电源相连，其栅极与NMOS晶体管MN1A的漏极相连；PMOS晶体管MP1A的源极与第一电源相连，其栅极与NMOS晶体管MN1的漏极相连；NMOS晶体管MN1的漏极作为电平转换单元的正相信号输出端，

其特征在于，所述电平转换单元还包括：第一切换驱动管，其输入端与NMOS晶体管MN1的栅极相连，其输出端与PMOS晶体管MP1的栅极相连，第一切换驱动管在其输入端由低电平转换为高电平时，向其输出端输出电流以快速提升其输出端的电压；第二切换驱动管，其输入端与NMOS晶体管MN1A的栅极相连，其输出端与PMOS晶体管MP1A的栅极相连，第二切换驱动管在其输入端由低电平转换为高电平时，向其输出端输出电流以快速提升其输出端的电压，

第二电源的电压低于第一电源的电压。

2.根据权利要求1所述的电平转换电平，其特征在于，第一切换驱动管为NMOS晶体管MN2，该NMOS晶体管MN2的源级与栅极相连后作为第一切换驱动管的输入端，该NMOS晶体管MN2的漏极作为第一切换驱动管的输出端，

第二切换驱动管为NMOS晶体管MN2A，该NMOS晶体管MN2A的源级与栅极相连后作为第二切换驱动管的输入端，该NMOS晶体管MN2A的漏极作为第二切换驱动管的输出端。

3.根据权利要求1所述的电平转换电平，其特征在于，第一切换驱动管为PMOS晶体管MP4，该PMOS晶体管MP4的源级与栅极相连后作为第一切换驱动管的输出端，该PMOS晶体管MP4的漏极作为第一切换驱动管的输入端，

第二切换驱动管为PMOS晶体管MP4A，该PMOS晶体管MP4A的源级与栅极相连后作为第二切换驱动管的输出端，该PMOS晶体管MP4A的漏极作为第二切换驱动管的输入端。

4.根据权利要求1所述的电平转换电平，其特征在于，所述电平转换单元中的各个PMOS晶体管和各个NMOS晶体管的阈值电压相同。

5.根据权利要求4所述的电平转换电平，其特征在于，第二电源电压小于等于1.2V，所述电平转换单元中的各个PMOS晶体管和各个NMOS晶体管的阈值电压均为0.8V。

6.根据权利要求1所述的电平转换电平，其特征在于，其还包括第一输出单元和第二输出单元，

所述第一输出单元的输入端与NMOS晶体管MN1的漏极相连，其输出端与电平转换电路的正相信号输出端OUT相连，所述第一输出单元用于对所述电平转换单元的NMOS晶体管MN1的漏极生成的电平信号进行整形，并将整形后的电平信号由所述电平转换电路的正相信号输出端OUT输出；

所述第二输出单元的输入端与NMOS晶体管MN1A的漏极相连，其输出端与电平转换电路的反相信号输出端OUT_B相连，所述第二输出单元用于对所述电平转换单元的NMOS晶体管MN1A的漏极生成的电平信号进行整形，并将整形后的信号由所述电平转换电路的反相信号输出端OUT_B输出，

第一输出单元与第二输出单元的结构相同。

7.根据权利要求1-6任一所述的电平转换电平，其特征在于，所述电平转换单元还包括：

依次串接于PMOS晶体管MP1的漏极和NMOS晶体管MN1的漏极之间的一个或多个栅极均与NMOS晶体管MN1的栅极相连的PMOS晶体管；

依次串接于PMOS晶体管MP1A的漏极和NMOS晶体管MN1A的漏极之间的一个或多个栅极均与NMOS晶体管MN1A的栅极相连的PMOS晶体管。

8.根据权利要求7所述的电平转换电平，其特征在于，依次串接于PMOS晶体管MP1的漏极和NMOS晶体管MN1的漏极之间的PMOS晶体管为两个，依次串接于PMOS晶体管MP1A的漏极和NMOS晶体管MN1A的漏极之间的PMOS晶体管也为两个。

9.根据权利要求8所述的电平转换电平，其特征在于，所述第二电源电压为0.9V，所述第一电源电压为3.3V。