CN1811658A - 电力准位偏移的系统与方法 - Google Patents
电力准位偏移的系统与方法 Download PDFInfo
- Publication number
- CN1811658A CN1811658A CNA200610007000XA CN200610007000A CN1811658A CN 1811658 A CN1811658 A CN 1811658A CN A200610007000X A CNA200610007000X A CN A200610007000XA CN 200610007000 A CN200610007000 A CN 200610007000A CN 1811658 A CN1811658 A CN 1811658A
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- current mirror
- transistorized
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
本发明揭示了一种以零静电流用于电压准位转换的电路系统,作为一电压供应装置与另一电压供应装置间的界面装置。上述转换是以一修改的电流镜电路来达成,使得电流镜在输出达到一稳定状态的情形下会被有效地关闭。
Description
技术领域
本发明涉及一种电子电路,尤其是一种电压转换的系统与方法。
背景技术
许多电子系统会使用多种供应电压以供电给半导体装置,为了能够让以某一电压运作的装置可界接于以另一电压运作的装置,常常需要用到一个在电压间偏移的电路。
图1A与图1B为现今常用的两种通用的电压准位偏移技术(common level shifting techniques),为了简化,在此所提供的电路是以金氧半场效晶体管(Metal OxideSemiconductor Field Effect Transistor,MOSFET)来举例。然而,熟悉相关技术者可推知其它型式的晶体管亦可用于这些电路,而相关电路的使用各有其取舍。图1A涉及了与一n通道输入电路交错耦合的p通道电路。P通道电路104、105与缓冲区106是在一较高电压范围运作,并且缓冲区101是在一较低电压范围运作,而n通道晶体管102、103是在较高电压与较低电压范围间转换(transition)。n通道晶体管102、103是高电压晶体管,其栅极以较低电压范围运作,并且其漏极运作于较高电压范围。晶体管102、103将来自低电压差动缓冲区101(differential buffer)的信号传送至高电压范围电路,来将高电压范围信号隔绝于低电压范围的差动缓冲区101。当一输入用于n通道晶体管102、103时,n通道102、103会开启p通道104、105之一,由交错耦合的p通道电路栓锁(latch)该值。n通道103的源极与p通道105的漏极以轨对轨的方式将输入拉至缓冲区106,n通道103可拉至接地电压,并且p通道105拉至较高电压,较低电压的晶体管如果曝露于较高电压范围的话,可能因此而毁坏。
例如,以一高准位输入电压(如1.2V)用于图1A的差动输出缓冲反向器101的输入,并且假设Dvdd为1.2V且Avdd为3.3V。
如果A为高时,pa会变为1.2伏特,而ma接下来会是0伏特。接下来pa开启n通道102,由于pa高于n通道的开启电压的门槛限值(0.5v),使得一些电流由漏极拉至源极。
当n通道102开启时,ma接下来会位于0伏特,因此n通道103会关闭。当n通道102开启并且n通道103关闭时,n通道102的漏极会被拉下至一个接近Gnd的值,如此会开启p通道105,因为一个p通道晶体管会在栅极电压低于源极时开启。同时,n通道103为关闭,因此漏极阻抗会非常高,这样会造成p通道105的漏极电压与缓冲区106的输入上升。因为p通道105开启时,p通道104开始转为关闭。
如果p通道104、105与n通道102、103以适当的比率来设计,n通道102的漏极将会变为接地电压(ground),并且p通道105将会越来越难开启。这样n通道103的漏极会被越拉越高,而将p通道104设定为接近关闭。因为n通道103的漏极此时并没有被拉低,p通道105将缓冲区106的输入拉为高。
本例的最后稳定状态会是n通道102的漏极为接地电压,并且n通道103的漏极为3.3伏特的Avdd,信号会被设至缓冲区106以驱动位于Y的输出至3.3伏特。
相反地,当A降低至0伏特时,pa现在变为接地电压,ma为1.2伏特并且电路会得到相反的结果。当n通道103关闭时,n通道102成为主导。n通道103的漏极被拉为接地电压并且在Y的输出为低电压。
此电路在一般情形下会运作得很好,这是因为p通道104与n通道102或p通道105与n通道103不会在相同时间一起开启。因此在Avdd至Gnd之间为稳定状态时不会有“偏压电流”(bias current)流动。“偏压电流”就相关电路结构而言是一种不受欢迎却又必要的电流,并且常常独立于制程的外,换言的,也就是漏电流(Leakage current),是一种与制程相关的不受欢迎电流,,一般而言,漏电流是无法以电路技术解除的。由于没有电流能够在两电压线路(voltagerails)中通过,在稳定状态下的偏压电力损耗为零。在图1A的相关电路中仍然存在着漏电流,但是这样的电流在大多数的应用上是微不足道的。
此类电路的问题在于Dvdd与Avdd来自于不同的电压来源,这些不同的电压来源通常衍生自不同的电路,电路的运作与n通道103与p通道105是否具有适当比例有关。当n通道103被切换为开启以关闭p通道105时,n通道103的强度必需足够能够克服先前p通道104与p通道105的闭锁(latching),而n通道103的驱动强度必需要能够克服p通道105的驱动强度。为了克服p通道105,p通道104的栅极必需拉至接地电压,用以将p通道104开启并将p通道105的栅极拉至高电压来将其关闭。在初始化这个操作时,n通道在开启时必需能够克服p通道105,在一个金属氧半导体场效应晶体管的偏压曲线中,驱动强度是相关于其导通电阻(on-state resistance),该导通电阻是以其栅极至源极为基础。
p通道105的栅极驱动是位于接地电压,Avdd是位于3.3伏特,两者间的差为3.3伏特。栅极驱动必需抵抗ma,约为1.2伏特。所以有一个闸驱动为3.3伏特的晶体管与另一个栅极驱动为1.2伏特的晶体管。
典型地,加上1.2伏特的驱动,晶体管的实体大小便会增加,这样的晶体管区域的增加使其可以克服3.3伏特驱动。虽然在这典型的状况下n通道晶体管的1.2伏特栅极驱动可以用改变大小的方式来互补p通道晶体管的3.3伏特栅极驱动,此互补不可以随运作或制造条件来改变。供应电压有可能变为上升10%,1.2伏特供应会常常随着3.3伏特供应的改变而改变。n通道与p通道装置是以不同的材质与制程来建立,并且不同材质具有不同的温度与制造变因,这些变因彼此间并不相关。另外,当这典型的状态的变因产生时,n通道与p通道晶体管间的不匹配会导致信号混乱,以致产生不匹配的上升与下降的传递延迟。
第二种用于电压准位转换的电路方法是显示于图1B,其涉及以p通道154与p通道155所形成的电流镜。P通道154的栅极联结于p通道的漏极,成为二极管型式的晶体管。P通道154的栅极并且与p通道155的栅极连接,因此被拉来通过p通道154的电流会提供栅极偏压给p通道154与155。P通道154与155的源极连结至相同的节点(Avdd),并且晶体管是相同的大小、类型与布局,因此,p通道155具有与p通道154相同的漏极电流。
每当n通道152开启时,其驱动电流显然也开启了p通道154,产生了一连串的连结。由于p通道154与p通道155形成一电流镜,p通道155的驱动电流与n通道152的驱动电流相匹配,如果n通道152与n通道153也相匹配,驱动缓冲区156的输入的上升与下降电流将会相匹配。
在图1B中的电路是被以与图1A个别相同的差动低电压来驱动,如果信号A为高电压(1.2V),信号pa是位于1.2伏特并且ma是大致上位于0伏特,在这状况下,n通道153为完全关闭。p通道155的漏极会被拉高为具有与n通道152相等强度的Avdd,当输入切换状态时,n通道153具有与n通道152相同的强度,当n通道152关闭时,p通道155没有驱动,并且n通道153能够很容易地被拉下至接地电压。
因为p通道电流镜的关系,p通道155将永远具有与n通道152相同驱动,因此以相似的偏压、布局、与物质结构便能够容易地使得n通道152与n通道153相匹配,因此对缓冲区156的上升与下降驱动也能相匹配。由提供相匹配的上升与下降的延迟传递,上升与下降驱动的相匹配解除了从A至Y间信号传递的失真。
由于p通道154与155都涉及与Avdd相关的偏压,他们的相匹配性质是与Avdd的变动不相依。n通道152与153都是Dvdd的电路系统来驱动,他们的相匹配性质是与Dvdd的变动不相依。然而,当n通道152为开启时,稳定状态偏压电流会流动于晶体管152与154之间,鉴于图1B的信号的完整特性为图1A的电路的改良,此稳定状态偏压电流会让图1B电路不适用于低电力运用。
图1A的电路具零偏压电流,但是在输出的上升与下降倍数却不相匹配。图1B的电路具有相匹配的上升与下降倍数,但是有高偏压电流。
因此,到目前为止上述的缺点与不完备之处的解决方法在相关产业中仍未被说明。
发明内容
鉴于上述的发明背景中,为了符合产业上某些利益的需求,本发明的目的在于,提供一种零偏压电力的准位转换可用以解决上述传统的零偏压电力的准位转换未能达成的标的。
本发明的具体实施例提供了一种电压准位偏移的系统,其特征在于,包含:
一输入缓冲区,具有一第一供应电压轨与一输入电压;
一输出缓冲区,具有一第二供应电压轨;
一电流镜,具有该第二供应电压轨的一高端供应;
一差动晶体管集合,具有该第一供应电压轨的一低端供应;以及
一偏压移除电路;
其中该电流镜会产生一偏压,该偏压是于一输出的电压达到一稳定状态的情形下被移除。
其中:该电流镜包含一第一晶体管的二极管形式与一第二晶体管;以及
该第一与第二晶体管的源极个别电性耦合于该第二供应电压轨的高端供应。
其中:该输入缓冲区包含一差动输出对;
该差动晶体管集合包含一第三晶体管与一第四晶体管,该第三晶体管的一输出端电性耦合于该第一供应电压轨的低端供应,并且该第四晶体管的一输出端电性耦合于该第一供应电压轨的低端供应;以及
该输入缓冲区的第一差动输出是电性耦合于该第三晶体管的控制端,并且该输入缓冲区的第二差动输出是电性耦合于该第四晶体管的一控制端。
其中上述的偏压移除电路包含:
一偏压设定缓冲区反向器,具有该第二供应电压轨;
一第五晶体管,该第五晶体管的供应端电性耦合于该第二供应电压轨的高端供应、该第五晶体管的输出端电性耦合于该偏压设定缓冲区反向器的输入端、并且该控制端电性耦合于该偏压设定缓冲区反向器的输出端;以及
一第六晶体管,该第六晶体管的漏极电性耦合于该第一晶体管的输出端、该第六晶体管的输出端子耦合于该第三晶体管的供应端、并且该第六晶体管的控制端电性耦合于该偏压设定缓冲区反向器的输出端。
其中上述的偏压移除电路是在一切换门槛限值达成后切断与一供应电流路径。
其中:该偏压设定缓冲区反向器的输入端是电性耦合于该第四晶体管的供应端、该第二晶体管的输出端、与该第五晶体管的输出端;以及
该偏压设定缓冲区反向器的输出端是电性耦合于该第五晶体管的控制端与该第六晶体管的控制端。
本发明一种电压准位偏移的方法,其特征在于,包含:
以一电流镜镜射一电流以产生一对称输出驱动电压;
以一输入电压设定该电流镜的输出电压准位,该输入电压是以差动方式施行于一输入晶体管对;以及
在该电流镜的一输出达到一稳定状况时由该电流镜移除偏压。
其中上述的电流的镜射是以一金氧半场效晶体管电流镜来执行。
本发明一种电压准位偏移的设备,其特征在于,包含:
一电流镜,该电流镜产生一对称输出驱动电压;
一晶体管对,耦合于该电流镜,该晶体管对具有一对该电流镜的输出电压准位设定的差动输入端;以及
一偏压移除电路,该偏压移除电路在该电流镜的输出达到一稳定状况时从该电流镜移除偏压。
附图说明
为进一步说明本发明的具体技术内容,以下结合实施例极附图详细说明如后,其中:
图1A是先前技术的一第一准位偏移电路的组件示意图;
图1B是先前技术的一第二准位偏移电路的组件示意图;
图2是一零偏压电路准位偏移电路的具体实施例的组件示意图;
图3是图2所示零偏压电路准位偏移电路的具体实施例的流程示意图;以及
图4是图2所示零偏压电路准位偏移电路的具体实施例的系统功能区块示意图。
具体实施方式
本发明在此所探讨的方向为一种零偏压电力的准位偏移。为了能彻底地了解本发明,将在下列的描述中提出详尽的步骤及其组成。显然地,本发明的施行并未限定于零偏压电力的准位偏移的技术者所熟习的特殊细节。另一方面,众所周知的组成或步骤并未描述于细节中,以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下,然而除了这些详细描述之外,本发明还可以广泛地施行在其它的实施例中,且本发明的范围不受限定,其以之后的专利范围为准。
图2是以零偏压电流提供电压准位偏移的组件示意图,熟悉相关领域技术者可得知所揭示的具体实施例中必需有某些漏电流(leakage current),并且零偏压电流(zero-biascurrent)(在此被使用到的术语)并非完全为0,而是大体上被视为0,为了方便起见,所以使用零偏压电流这个术语。
在图2中,提供了将图1B的电流镜配置以一n通道晶体管257、一p通道晶体管258与反向器缓冲区259所修改的电路范例,因此在图2的电路中,具有与图1B同样匹配的驱动性质,尤其是在p通道255与n通道253的驱动方面。其中,缓冲区251可以是担任为一输入缓冲区。
在图2中,用于电压准位转换的具体实施例涉及以p通道254与p通道255所形成的一电流镜。p通道254的栅极连结于p通道254的漏极,使其成为一二极管形式的晶体管(diode connected transistor),使得导入通过p通道254的电流也会呈现在p通道254的栅极上。p通道254与p通道255的栅极也是连结的,因此有相同的p通道254电流导入通过,也会提供一栅极电压在p通道255上。P通道254与255的源极也都连结于相同的接点(Avdd),并且晶体管也是相同的大小、相同的型式、以及具有相同的布局,因此p通道255将具有p通道254同样的驱动电压。
图2中的电流是以与图1B相同的差动低电压电路来驱动,信号pa是位于1.2伏特,并且信号ma是位于趋近0伏特。在这种情形下,n通道253为关闭,p通道255的源极会被以等同于n通道252的源极强度来拉高至Avdd。当输入切换状态时,n通道253具有与n通道252相同的强度。当n通道252关闭时,p通道255不具有任何驱动,并且n通道253可以很容易地拉下至接地电压。p通道255会永远与n通道252具有相同的驱动,因为电流会透过电流镜被镜射(mirror)。
这样的动作与Avdd不相关,因为两只接脚的相互匹配与高电压供应(Avdd)不相关,其结果与Dvdd不相关。然而,因为p通道254是一二极管形式的晶体管,偏压电流不是流入晶体管252、254的接脚,就是流入晶体管253、255的接脚。如图1B所示,如果没有了n通道257、p通道258与反向器缓冲区(inverter buffer)259,该电流将不会被导通,使得不能因偏压电流而作为电池供电应用。
然而包含n通道257、反向器缓冲区259以及p通道258的电路所引起的作用就是在达到一稳定状态时关闭电流镜电流,使得没有任何偏压电流会被使用到。在其中一个例子中,信号A为低电压,驱动pa低电压,并且驱动ma高电压,信号ma开启n通道253并且将反向器缓冲区259拉至低电压。反向器缓冲区259的输出上升,并且p通道258会被关闭,因为其栅极为高电压。N通道257为开启,因为其栅极为高电压,因此在这状态下,n通道257的动作就像短路,并且p通道258为关闭,彷佛是一个开放电路一样。n通道252为关闭,因此没有偏压电流会被提供至包含晶体管254与255的p通道电流镜,此时晶体管254与255也是关闭的。缓冲区256会维持低电压状态于其输入端与输出端Y,没有偏压电流会在这个稳定状态的情形下被消耗。
在这状态,图2的电路的运作会与在图1B中相同。当信号A的转换由低至高,晶体管253会在晶体管252开启并同时对电流镜充电时关闭,电流镜会将反向器缓冲区259的输入与缓冲区256由低驱动为高,并且短暂地消耗偏压电流,如同在图1B中一样。然而,在图2的电路中,缓冲区256具有一个低的门槛限值,并且首先切换至想要的状态。这个反向器缓冲区259的输入门槛限值会被设成一个较高的门槛限植,并因此在缓冲区256激活后切换为低电压。反向器缓冲区259的低电压输出是以开启晶体管258来将电流镜的输出闭锁在高电压,并且同时在电流镜关闭晶体管257时切断电流镜偏压路径。
p通道254、255的电流镜此时有效地从电路中移除,并且没有偏压电流通通。缓冲区256的输出是在电流镜被关闭前被设定,直到n通道252、253改变前,缓冲区256的输出都不会改变。
当缓冲区256与反向器缓冲区259的输入由低变高,首先缓冲区256设定电路的输出给其后的所有电路。反向器缓冲区259的门槛限值约略高于缓冲区256的门槛限值,因此在缓冲区256的输出被设定后,反向器缓冲区259切换,并且包含组件257、258、259的电路系统会移除从上述电流镜而来的偏压。
电流镜移除电路系统只会在输入A由低切换为高时运作,当输入a由高切换到低时,信号pa变为0伏特,并且信号ma变为1.2伏特。晶体管253供给弱p通道258的闭锁功能的电力会过大,导致反向器缓冲区259的输入下降。反向器缓冲区259的输出变为高电压时,对p通道258的闭锁会完全地关闭。位于晶体管253的漏极的信号进一步下降时,会驱动缓冲区256的输入为低电压。晶体管257已经被开启来许可存取电流镜的偏压接点,但是晶体管252在这状态下已被关闭,因为零偏压电流被供应给电流镜,并没有电力被消耗。图1B的电路在输入A为低电压的状态下并没有消耗偏压电流,但是在输入A为高电压时却消耗了电流来偏压电流镜并且维持内部信号阶。
具体实施例中组合了电流镜的功能,其具有一机制来许可偏压电流至电流镜,以便在其切换后关闭。如图3的流程图所示,在步骤300中,以一电流镜所达成的一对称输出驱动,给与由高变低与由低变高的转变能有大体上类似的转变时间。在步骤302中,电流镜的输出电压准位是以一差动电压来设定,此差动电压被施行于由电性耦合于电流镜的晶体管的一差动对(a differential pair)。在一稳定状态的输出状况达成后,步骤304会将偏压会从电流镜移除,使得电流镜不会消耗任何电力。
图4提供一功能方块示意图,图中示意了零偏压电力阶切换的电路(zero-bias power level switching circuit)。电路区块404是一电流镜,其电性耦合于一差动对晶体管402,此差动对晶体管402具有两差动输入400,其中该差动对晶体管402亦可为一种差动晶体管集合,并不仅限于以差动对的方式呈现。电流镜404与差动对402的耦合产生了意图介于输入电压400与输出电压408之间的电压准位偏移的功能,其中输出电压408是被输出缓冲器410所缓冲暂存(buffered)。输出缓冲区410缓冲暂存输出408,使得电流镜404与差动对402不被位于缓冲输入412的电路系统(circuitry)所加载。偏压移除电路406是用来感测是否输出408已达到一稳定状态的情形,并且从电流镜404移除偏压,以达成电力在稳定状态为零偏压。
例如,一电池作动的应用(battery-operatedapplication)在大体上会消耗零静电力。再者,当中会存在一些漏电流,但是一般而言,偏压电流的量会远大于漏电流。虽然这些电路是以金氧半场效晶体管来表示,其它类形的晶体管亦可使用于本发明。虽然上述的具体实施例所示的输入电压轨(input voltage rails,或称为第一供应电压轨(supplyvoltage rails))为1.2伏特,而输出电压轨(或称为第二供应电压轨)为3.3伏特,但是熟悉相关技术者可轻易推知当中的电路亦可适用于许多其它的电压准位。本发明的揭露并不限定为1.2V至3.3V的实施,该电压准位转换的电路概念可应用于任何具有:1)需要二个或两个以上的电压准位的运作、2)需要二个或两个以上的晶体管型式来符合不同的电压准位、以及3)拥有重叠操作范围的晶体管型式的电路。其中,上述的电流镜404具有输出电压轨的一高端(high-side)供应,而差动对晶体管402则具有第一供应电压轨的一低端(low-side)供应。
本发明的具体实施例提供了在具有不同供应电压的装置间界接的系统与方法,简而言之,其中一有关架构的系统具体实施例可以以下的一输入缓冲区、一输出缓冲区、一电流镜、一差动输入对(differential input pair)与一偏压移除电路来施行。
显然地,依照上面实施例中的描述,本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解,除了上述详细的描述外,本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的较佳实施例而已,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在下述申请专利范围内。
Claims (9)
1.一种电压准位偏移的系统,其特征在于,包含:
一输入缓冲区,具有一第一供应电压轨与一输入电压;
一输出缓冲区,具有一第二供应电压轨;
一电流镜,具有该第二供应电压轨的一高端供应;
一差动晶体管集合,具有该第一供应电压轨的一低端供应;以及
一偏压移除电路;
其中该电流镜会产生一偏压,该偏压是于一输出的电压达到一稳定状态的情形下被移除。
2.根据权利要求1项所述的电压准位偏移的系统,其特征在于,其中:
该电流镜包含一第一晶体管的二极管形式与一第二晶体管;以及
该第一与第二晶体管的源极个别电性耦合于该第二供应电压轨的高端供应。
3.根据权利要求2项所述的电压准位偏移的系统,其特征在于,其中:
该输入缓冲区包含一差动输出对;
该差动晶体管集合包含一第三晶体管与一第四晶体管,该第三晶体管的一输出端电性耦合于该第一供应电压轨的低端供应,并且该第四晶体管的一输出端电性耦合于该第一供应电压轨的低端供应;以及
该输入缓冲区的第一差动输出是电性耦合于该第三晶体管的控制端,并且该输入缓冲区的第二差动输出是电性耦合于该第四晶体管的一控制端。
4.根据权利要求2项所述的电压准位偏移的系统,其特征在于,其中上述的偏压移除电路包含:
一偏压设定缓冲区反向器,具有该第二供应电压轨;
一第五晶体管,该第五晶体管的供应端电性耦合于该第二供应电压轨的高端供应、该第五晶体管的输出端电性耦合于该偏压设定缓冲区反向器的输入端、并且该控制端电性耦合于该偏压设定缓冲区反向器的输出端;以及
一第六晶体管,该第六晶体管的漏极电性耦合于该第一晶体管的输出端、该第六晶体管的输出端子耦合于该第三晶体管的供应端、并且该第六晶体管的控制端电性耦合于该偏压设定缓冲区反向器的输出端。
5.根据权利要求4项所述的电压准位偏移的系统,其特征在于,其中上述的偏压移除电路是在一切换门槛限值达成后切断与一供应电流路径。
6.根据权利要求3项的电压准位偏移的系统,其中:
该偏压设定缓冲区反向器的输入端是电性耦合于该第四晶体管的供应端、该第二晶体管的输出端、与该第五晶体管的输出端;以及
该偏压设定缓冲区反向器的输出端是电性耦合于该第五晶体管的控制端与该第六晶体管的控制端。
7.一种电压准位偏移的方法,其特征在于,包含:
以一电流镜镜射一电流以产生一对称输出驱动电压;
以一输入电压设定该电流镜的输出电压准位,该输入电压是以差动方式施行于一输入晶体管对;以及
在该电流镜的一输出达到一稳定状况时由该电流镜移除偏压。
8.根据权利要求7项的电压准位偏移的方法,其特征在于,其中上述的电流的镜射是以一金氧半场效晶体管电流镜来执行。
9.一种电压准位偏移的设备,其特征在于,包含:
一电流镜,该电流镜产生一对称输出驱动电压;
一晶体管对,耦合于该电流镜,该晶体管对具有一对该电流镜的输出电压准位设定的差动输入端;以及
一偏压移除电路,该偏压移除电路在该电流镜的输出达到一稳定状况时从该电流镜移除偏压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/042,009 US7205819B2 (en) | 2005-01-25 | 2005-01-25 | Zero-bias-power level shifting |
US11/042,009 | 2005-01-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1811658A true CN1811658A (zh) | 2006-08-02 |
Family
ID=36696142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200610007000XA Pending CN1811658A (zh) | 2005-01-25 | 2006-01-25 | 电力准位偏移的系统与方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7205819B2 (zh) |
CN (1) | CN1811658A (zh) |
TW (1) | TWI313100B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105576967A (zh) * | 2014-10-11 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 升压转换电路 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006121654A (ja) * | 2004-09-21 | 2006-05-11 | Renesas Technology Corp | レベル変換回路 |
ITMI20042534A1 (it) * | 2004-12-28 | 2005-03-28 | St Microelectronics Srl | Circuito traslatore di livello |
JP4774287B2 (ja) * | 2005-12-13 | 2011-09-14 | Okiセミコンダクタ株式会社 | 出力回路 |
US7999573B2 (en) * | 2005-12-30 | 2011-08-16 | Stmicroelectronics Pvt. Ltd. | Low-voltage-to-high-voltage level converter for digital signals and related integrated circuit, system, and method |
KR100795694B1 (ko) * | 2006-08-28 | 2008-01-17 | 삼성전자주식회사 | 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 |
US8629704B2 (en) * | 2009-04-13 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Level shifters, integrated circuits, systems, and methods for operating the level shifters |
US20100264975A1 (en) * | 2009-04-17 | 2010-10-21 | Scott Gregory S | Level Shifter with Rise/Fall Delay Matching |
JP2011151719A (ja) * | 2010-01-25 | 2011-08-04 | Renesas Electronics Corp | レベルシフト回路 |
US9054694B2 (en) * | 2012-05-31 | 2015-06-09 | Agency for Science, Technology Research | Circuit arrangements and methods of operating the same |
TWI483550B (zh) * | 2012-07-16 | 2015-05-01 | Novatek Microelectronics Corp | 動態控制電位移位電路 |
US9608633B1 (en) * | 2015-11-24 | 2017-03-28 | Omnivision Technologies, Inc. | Interface circuit with configurable variable supply voltage for transmitting signals |
US10536148B2 (en) | 2017-11-01 | 2020-01-14 | Tower Semiconductor Ltd. | Apparatus and system of a level shifter |
US10707845B2 (en) * | 2018-11-13 | 2020-07-07 | Marvell International Ltd. | Ultra-low voltage level shifter |
KR20210143061A (ko) | 2020-05-19 | 2021-11-26 | 에스케이하이닉스 주식회사 | 출력 구동 회로 |
US11799482B2 (en) | 2020-06-29 | 2023-10-24 | SK Hynix Inc. | Interface circuit and semiconductor output circuit device |
KR20220001190A (ko) * | 2020-06-29 | 2022-01-05 | 에스케이하이닉스 주식회사 | 출력 구동 회로 |
US11251780B1 (en) * | 2021-04-22 | 2022-02-15 | Nxp B.V. | Voltage level-shifter |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5675278A (en) * | 1994-02-09 | 1997-10-07 | Texas Instruments Incorporated/Hiji High-Tech Co., Ltd. | Level shifting circuit |
US5469080A (en) * | 1994-07-29 | 1995-11-21 | Sun Microsytems, Inc. | Low-power, logic signal level converter |
US6064229A (en) * | 1998-03-26 | 2000-05-16 | Lucent Technologies Inc. | Voltage translating buffer based on low voltage technology |
GB9921367D0 (en) * | 1999-09-09 | 1999-11-10 | Sgs Thomson Microelectronics | Level shifter |
US6828825B2 (en) * | 2002-08-27 | 2004-12-07 | Texas Instruments Incorporated | Pulse response of fast level shifter |
JP4350463B2 (ja) * | 2002-09-02 | 2009-10-21 | キヤノン株式会社 | 入力回路及び表示装置及び情報表示装置 |
US6873186B2 (en) * | 2003-07-11 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Level shift circuit |
KR100566395B1 (ko) * | 2003-12-17 | 2006-03-31 | 삼성전자주식회사 | 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법 |
TWI231648B (en) * | 2004-01-14 | 2005-04-21 | Sunplus Technology Co Ltd | High output voltage transfer apparatus |
KR100657829B1 (ko) * | 2004-08-16 | 2006-12-14 | 삼성전자주식회사 | 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로 |
TWI236799B (en) * | 2004-10-06 | 2005-07-21 | Infineon Admtek Co Ltd | Level shifter circuit without dc current flow |
-
2005
- 2005-01-25 US US11/042,009 patent/US7205819B2/en active Active
-
2006
- 2006-01-25 CN CNA200610007000XA patent/CN1811658A/zh active Pending
- 2006-01-25 TW TW095102843A patent/TWI313100B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105576967A (zh) * | 2014-10-11 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 升压转换电路 |
CN105576967B (zh) * | 2014-10-11 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 升压转换电路 |
Also Published As
Publication number | Publication date |
---|---|
TW200627788A (en) | 2006-08-01 |
TWI313100B (en) | 2009-08-01 |
US7205819B2 (en) | 2007-04-17 |
US20060164148A1 (en) | 2006-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1811658A (zh) | 电力准位偏移的系统与方法 | |
CN101166026B (zh) | 缓冲电路 | |
CN1109405C (zh) | 具有低击穿电压的输出缓冲电路 | |
CN1108017A (zh) | 多电压系统的输出,输入缓冲电路及双向缓冲电路 | |
CN101944905B (zh) | 电压电平移位器 | |
CN103929172B (zh) | 电平移位电路 | |
CN1701510A (zh) | 半导体开关 | |
CN1665138A (zh) | 半导体器件 | |
CN101083430B (zh) | 浮动驱动电路 | |
CN105187047B (zh) | 一种用于igbt驱动芯片的特高压电平位移电路 | |
CN1260888C (zh) | 电平漂移电路和有源矩阵驱动器 | |
CN103915990A (zh) | 一种用于GaN功率器件的驱动电路 | |
CN101888178A (zh) | 用于锁相环中极低电压工作下降低电流失配的电荷泵电路 | |
CN107112988A (zh) | 带有低成本的预防交叉传导电路的开关驱动器 | |
CN101454979B (zh) | 开关电路 | |
CN107769529A (zh) | 功率器件软关电路 | |
CN1855724A (zh) | 缓冲电路 | |
CN109921779B (zh) | 一种半桥电路直通保护电路 | |
CN101034845A (zh) | 功率器件的驱动电路 | |
CN110601690A (zh) | 一种低工作电压的快速下行电平移位电路 | |
CN1695303A (zh) | 包含有机场效应晶体管的逻辑元件 | |
CN109672439A (zh) | 耐压电平转换电路 | |
CN101184354A (zh) | 一种三基色led快速恒流驱动电路 | |
CN105897252A (zh) | 应用于显示装置的位准移位器电路 | |
CN101047382A (zh) | 一种电平移动器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |