CN105187047B - 一种用于igbt驱动芯片的特高压电平位移电路 - Google Patents

Abstract

本发明属于电子电路技术领域，具体的说涉及一种用于IGBT驱动芯片的特高压电平位移电路。本发明的电路，包括脉冲电路产生模块、脉冲信号整形模块、特高压电平位移模块和RS触发器；其中，脉冲信号整形模块和特高压电平位移模块均由两个结构相同的子模块构成，每个子模块形成一条线路，其中的一条控制链用来产生高侧IGBT开启的脉冲信号链，一条产生高侧IGBT关断的脉冲信号链。本发明的有益效果为降低电平位移的功耗同时减缓NLDMOS的开启速度，减小NLDMOS的dV/dt，di/dt，增加NLDMOS的可靠性。

Description

一种用于IGBT驱动芯片的特高压电平位移电路

技术领域

本发明属于电子电路技术领域，具体的说涉及一种用于IGBT驱动芯片的特高压电平位移电路。

背景技术

IGBT的驱动现在在变频马达驱动，汽车疝灯驱动等领域变的非常重要，IGBT的能否正常工作决定着这个系统的安全性和可靠性，那么由于IGBT需要工作在特高压的情况下，所以那么整个IGBT驱动的可靠性就很大程度上由特高压电平位移电路的可靠性决定。

传统的IGBT驱动芯片，由于内部关键部分的特高压电平位移电路的设计比较简单，特别是对其中的特高压NLDMOS的可靠性的设计没有一定的改善,传统的特高压电平位移电路，有些没有反馈，直接通过控制栅极的最高电位来控制NLDMOS最后的稳定状态，有些是采用简单的反馈方式，即NLDMOS的源极串联一个反馈电阻，这些电平位移电路在开关过程可能会产生较大的dv/dt,di/dt，较大的dv/dt,di/dt会对NLDMOS产生非常大的影响。NLDMOS的可靠性降低将会大大的影响整特高压电平位移电路的可靠性，进而影响系统的可靠性。

发明内容

本发明所要解决的，就是针对现有IGBT驱动电路存在的问题，提出一种用于IGBT驱动芯片的特高压电平位移电路。

为实现上述目的，本发明采用如下技术方案：

一种用于IGBT驱动芯片的特高压电平位移电路，其特征在于，包括脉冲电路产生模块、脉冲信号整形模块、特高压电平位移模块和RS触发器；

所述脉冲电路产生模块由第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一电容C1、第二电容C2、第一两输入与非门和第二两输入与非门构成；第一反相器INV1的输入端接外部控制信号，其输出端接第二反相器INV2的输入端；第一反相器INV1输出端与第二反相器INV2输入端的连接点通过第一电容C1后接地；第二反相器INV2的输出端接第一两输入与非门的第一输入端；第三反向器INV3的输入端接外部控制信号，其输出端接第一两输入与非门的第二输入端；第一两输入与非门的输出端输出第一路脉冲信号；第四反相器INV4的输入端接第三反相器INV3的输出端，其输出端接第五反相器INV5的输入端；第四反相器INV4输出端与第五反相器INV5输入端的连接点通过第二电容C2后接地；第五反相器INV5的输出端接第二两输入与非门的第一输入端；第六反相器INV6的输入端接第三反相器INV3的输出端，其输出端接第二两输入与非门的第二输入端；第二两输入与非门的输出端输出第二路脉冲信号；

所述脉冲信号整形模块包括两个结构相同的脉冲信号整形子模块；所述脉冲信号整形子模块由第七反相器INV7、第八反相器INV8和第三电容C3构成；所述第七反相器INV7的输入端为脉冲信号输入端，其输出端接第八反相器INV8的输入端；第八反相器INV8的输出端为整形信号输出端；第七反相器INV7输出端与第八反相器INV8输入端的连接点通过第三电容C3后接地；

上述的两个脉冲信号整形子模块中，一个脉冲信号整形子模块接第一路脉冲信号，另一个脉冲信号整形子模块接第二路脉冲信号；

所述特高压电平位移模块包括两个结构相同的特高压电平位移子模块；所述特高压电平位移子模块由PMOS管MP、NMOS管MN、特高压NLDMOS管、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第四电容C4和二极管D构成；所述PMOS管MP的源极接外部15V电源，其栅极接整形信号输出端，其漏极通过第一电阻R1和第四电容C4的并联电路后接特高压NLDMOS管的栅极、第一三极管Q1的集电极和NMOS管MN的漏极；NMOS管MN的栅极接整形信号输出端，其源极接地；第一三极管Q1的基极接第二三极管Q2的基极，其发射极接地；第二三极管Q2的基极和集电极互连，其集电极接特高压NLDMOS管的源极，其发射极接地；特高压NLDMOS管的漏极接二极管的负极，二极管的正极接低端自举电位；特高压NLDMOS管的漏极通过第二电阻R2后接高端自举电位；特高压NLDMOS管的漏极与第二电阻R2的连接点为特高压电平位移输出端；

所述RS触发器由第三两输入与非门和三输入与非门构成；第三两输入与非门的第一输入端接一个特高压电平位移输出端，其第二输入端接三输入与非门的输出端，其输出端接三输入与非门的第一输入端；三输入与非门的第二输入端接另一个特高压电平移位输出端，其第三输入端接外面欠压信号，其输出端输出驱动信号。

本发明的有益效果为，降低电平位移的功耗同时有效降低电平位移电路的dv/dt、di/dt，增加电平位移电路的可靠性。

附图说明

图1为本发明的特高压电平位移电路的原理框架图；

图2为本发明的脉冲电路产生模块的电路结构示意图；

图3为本发明的脉冲信号整形模块的电路结构示意图；

图4为本发明的特高压电平位移模块的电路结构示意图；

图5为本发明的电平位移开启阶段中第二阶段电流示意图；

图6为本发明的RS触发器电路结构示意图。

具体实施方式

本发明的一种用于IGBT驱动芯片的特高压电平位移电路，如图1所示，包括脉冲电路产生模块、脉冲信号整形模块、特高压电平位移模块和RS触发器；

如图2所示，所述脉冲电路产生模块由第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一电容C1、第二电容C2、第一两输入与非门和第二两输入与非门构成；第一反相器INV1的输入端接外部控制信号，其输出端接第二反相器INV2的输入端；第一反相器INV1输出端与第二反相器INV2输入端的连接点通过第一电容C1后接地；第二反相器INV2的输出端接第一两输入与非门的第一输入端；第三反向器INV3的输入端接外部控制信号，其输出端接第一两输入与非门的第二输入端；第一两输入与非门的输出端输出第一路脉冲信号；第四反相器INV4的输入端接第三反相器INV3的输出端，其输出端接第五反相器INV5的输入端；第四反相器INV4输出端与第五反相器INV5输入端的连接点通过第二电容C2后接地；第五反相器INV5的输出端接第二两输入与非门的第一输入端；第六反相器INV6的输入端接第三反相器INV3的输出端，其输出端接第二两输入与非门的第二输入端；第二两输入与非门的输出端输出第二路脉冲信号；

所述脉冲信号整形模块包括两个结构相同的脉冲信号整形子模块；如图3所示，所述脉冲信号整形子模块由第七反相器INV7、第八反相器INV8和第三电容C3构成；所述第七反相器INV7的输入端为脉冲信号输入端，其输出端接第八反相器INV8的输入端；第八反相器INV8的输出端为整形信号输出端；第七反相器INV7输出端与第八反相器INV8输入端的连接点通过第三电容C3后接地；

上述的两个脉冲信号整形子模块中，一个脉冲信号整形子模块接第一路脉冲信号，另一个脉冲信号整形子模块接第二路脉冲信号；

所述特高压电平位移模块包括两个结构相同的特高压电平位移子模块；如图5所示，所述特高压电平位移子模块由PMOS管MP、NMOS管MN、特高压NLDMOS管、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第四电容C4和二极管D构成；所述PMOS管MP的源极接外部15V电源，其栅极接整形信号输出端，其漏极通过第一电阻R1和第四电容C4的并联电路后接特高压NLDMOS管的栅极、第一三极管Q1的集电极和NMOS管MN的漏极；NMOS管MN的栅极接整形信号输出端，其源极接地；第一三极管Q1的基极接第二三极管Q2的基极，其发射极接地；第二三极管Q2的基极和集电极互连，其集电极接特高压NLDMOS管的源极，其发射极接地；特高压NLDMOS管的漏极接二极管的负极，二极管的正极接低端自举电位；特高压NLDMOS管的漏极通过第二电阻R2后接高端自举电位；特高压NLDMOS管的漏极与第二电阻R2的连接点为特高压电平位移输出端；

如图6所示，所述RS触发器由第三两输入与非门和三输入与非门构成；第三两输入与非门的第一输入端接一个特高压电平位移输出端，其第二输入端接三输入与非门的输出端，其输出端接三输入与非门的第一输入端；三输入与非门的第二输入端接另一个特高压电平移位输出端，其第三输入端接外面欠压信号，其输出端输出驱动信号。

本发明的工作原理为：

如图1所示，为本发明电路的基本框架结构，其中的一条控制链用来产生高侧IGBT开启的脉冲信号链，一条产生高侧IGBT关断的脉冲信号链。

如图2所示，脉冲整形电路是将外部输入进来的PWM信号进行处理得到两个脉冲信号，分为上升沿脉冲产生电路和下降沿产生电路，其中的INV1，INV2，INV3，NAND2_1,C1构成下降沿脉冲产生电路，产生的原理是INV1和INV3对输入的PWM信号进行延时，延时的大小由电容C1决定。INV2对输入信号进行反向，然后将得到的两股信号进行相与非，得到一个窄脉冲信号，INV4，INV5，INV6，NAND2_2，C2构成上升沿脉冲产生电路。

脉冲产生电路可以有效的保证整个电平位移电路只有在窄脉冲期间工作，其它期间内电平位移电路关闭，同时窄脉冲的最小脉冲宽度不能低于电平位移电路模块正常工作所需要的最小脉冲宽度，这样可以大大的降低电平位移电路模块的功耗，进而减小系统的功耗。

如图3所示为脉冲整形电路，是利用反相器对脉冲整形电路的输出脉冲信号进行整形，将其边沿变的更加陡峭，同时利用电容对脉冲信号的毛刺进行去除。

如图4所示，为特高压电平位位移电路，其工作原理是在脉冲输入信号为低电平时MP1导通，但是由于R1和C4的作用会减缓NLDMOS的导通，NLDMOS是漏端可以耐500V的高压，同时NLDMOS，Q1,Q2形成的反馈回路也会减缓NLDMOS的导通，同时也不影响特高压电平位移的功能，当脉冲输入信号为高时，NLDMOS关闭，这样可以很大程度上增加电平位移模块和系统的可靠性。

NLDMOS开启阶段，具体的工作过程分多个阶段：

第一阶段，NLDMOS的栅极电位从0V上升到NLMDOS的开启(Vth+Vbe)。

此阶段，NLDMOS处于关断状态，同时NLDMOS的栅极寄生电容Cg充电。由于R1和C4的延时作用，MP的漏极电位是缓慢的增加，但是由于C4远小于Cg，所以MP的漏极电位的变化远快于NLDMOS栅极电位的变化。所以MP先是饱和区，然后进入线性区，最终充电电流恒定，其饱和区电流的大小为I_mp：

其中μp_mp表示PMOS管的迁移率，CO_{X_mp}是栅氧化物单位面积电容，表示MP的宽长比，Vth表示MP的阈值电压；其线性区电流大小为I_{mp1_1}：

Vds表示MP的漏源电压，此阶段的结束时间是NLDMOS的栅极电位达到阈值点，Cg最终的充电电流的大小为Ig：

Vth和Vbe分别是NLDMOS和NPN型三极管的阈值电压。

此阶段Cg的充电电流先是稳定在饱和电流，然后充电电流线性减小，此阶段的平均电流大小为I_avg1，所需时间为T1：

I_avg1×T1＝Cg×(Vth+Vbe)

这样可以有效的保证NLDMOS的栅极电位较快的冲到第二阶段，同时保证进入第二阶段的电流较小，不影响第二阶段缓慢充电的速度要求。

第二阶段NLDMOS的栅极电压从阈值点上升到最终稳定状态。

此阶段，NLDMOS，Q1和Q2处于开启状态，同时NLDMOS的Cg继续充电，NLDMOS的栅极电位继续上升，电阻R1上的电流开始下降，三极管Q1和Q2上的电流I1和I2增大，NLDMOS的栅极寄生电容Cg充电电流减小，电流示意图如图5，I2和I3关系如下：

I2＝I3/N

N是Q2和Q1的镜像比，Cg充电电流的大小Ig为：

Ig＝I1-I2

此阶段NLDMOS的漏极电流将从0开始持续增加，由于反馈回路Q1，Q2，NLDMOS将一定程度上减缓NLDMOS的开启速度，降低NLDMOS的dVgs/dt、di_d/dt，同时NLDMOS的漏极电流不会达到一个非常大的值，而是达到一个稳定电流值I3，此稳定电流值是较小的。最终达到稳定点，Cg充电电流的大小变为0。此阶段的电容Cg充电电流基本呈现一个非线性的关系，此阶段栅极电容Cg的充电电流的平均值为Iavg_2，此阶段所需时间为T2。

I_{avg_2}×T2＝Cg×△V

△V＝V_{gs_1}+V_{be_1}-Vth-Vbe

Vgs_1是NLDMOS稳定时Vgs的大小，Vbe_1是Q2稳定时的Vbe的大小，Vth和Vbe是NLDMOS和NPN型三极管的阈值电压。

第三阶段，稳定阶段。

NLDMOS，Q1和Q2的形成的负反馈回路,最终的稳定电流的大小为：

I1是R1上的电流，I3是NLDMOS上的电流，I2是Q1上的电流，其大小关系是：

I1＝I2＝I3/N

N是三极管Q1和Q2的镜像比，OUT的输出电压为：

Vout＝VB-R2×I3

那么通过可以合理的控制R2的大小和I3的大小，使得在NLDMOS开启时产生一个相对于VS和VBOOT的逻辑低电平。同时由于OUT为逻辑低电平时，对应的高侧IGBT1会开启，对应的VS的浮动电位从0V上升到500V的特高压，但是由于NLDMOS的Cgd的耦合作用会导致NLDMOS的栅极电压的上升，导致NLDMOS的漏极电流增大。除此之外，在NLDMOS稳定之后，其栅极电位可能发生抖动，特别是栅极电位超过稳定态的电压时。在这两种情况下，由于电阻R2上最大电流是固定的，其最大电流为Imax：

所以可能导致二极管D上会产生一定的电流，但是由Q1和Q2的反馈作用，会快速的恢复到到稳定状态，同时由于二极管D的作用，会将OUT的最低电位限制在VS电位，使得OUT的最低电位不会超过VS。

NLDMOS关闭阶段：

NLDMOS关闭此时的MP关闭，MN开启。

此阶段NLDMOS的栅极寄生电容的电荷，快速的通过MN放电，NLDMOS的栅极电位快速的下降到接近0V，NLDMOS关闭。同时NLDMOS的漏极电流，迅速降低，OUT电位快速的从VS电位上升到VBOOT电位，由于NLDMOS的Cgd的耦合作用，可能导致NLDMOS的栅极电位的瞬间拉升，NLDMOS的弱开启，但是此本发明中加了Q1和Q2形成的反馈，在栅极电位上拉升，NLDMOS开启，同时Q1和Q2形成的反馈回路导通，迅速的将NLDMOS栅极电位下拉下来，防止NLDMOS在关闭阶段的误开启。

图6描述的是RS触发器，对窄脉冲信号进行恢复到PWM信号，其中的三输入与非门的UVOUT接的是系统内部分的保护信号，只要这个信号为低电平，系统将不能正常工作，FOUT2为低电平脉冲时，控制高侧的IGBT的关闭，FOUT1为低电平脉冲时，控制高侧的IGBT的开启，同时VS上升到高压500V。

综上所述，本发明提出的电平位移电路有效的降低电平位移的功耗同时减缓NLDMOS的开启速度，减小NLDMOS的dV/dt，di/dt，增加NLDMOS的可靠性。

Claims (1)

1.一种用于IGBT驱动芯片的特高压电平位移电路，其特征在于，包括脉冲电路产生模块、脉冲信号整形模块、特高压电平位移模块和RS触发器；

所述脉冲电路产生模块由第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一电容C1、第二电容C2、第一两输入与非门和第二两输入与非门构成；第一反相器INV1的输入端接外部控制信号，其输出端接第二反相器INV2的输入端；第一反相器INV1输出端与第二反相器INV2输入端的连接点通过第一电容C1后接地；第二反相器INV2的输出端接第一两输入与非门的第一输入端；第三反向器INV3的输入端接外部控制信号，其输出端接第一两输入与非门的第二输入端；第一两输入与非门的输出端输出第一路脉冲信号；第四反相器INV4的输入端接第三反相器INV3的输出端，其输出端接第五反相器INV5的输入端；第四反相器INV4输出端与第五反相器INV5输入端的连接点通过第二电容C2后接地；第五反相器INV5的输出端接第二两输入与非门的第一输入端；第六反相器INV6的输入端接第三反相器INV3的输出端，其输出端接第二两输入与非门的第二输入端；第二两输入与非门的输出端输出第二路脉冲信号；

所述脉冲信号整形模块包括两个结构相同的脉冲信号整形子模块；所述脉冲信号整形子模块由第七反相器INV7、第八反相器INV8和第三电容C3构成；所述第七反相器INV7的输入端为脉冲信号输入端，其输出端接第八反相器INV8的输入端；第八反相器INV8的输出端为整形信号输出端；第七反相器INV7输出端与第八反相器INV8输入端的连接点通过第三电容C3后接地；

所述特高压电平位移模块包括两个结构相同的特高压电平位移子模块；所述特高压电平位移子模块由PMOS管MP、NMOS管MN、特高压NLDMOS管、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第四电容C4和二极管D构成；所述PMOS管MP的源极接外部15V电源，其栅极接整形信号输出端，其漏极通过第一电阻R1和第四电容C4的并联电路后接特高压NLDMOS管的栅极、第一三极管Q1的集电极和NMOS管MN的漏极；NMOS管MN的栅极接整形信号输出端，其源极接地；第一三极管Q1的基极接第二三极管Q2的基极，其发射极接地；第二三极管Q2的基极和集电极互连，其集电极接特高压NLDMOS管的源极，其发射极接地；特高压NLDMOS管的漏极接二极管的负极，二极管的正极接低端自举电位；特高压NLDMOS管的漏极通过第二电阻R2后接高端自举电位；特高压NLDMOS管的漏极与第二电阻R2的连接点为特高压电平位移输出端；

所述RS触发器由第三两输入与非门和三输入与非门构成；第三两输入与非门的第一输入端接一个特高压电平位移输出端，其第二输入端接三输入与非门的输出端，其输出端接三输入与非门的第一输入端；三输入与非门的第二输入端接另一个特高压电平移位输出端，其第三输入端接外面欠压信号，其输出端输出驱动信号。