CN107733425B - 一种用于栅控器件栅驱动的电平位移电路 - Google Patents

一种用于栅控器件栅驱动的电平位移电路 Download PDF

Info

Publication number
CN107733425B
CN107733425B CN201710880016.XA CN201710880016A CN107733425B CN 107733425 B CN107733425 B CN 107733425B CN 201710880016 A CN201710880016 A CN 201710880016A CN 107733425 B CN107733425 B CN 107733425B
Authority
CN
China
Prior art keywords
field
effect tube
schmidt trigger
connects
mos2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710880016.XA
Other languages
English (en)
Other versions
CN107733425A (zh
Inventor
李泽宏
曾潇
吴玉舟
万佳利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710880016.XA priority Critical patent/CN107733425B/zh
Publication of CN107733425A publication Critical patent/CN107733425A/zh
Priority to US15/960,573 priority patent/US10158350B1/en
Application granted granted Critical
Publication of CN107733425B publication Critical patent/CN107733425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一种用于栅控器件栅驱动的电平位移电路，属于电力电子技术领域。双脉冲发生器将脉宽调制信号PWM_H的上升沿和下降沿取出并产生对应的窄脉冲信号，两路窄脉冲信号分别通过脉冲整形器后控制开关管回路中的两个场效应管，由于两路窄脉冲信号的脉宽不足以让两个场效应管完全开通，所以产生的波形为锯齿波；两个场效应管的漏极分别接迟滞可调的施密特触发器，将窄脉冲信号还原为相对于浮地端VS的脉宽调制信号PWM_HS的上升沿和下降沿脉冲信号，随后经过RS锁存器后将信号还原为电平位移后的脉宽调整信号PWM_HS。本发明提出的电平位移电路为栅控器件的栅驱动提供了新型的电平位移方式和方法，有效地满足了高速，高压以及低功耗和可集成等需求。

Description

一种用于栅控器件栅驱动的电平位移电路
技术领域
本发明属于电力电子技术领域，具体的说是涉及一种用于栅控器件栅驱动的电平位移电路。
背景技术
栅控器件，如功率场效应管、绝缘栅双极晶体管(IGBT)等作为电力变换的核心器件应用非常广泛，尤其在发电、输电和变电等方面。随着功率器件技术的发展，栅控器件的开关频率越来越高，特别是以SiC和GaN材料制备的宽禁带半导体器件，其开关速度、耐压、导通电阻、功率密度等性能和Si材料制备的器件相比都有了显著地提升，这促使电力变换系统技术的进步，在性能提升的同时，其体积也更加的小型化。同时，随着其开关速度的提升，也必须对其栅驱动技术进行配套研究，而电平位移技术在半桥或全桥的驱动电路中是非常重要的，其实现了将对地的低电压驱动信号位移到相对于半桥或全桥中下管的漏极或集电极电压为浮地端的一个电平，并达到足够的电压和功率来驱动上管的栅极。在一般的半桥或全桥系统中，该浮地端电压为上百伏或几百伏。目前，就这类应用的电平位移电路能处理的脉冲频率较低，没法适应新器件的开关频率要求，同时其自身功耗较大。这就需要一种新型的电平位移电路来做到高速、高压和低功耗这几个性能指标的要求。
发明内容
本发明的目的，就是针对上述应用和需求，提出一种用于栅控器件栅驱动的电平位移电路，该电路具有高速、高压、低功耗、可集成等优点，很好地满足了栅控器件高速栅驱动、浮地端高电压以及自身功耗低等要求。
本发明的技术方案为：
一种用于栅控器件栅驱动的电平位移电路，包括双脉冲发生器SUB1，其输入端作为所述电平位移电路的输入端；
第一脉冲整形器SUB2，其输入端连接所述双脉冲发生器SUB1的第一输出端；
第二脉冲整形器SUB3，其输入端连接所述双脉冲发生器SUB1的第二输出端；
开关管回路，包括第一场效应管MOS1和第二场效应管MOS2，第一场效应管MOS1的栅极连接第一脉冲整形器SUB2的输出端，第二场效应管MOS2的栅极连接第二脉冲整形器SUB3的输出端；
第一源极下拉电阻配置端口MOS1_SRES，连接所述第一场效应管MOS1的源极；
第二源极下拉电阻配置端口MOS2_SRES，连接所述第二场效应管MOS2的源极；
第一施密特触发器SUB4，其输入端连接所述第一场效应管MOS1的漏极；
第二施密特触发器SUB5，其输入端连接所述第二场效应管MOS2的漏极；
RS锁存器，其R输入端连接所述第二施密特触发器SUB5的输出端，其S输入端连接所述第一施密特触发器SUB4的输出端，其输出端作为所述电平位移电路的输出端；
第一漏极上拉电阻配置端口MOS1_DRES，连接所述第一场效应管MOS1的漏极；
第二漏极上拉电阻配置端口MOS2_DRES，连接所述第二场效应管MOS2的漏极。
具体的，所述电平位移电路还包括第一电容配置端口，连接所述双脉冲发生器的第一脉宽调节端；
第二电容配置端口，连接所述双脉冲发生器的第二脉宽调节端；
第一施密特触发器开通阈值配置端口Vp1，连接所述第一施密特触发器SUB4的开通阈值调节端；
第二施密特触发器开通阈值配置端口Vp2，连接所述第二施密特触发器SUB5的开通阈值调节端；
第一施密特触发器关断阈值配置端口Vn1，连接所述第一施密特触发器SUB4的关断阈值调节端；
第二施密特触发器关断阈值配置端口Vn2，连接所述第二施密特触发器SUB5的关断阈值调节端；
浮地端VS，连接所述第一施密特触发器SUB4、第二施密特触发器SUB5和RS锁存器的接地端，以及所述第一施密特触发器关断阈值配置端口Vn1和第二施密特触发器关断阈值配置端口Vn2；
自举电压端VB，连接所述第一施密特触发器SUB4、第二施密特触发器SUB5和RS锁存器的电源端；
电源端VDD，其电压值为低压端供电电压VDC，连接所述双脉冲发生器SUB1、第一脉冲整形器SUB2和第二脉冲整形器SUB3的电源端；
以及地端GND，连接所述双脉冲发生器SUB1、第一脉冲整形器SUB2和第二脉冲整形器SUB3的接地端。
具体的，所述自举电压端VB连接所述电平位移电路的目标电压，即自举电压；所述浮地端VS连接所述电平位移电路的目标电压的参考点。
具体的，所述电平位移电路与外围电路连接，所述外围电路包括第一电容C1，其一端接所述第一电容配置端口，另一端接地；
第二电容C2，其一端接所述第二电容配置端口，另一端接地；
第一电位器R1，其一端接所述第一源极下拉电阻配置端口MOS1_SRES，另一端接地；
第二电位器R2，其一端接所述第二源极下拉电阻配置端口MOS2_SRES，另一端接地；
第三电位器R3，其一端接第一施密特触发器开通阈值配置端口Vp1，另一端接所述自举电压；
第四电位器R4，其一端接第二施密特触发器开通阈值配置端口Vp2，另一端接所述自举电压；
第五电位器R5，其一端接第二漏极上拉电阻配置端口MOS2_DRES，另一端接所述自举电压；
第六电位器R6，其一端接第一漏极上拉电阻配置端口MOS1_DRES，另一端接所述自举电压。
具体的，所述第一场效应管MOS1和第二场效应管MOS2的耐压值大于所述自举电压，所述第一施密特触发器SUB4和第二施密特触发器SUB5的耐压值大于所述自举电压和所述浮地端VS电压的差值。
具体的，所述RS锁存器包括第一或非门SUB6和第二或非门SUB7，
第一或非门SUB6的第一输入端作为所述RS锁存器的S输入端，其输出端连接第二或非门SUB7的第一输入端；
第二或非门SUB7的第二输入端作为所述RS锁存器的R输入端，其输出端连接第一或非门SUB6的第二输入端并作为所述RS锁存器的输出端。
具体的，所述第一或非门SUB6和第二或非门SUB7的耐压值大于所述自举电压和所述浮地端VS电压的差值。
具体的，所述第一场效应管MOS1和第二场效应管MOS2所在支路包括两个或以上的场效应管并联。
本发明的工作过程为：
所述电平位移电路的输入端连接相对于地的脉宽调整信号PWM_H，将脉宽调制信号PWM_H的上升沿和下降沿取出并产生对应的窄脉冲信号，窄脉冲信号的脉宽由第一电容C1和第二电容C2决定。
然后将双脉冲发生器SUB1产生的上升沿和下降沿对应的窄脉冲信号分别通过第一脉冲整形器SUB2和第二脉冲整形器SUB3进行整形处理后分别接到第一场效应管MOS1和第二场效应管MOS2的栅极，控制第一场效应管MOS1和第二场效应管MOS2的开关。
第一场效应管MOS1和第二场效应管MOS2的漏极分别通过第五电位器R5和第六电位器R6后上拉到自举电压，其源极分别通过第一电位器R1和第二电位器R2后下拉到地，第一电位器R1和第五电位器R5用于限制第一场效应管MOS1开起后的支路电流，第二电位器R2和第六电位器R6用于限制第二场效应管MOS2开起后的支路电流，另外第一电位器R1和第二电位器R2还限制了第一场效应管MOS1和第二场效应管MOS2的栅源电压大小。所以在该电路中，双脉冲发生器SUB1产生的两路由第一电容C1和第二电容C2匹配的窄脉冲信号的脉宽不足以让第一场效应管MOS1和第二场效应管MOS2完全开通，而是让其工作在线性区，这样第一场效应管MOS1和第二场效应管MOS2的开启程度分别由第一电容C1、第一电位器R1和第二电容C2、第二电位器R2决定。
由于第一场效应管MOS1和第二场效应管MOS2未完全开起，所以产生的波形为锯齿波，这样便可实现将输入的脉宽调制信号PWM_H的上升沿和下降沿传递至第一场效应管MOS1和第二场效应管MOS2的漏极。
第一场效应管MOS1和第二场效应管MOS2的漏极分别接迟滞可调的第一施密特触发器SUB4和第二施密特触发器SUB5，将其还原成相对于浮地端VS的脉宽调制信号PWM_HS的上升沿和下降沿脉冲信号。其中第一施密特触发器SUB4和第二施密特触发器SUB5的关断阈值调节端Vn决定其关断阈值，外接浮地端VS；开通阈值调节端Vp决定其开通阈值，外接第三电位器R3或第四电位器R4用于调节。第一施密特触发器SUB4和第二施密特触发器SUB5接RS锁存器将信号还原为电平位移后的脉宽调制信号PWM_HS。
本发明的有益效果为：提出一种电平位移电路，为栅控器件的栅驱动提供了新型的电平位移方式和方法，有效地满足了高速，高压以及低功耗和可集成等需求。
附图说明
图1为本发明提供的一种用于栅控器件栅驱动的电平位移电路的结构示意图；
图2为实施例中的电平位移电路的输入输出波形图；
图3为实施例中的双脉冲发生器SUB1的输入输出波形图；
图4为实施例中的第一脉冲整形器SUB2和第二脉冲整形器SUB3的输入输出波形图；
图5为实施例中的第一场效应管MOS1和第二场效应管MOS2栅极与漏极的波形图；
图6为实施例中的第一斯密特触发器SUB4和第二施密特触发器SUB5的输入输出波形图；
图7为实施例中的RS锁存器输入输出波形及电平位移前的PWM波形图。
具体实施方式
下面结合附图和具体实施里对本发明的具体实施方式进行描述。
本发明提供的电平位移电路所涉及的栅控器件可以是以Si，SiC和GaN等材料制备的栅控器件，主要解决由栅控器件组成的半桥或全桥电路中，上管栅驱动的电平位移问题。
如图1所示为本发明提供的一种用于栅控器件栅驱动的电平位移电路，包括双脉冲发生器SUB1、第一脉冲整形电路SUB2和第二脉冲整形电路SUB3、开关管回路、迟滞可调的第一斯密特触发器SUB4和第二施密特触发器SUB5，以及RS锁存器，本实施例中的RS锁存器包括第一或非门SUB6和第二或非门SUB7；本实施例中第一场效应管MOS1和第二场效应管MOS2所在支路只有一个场效应管，在一些实施例中开关管回路中第一场效应管MOS1和第二场效应管MOS2所在支路包括两个或以上的场效应管并联。
双脉冲发生器还配置有两个电容配置端口，连接外部电容，用于配置产生的脉宽调制信号PWM_H的上升沿和下降沿对应的窄脉冲的宽度，该窄脉冲的宽度应小于开关管回路中开关管的固有开通和关断时间。
电平位移电路中电源端VDD和地端GND分别连接电平位移前的电源和地，自举电压端VB和浮地端VS分别连接电平位移之后的目标电压和目标电压的参考点，本实施例中采用自举电路基于浮地端VS的电压产生自举电压，自举电压端VB和浮地端VS的电压差值等于电源端VDD和地端GND的差值。
本实施例的工作过程为：双脉冲发生器SUB1接收需要处理的脉宽调制信号PWM_H作为输入，并将其上升沿和下降沿取出，并分别由第一电容C1和第二电容C2作用形成上升沿对应的窄脉冲和下降沿对应的窄脉冲，如图3所示；这两种脉冲分别通过第一脉冲整形器SUB2和第二脉冲整形器SUB3整形处理，如图4所示；然后分别连接第一场效应管MOS1和第二场效应管MOS2的栅极，控制其开关，其中第一场效应管MOS1和第二场效应管MOS2的耐压大于自举电压端VB的电压。上述两种窄脉冲的脉宽不足以让第一场效应管MOS1和第二场效应管MOS2完全开通，即让开关管工作在线性区。这样第一场效应管MOS1和第二场效应管MOS2的开启程度分别由第一电容C1、第一电位器R1和第二电容C2、第二电位器R2决定。
第一场效应管MOS1和第二场效应管MOS2的漏极分别接上拉电阻或第五电位器R5和第六电位器R6后上拉到相对于浮地端VS的自举电压，自举电压等于浮地端VS的电压加上低压端供电电压VDC。同理第一场效应管MOS1和第二场效应管MOS2的源极分别接下拉电阻或第一电位器R1和第二电位器R2后下拉到地。在实际应用中，阻值算好确定就可以直接用电阻，用电位器则可通过实际情况对电路进行微调。
第一电位器R1和第五电位器R5的电阻值用于限制第一场效应管MOS1开起后第一场效应管MOS1支路的电流，第二电位器R2和第六电位器R6的电阻值用于限制第二场效应管MOS2开起后第二场效应管MOS2支路的电流。第一电位器R1和第二电位器R2还有个作用是限制第一场效应管MOS1和第二场效应管MOS2的栅源电压大小。
自举电压对地一般上百伏或几百伏，由于第一场效应管MOS1和第二场效应管MOS2不是完全开通，并且又有上拉电阻和下拉电阻限流，使得第一场效应管MOS1和第二场效应管MOS2两支路功耗较低，另外本实施例中第一场效应管MOS1和第二场效应管MOS2的耐压应大于自举电压值。
如图5所示为在两路窄脉冲作用下第一场效应管MOS1和第二场效应管MOS2的开关波形，可以看出第一场效应管MOS1和第二场效应管MOS2未完全开起，所以产生的波形为锯齿波，这样便可实现将输入的脉宽调制信号PWM的上升沿和下降沿传递至第一场效应管MOS1和第二场效应管MOS2的漏极。
将该锯齿波信号通过迟滞可调的第一施密特触发器SUB4和第二施密特触发器SUB5，就可产生可调脉宽的方波，如图6所示，以实现前级电路对原始信号产生的延时做补偿。第一施密特触发器SUB4和第二施密特触发器SUB5的关断阈值调节端Vn决定关断阈值，外接浮地端VS；开通阈值调节端Vp决定开通阈值，外接第三电位器R3或第四电位器R4用于调节。
两路方波通过RS锁存器后将其还原为相对于浮地端VS的脉宽调制信号PWM_HS，如图7所示，从而完成电平位移，本实施例中的RS锁存器由第一或非门SUB6和第二或非门SUB7组成。在整个电路中第一施密特触发器SUB4、第二施密特触发器SUB5、第一或非门SUB6和第二或非门SUB7的耐压应大于自举电压与浮地端VS电压的差值。
图2所示分别为实施例中位移后和位移前的信号，可以看出该实施例中电平位移电路将一个频率为10MHz，高电平对地为3.3V的脉宽调制信号处理为10MHz，高电平相对于100V浮地端VS的24V的脉宽调制信号。本实施例中图2至图7为采用1um 700V BCD工艺设计本发明的电平位移电路的关键点波形，其处理的速度和耐压将随BCD制程的进步而持续提升。
本发明所涉及的电平位移电路也可用分立器件实现，即可以做成集成电路IC也可以做成电路板形式，其处理的速度和耐压由所采用分立器件的开关速度和耐压决定。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (8)

1.一种用于栅控器件栅驱动的电平位移电路，其特征在于，包括双脉冲发生器(SUB1)，其输入端作为所述电平位移电路的输入端；
第一电容配置端口，连接所述双脉冲发生器的第一脉宽调节端；
第二电容配置端口，连接所述双脉冲发生器的第二脉宽调节端；第一脉冲整形器(SUB2)，其输入端连接所述双脉冲发生器(SUB1)的第一输出端；
第二脉冲整形器(SUB3)，其输入端连接所述双脉冲发生器(SUB1)的第二输出端；
开关管回路，包括第一场效应管(MOS1)和第二场效应管(MOS2)，第一场效应管(MOS1)的栅极连接第一脉冲整形器(SUB2)的输出端，第二场效应管(MOS2)的栅极连接第二脉冲整形器(SUB3)的输出端；
第一源极下拉电阻配置端口(MOS1_SRES)，连接所述第一场效应管(MOS1)的源极；
第二源极下拉电阻配置端口(MOS2_SRES)，连接所述第二场效应管(MOS2)的源极；
第一施密特触发器(SUB4)，其输入端连接所述第一场效应管(MOS1)的漏极；
第二施密特触发器(SUB5)，其输入端连接所述第二场效应管(MOS2)的漏极；
RS锁存器，其R输入端连接所述第二施密特触发器(SUB5)的输出端，其S输入端连接所述第一施密特触发器(SUB4)的输出端，其输出端作为所述电平位移电路的输出端；
第一漏极上拉电阻配置端口(MOS1_DRES)，连接所述第一场效应管(MOS1)的漏极；
第二漏极上拉电阻配置端口(MOS2_DRES)，连接所述第二场效应管(MOS2)的漏极；
所述双脉冲发生器(SUB1)的第一输出端和第二输出端分别输出第一窄脉冲信号和第二窄脉冲信号，所述第一窄脉冲信号和第二窄脉冲信号的宽度小于所述第一场效应管(MOS1)和第二场效应管(MOS2)的固有开通和关断时间。
2.根据权利要求1所述的用于栅控器件栅驱动的电平位移电路，其特征在于，所述电平位移电路还包括第一施密特触发器开通阈值配置端口(Vp1)，连接所述第一施密特触发器(SUB4)的开通阈值调节端；
第二施密特触发器开通阈值配置端口(Vp2)，连接所述第二施密特触发器(SUB5)的开通阈值调节端；
第一施密特触发器关断阈值配置端口(Vn1)，连接所述第一施密特触发器(SUB4)的关断阈值调节端；
第二施密特触发器关断阈值配置端口(Vn2)，连接所述第二施密特触发器(SUB5)的关断阈值调节端；
浮地端(VS)，连接所述第一施密特触发器(SUB4)、第二施密特触发器(SUB5)和RS锁存器的接地端，以及所述第一施密特触发器关断阈值配置端口(Vn1)和第二施密特触发器关断阈值配置端口(Vn2)；
自举电压端(VB)，连接所述第一施密特触发器(SUB4)、第二施密特触发器(SUB5)和RS锁存器的电源端；
电源电压端(VDD)，其电压值为低压端供电电压(VDC)，连接所述双脉冲发生器(SUB1)、第一脉冲整形器(SUB2)和第二脉冲整形器(SUB3)的电源端；
以及地端(GND)，连接所述双脉冲发生器(SUB1)、第一脉冲整形器(SUB2)和第二脉冲整形器(SUB3)的接地端。
3.根据权利要求2所述的用于栅控器件栅驱动的电平位移电路，其特征在于，所述自举电压端(VB)连接自举电压，即所述电平位移电路的目标电压；所述浮地端(VS)连接所述电平位移电路的目标电压的参考点。
4.根据权利要求3所述的用于栅控器件栅驱动的电平位移电路，其特征在于，所述电平位移电路与外围电路连接，所述外围电路包括第一电容(C1)，其一端接所述第一电容配置端口，另一端接地；
第二电容(C2)，其一端接所述第二电容配置端口，另一端接地；
第一电位器(R1)，其一端接所述第一源极下拉电阻配置端口(MOS1_SRES)，另一端接地；
第二电位器(R2)，其一端接所述第二源极下拉电阻配置端口(MOS2_SRES)，另一端接地；
第三电位器(R3)，其一端接第一施密特触发器开通阈值配置端口(Vp1)，另一端接所述自举电压；
第四电位器(R4)，其一端接第二施密特触发器开通阈值配置端口(Vp2)，另一端接所述自举电压；
第五电位器(R5)，其一端接第二漏极上拉电阻配置端口(MOS2_DRES)，另一端接所述自举电压；
第六电位器(R6)，其一端接第一漏极上拉电阻配置端口(MOS1_DRES)，另一端接所述自举电压。
5.根据权利要求3所述的用于栅控器件栅驱动的电平位移电路，其特征在于，所述第一场效应管(MOS1)和第二场效应管(MOS2)的耐压值大于所述自举电压，所述第一施密特触发器(SUB4)和第二施密特触发器(SUB5)的耐压值大于所述自举电压和所述浮地端(VS)电压的差值。
6.根据权利要求3所述的用于栅控器件栅驱动的电平位移电路，其特征在于，所述RS锁存器包括第一或非门(SUB6)和第二或非门(SUB7)，
第一或非门(SUB6)的第一输入端作为所述RS锁存器的S输入端，其输出端连接第二或非门(SUB7)的第一输入端；
第二或非门(SUB7)的第二输入端作为所述RS锁存器的R输入端，其输出端连接第一或非门(SUB6)的第二输入端并作为所述RS锁存器的输出端。
7.根据权利要求6所述的用于栅控器件栅驱动的电平位移电路，其特征在于，所述第一或非门(SUB6)和第二或非门(SUB7)的耐压值大于所述自举电压和所述浮地端(VS)电压的差值。
8.根据权利要求1所述的用于栅控器件栅驱动的电平位移电路，其特征在于，所述第一场效应管(MOS1)和第二场效应管(MOS2)所在支路包括两个或以上的场效应管并联。
CN201710880016.XA 2017-09-26 2017-09-26 一种用于栅控器件栅驱动的电平位移电路 Expired - Fee Related CN107733425B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710880016.XA CN107733425B (zh) 2017-09-26 2017-09-26 一种用于栅控器件栅驱动的电平位移电路
US15/960,573 US10158350B1 (en) 2017-09-26 2018-04-24 Level shifter circuit for gate driving of gate control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710880016.XA CN107733425B (zh) 2017-09-26 2017-09-26 一种用于栅控器件栅驱动的电平位移电路

Publications (2)

Publication Number Publication Date
CN107733425A CN107733425A (zh) 2018-02-23
CN107733425B true CN107733425B (zh) 2019-08-23

Family

ID=61206913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710880016.XA Expired - Fee Related CN107733425B (zh) 2017-09-26 2017-09-26 一种用于栅控器件栅驱动的电平位移电路

Country Status (2)

Country Link
US (1) US10158350B1 (zh)
CN (1) CN107733425B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108981554B (zh) * 2018-05-24 2020-02-18 河海大学 供电后能识别探针绝对位置的容珊式位移计电路及其方法
CN108768145B (zh) * 2018-05-25 2019-07-02 电子科技大学 适用于GaN功率开关器件的高速半桥栅驱动电路
CN113193865B (zh) * 2021-05-07 2022-08-26 电子科技大学 一种适用于GaN半桥栅驱动的电平位移电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035654A2 (en) * 1999-03-02 2000-09-13 Fuji Electric Co. Ltd. Level shift circuit
EP1248260A1 (en) * 2001-04-05 2002-10-09 Saifun Semiconductors Ltd Architecture and scheme for a non-strobed read sequence
CN105187047A (zh) * 2015-08-13 2015-12-23 电子科技大学 一种用于igbt驱动芯片的特高压电平位移电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316956B1 (en) * 1999-10-22 2001-11-13 Motorola, Inc. Multiple redundant reliability enhancement method for integrated circuits and transistors
US6535434B2 (en) * 2001-04-05 2003-03-18 Saifun Semiconductors Ltd. Architecture and scheme for a non-strobed read sequence
US9362917B1 (en) * 2014-11-24 2016-06-07 Via Alliance Semiconductor Co., Ltd. Low voltage differential signaling (LVDS) driving circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035654A2 (en) * 1999-03-02 2000-09-13 Fuji Electric Co. Ltd. Level shift circuit
EP1248260A1 (en) * 2001-04-05 2002-10-09 Saifun Semiconductors Ltd Architecture and scheme for a non-strobed read sequence
CN105187047A (zh) * 2015-08-13 2015-12-23 电子科技大学 一种用于igbt驱动芯片的特高压电平位移电路

Also Published As

Publication number Publication date
CN107733425A (zh) 2018-02-23
US10158350B1 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
CN107733425B (zh) 一种用于栅控器件栅驱动的电平位移电路
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
CN108683327A (zh) 一种碳化硅mosfet驱动电路
CN108768145A (zh) 适用于GaN功率开关器件的高速半桥栅驱动电路
CN105356727A (zh) 用于开关电源的开关管驱动控制方法以及控制电路
CN105265021B (zh) 偏斜率受控驱动器电路
CN106357099B (zh) 一种实现栅极驱动电路的系统和方法
CN102611288B (zh) 氮化镓功率晶体管三电平驱动方法
CN105846813A (zh) 高压驱动电路的滤波电路和高压驱动电路
CN106059552A (zh) 基于mosfet开关动态特性的驱动电路
CN109768727A (zh) 功率器件及电器
CN106027008A (zh) 高压驱动电路的防贯通电路
CN106849729A (zh) 智能功率模块和空调器
CN103312131B (zh) 一种高频直流变换器开关管关断速度实时调整方法
CN209134378U (zh) 低成本高性能开关管驱动电路
CN204408298U (zh) 具有软开启特性的电子开关
CN116015042A (zh) 一种死区时间的控制电路及方法
CN207853792U (zh) 电机驱动电路
CN208797823U (zh) 逆变器上桥驱动电路
CN103956931A (zh) 一种用于全桥逆变电路的非对称频率调制方法
CN104615040B (zh) 软开启电子开关
CN103795279B (zh) 一种时差控制电源变换电路
CN207460026U (zh) 一种电压型高频逆变电路拓扑结构
CN102324925B (zh) 用于高压集成电路的电平转换电路
CN207459980U (zh) 一种三极管驱动电路和开关电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190823

CF01 Termination of patent right due to non-payment of annual fee