NL8400523A - Geintegreerde logische bufferschakeling. - Google Patents

Geintegreerde logische bufferschakeling. Download PDF

Info

Publication number
NL8400523A
NL8400523A NL8400523A NL8400523A NL8400523A NL 8400523 A NL8400523 A NL 8400523A NL 8400523 A NL8400523 A NL 8400523A NL 8400523 A NL8400523 A NL 8400523A NL 8400523 A NL8400523 A NL 8400523A
Authority
NL
Netherlands
Prior art keywords
transistor
control electrode
transistors
amplifier
voltage
Prior art date
Application number
NL8400523A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8400523A priority Critical patent/NL8400523A/nl
Priority to US06/698,999 priority patent/US4697111A/en
Priority to KR1019850000916A priority patent/KR920006015B1/ko
Priority to CA000474307A priority patent/CA1241387A/en
Priority to JP60028487A priority patent/JPS60189323A/ja
Priority to EP85200205A priority patent/EP0154370A1/en
Publication of NL8400523A publication Critical patent/NL8400523A/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

'* * * PHN 10946 t N.V. Philips' Gloeilairpenfahrieken te Eindhoven.
Geïntegreerde logische boffer schakeling. --------
De uitvinding heeft betrekking op een geïntegreerde schakeling net veldeffekttransistoren met geïsoleerde stuurelektrode, welke schakeling een eerste en een tweede inverterende versterker bevat, waarbij de eerste versterker een eerste en een tweede tussen een eerste en een tweede 5 voedingsklem in serie geschakelde transistoren bevat, die in antifase warden gestuurd, waarbij een knooppunt tussen de eerste en tweede transistor via een eerste capaciteit met de stuurelektrode van de eerste transistor is gekoppeld, welke stuurelektrode verder is verbonden reet een uitgang van de tweede versterker, waarbij de stuurelektrode van de tweede 10 transistor met een stuurelektrode van een een ingangssignaal ontvangende derde transistor van de tweede versterker is verbonden.
Een dergelijfce logische schakeling is bekend uit het tere Journal óf Solid State Circuits, Vol. SC-16, NO. 3, juni 1981, paginas 187-8, waarbij de in de schakeling aanwezige tweede versterker via een 15 transistor van het verarmingst^pe met de voedingsspanning VDD en de stuurelektrode van die transistor met een ingang van de schakeling is verbonden. Via (te transistor van het verarmingstype wordt bij een "hoog" ingangssignaal de capaciteit in het terugkoppelcircuit van de uitgang van de eerste versterker (die een "laag" signaal voert) naar de stuur-20 elektrode van de eerste transistor ervan opgelaten. Verandert het ingangssignaal van "hoog" naar "laag", dan verandert het uitgangssignaal van de eerste versterker van "laag" naar "hoog", waarbij door de capaci-tieve terugkoppeling (bootstrapping) naar de stuurelektrode van de eerste transistor ervan bet uitgangssignaal gelijk wordt aan de voedings-25 spanning (Vj^) of ligt boven de voedingsspanning VQD minus, de drempel-. spanning van de eerste transistor (V^). Vanwege het lage ingangssignaal zou de transistor van het verarraingstype volledig gesperd moeten zijn.
Deze transistor blijft echter, enigszins geleidend, zodat de capacitieve terugkoppeling niet optimaal werkt.
30 Het is het doel van de uitvinding au in een logische schakeling te voorzien, waarin de capacitieve terugkoppeling ten volle wordt benut en waarbij het via capacitieve terugkoppeling verkregen bovenste voedingsspanning uitstijgende potentiaal zodanig stabiel (konstant) is, 8400523 J r, PHN 10946 2 dat dit als stuursignaal voor verdere schakelingen kan worden benut.
De geïntegreerde logische schakeling volgens de uitvinding heeft daartoe tot kenmerk, dat de tweede versterker via een vierde transistor op een eerste voedingsklem is aangesloten, waarvan de stuurelektrode 5 enerzijds via een als diode geschakelde vijfde transistor met de eerste voedingsklem en anderzijds via een tseede capaciteit met de stuurelek-troden van de tsreede en derde transistor is verbonden, waarbij de eerste, tweede, derde, vierde en vijfde transistor van het verrijkingstype zijn.
De uitvinding zal worden toegelicht aan de hand van in tekening 10 weergegeven voorbeelden, in welke tekening : figuur 1 een logische schakeling volgens de stand van de techniek toont, figuur 2 een uitvoeringsvoorbeeld van een schakeling volgens de. uitvinding weergeeft, 15 figuur 3 een voorkeursuitvoeringsvorm .van een schakeling volgens de uitvinding toont, figuur 4 een verdere uitvoeringsvorm van een schakeling volgens de uitvinding toont, en figuur 5 een tijd-spanning diagram toont, van spanningen, die 20 in de schakelingen van figuur 3 en 4 optreden.
In figuur 1 is een logische schakeling j[ met veldeffekttransis-toren met geïsoleerde stuurelektrode volgens de stand van de techniek weergegeven, die een inverterende versterker (een zogenaamde push-pull uitgangstrap) van een eerste en een tweede transistor en T2 bevat, die 25 in serie tussen een eerste en een tweede voedingsklem VDD en VgS zijn aangesloten.. De uitgang 0 is via een als capaciteit geschakelde transistor naar de stuurelektrode van transistor teruggekoppeld via een als last geschakelde transistor van een tweede inverterende versterker net transistoren T. en Tc. De stuurelektroden van de transistoren en 4 D 2 '30 Te; zijn met elkaar doorverbonden.en ontvangen ingangssignaal, dat aan de ingang T wordt toegevoerd. De stuurelektrode van transistor is met diens bronelektrode (en het verbindingspunt tussen, de transistor en T^) en met de stuurelektrode van de eerste transistor T^ verbonden. Het verbindingspunt tussen de. poortelektrode van. transistor en transis-35 tor T4 is via. een transistor Tq met de voedingsspanningsklem VDQ verbonden, waarbij de stuurelektrode van transistor Tq net de ingangsklem I is verbonden. De transistoren , T2 en zijn van het verrijkingstype (enhancement) en de transistoren T^, T^ en Tq zijn van het ver- 840052j * ν' $ ΡΗΝ Τ0946 3 armingstype (depletion).
De schakeling werkt als volgt. Is het ingangssignaal qp ingangsklem I "hoog", dan zullen de transistoren T2 en Tg geleiden. Het potentiaal op de stuurelektrode van transistor T^ is laag, zodat deze 5 zal sperren. Het uitgangssignaal op uitgang 0 is dus laag. Daar transistor Tg eveneens geleidt zal de uit transistor Tg gevormde capaciteit worden qpgeladen. Wordt het ingangssignaal "laag" dan zullen de transis-toren Tg en worden gesperd. De daardoor ontstane potentiaal-toename cp de stuurelektrode van transistor T^ zal de transistor in geleiding 10 brengen. De daarbij optredende spanningstoename op de uitgang 0 veroorzaakt via de capacitieve terugkoppeling via transistor een verhoogd potentiaal cp de stuurelektrode van transistor T^, die nu zover kan warden gestuurd dat de uitgangsspanning een waarde gelijk aan de spanning of ten minste boven de spanning VDD - zal aannemen (V^ is 15 de dreirpelspanning van transistor ). Indien in deze toestand transistor Tg geheel gesperd zou zijn, (deze ontvangt een "laag" signaal) dan zou deze toestand vastgehouden worden. De transistor Tg is echter van het ver armingstype en is derhalve niet volledig stroomloos te maken, zodat de op de capaciteit (Tg) opgeslagen lading weglekt, waardoor de uitgangs-20 spanning cp klem 0 langzaam naar de waarde VDD - zal dalen, hetgeen voor een spanning, waarmee verdere logicaschakelingen moet worden gestuurd, niet wenselijk is.
In figuur 2 is een uitvoeringsvocrbeeld van een schakeling 2 volgens de uitvinding weergegeven, waarin het aan de hand van figuur 1 25 toegelichte euvel niet optreedt. De. in de figuren 1, 2 en volgende figuren voorkomende identieke componenten hebben omwille van de duidelijkheid steeds hetzelfde verwijzingseijfer. In figuur 2 is de transistor TQ van het verarmingstype (figuur 1) vervangen door een transistor Tg van het verrijkingstype, waarvan de stuurelektrode enerzijds via een als 30 diode geschakelde transistor Ty (van het verrijkingstype) net de voedings-spanningsklem VDD is verbonden en anderzijds via een als capaciteit geschakelde transistor Tg (van het ver armingstype) met de ingangsklem T . is gekoppeld. Indien het ingangssignaal op ingang I "laag" (0) is, dan wordt punt A (zie figuur 5) cpgeladen tot de spanningswaarde V__ - VL·...
DD TH/ 35 (V^y is de dreirpelspanning van transistor Ty). Wordt het ingangssignaal "hoog" dan wordt het uitgangssignaal qp uitgang 0 "laag" en wordt . de capaciteit Tg weer opgeladen (Tg, T2 en Tg zijn in geleiding), waarbij punt B (zie figuur· 5) tot maximaal wordt opgelaien. Het punt A wordt 8400523 PHN 10946 4 „ 5 * namelijk op een potentiaal groter dan VDD gebracht vanwege de aanwezige geladen capaciteit Tg. Punt A zal niet worden ontladen, aidat transistor in sperrende toestand zal verkeren. De spanning op diens bronelek-trode is namelijk hoger dan de spanning op diens poortelektrode.
5 Wordt het ingangssignaal. "laag" dan zullen de transistoren T2 en Tg gaan sperren en neemt het potentiaal op de stuurelektrode (punt C, zie figuur 5) van de transistor T^ toe, zodat de spanning op de uitgangskleia 0 zal stijgen. Via de bootstrapwerking van de capaciteit Tg zal de spanning op punt B tot boven VDD worden opgestuurd. Daar nu 10 transistor Tg een spanning A op diens stuurelektrode ontvangt, die beduidend lager is dan de spanning op diens bronelektrode (aangesloten op punt B), zal de transistor Tg. geheel gesperd zijn. Punt B zal dus niet ontladen kunnen worden, waardoor de schakeling 2 op de klem 0 een naar wens konstante uitgangsspanning afgeeft, die konstant is en (nagenoeg) 15 gelijk is aan de voedingsspanning V^.
In figuur 3 is een voorkeursuitvoeringsvorm van een logische schakeling 3 volgens de uitvinding weergegeven. Het ingangssignaal wordt via een op zich bekende inverterende schakeling met een het- ingangssignaal D (zie figuur 5). ontvangende transistor T^ ^ van het verrijkings-20 type en met een als- last geschakelde transistor T^ van het verarmingstype. Vanvege het toepassen van zogenaamde bootstraptechnieken wordt de spanning op punt B qpgestuwd tot boven, de voedingsspanning VQD. In het geval, dat VQD 5 Volt bedraagt, kan de. spanning op punt B oplopen tot 7 a 8 Volt. Cto nu te voorkomen dat de spanning over transistor Tg 25 wezenlijk groter dan 5 Volt wordt, hetgeen zou betekenen dat door een daarbij optredende hoge veldsterkte bij de afvoerelektrade van transistor Tg een vezenlijka kans op zogenaamde "hot electron degradatie" ontstaat, is tussen punt c en de transistor Tg.een verdere transistor T^ geschakeld. Transistor T^ is van het verrijkingstype, waarbij diens stuurelektrode 30 op de voedingsspanning VDD is aangesloten,, zodat de transistor T^ slechts in geleidingstoestand verkeert zolang op punt E een spanning kleiner of gelijk.aan de.spanning νβ0 minus de drertpelspanning van transis tor T^ staat (VDD - Vml1 3-:\ Volt).
In figuur 4 is. een verdere uitvoeringsvorm van een schakeling 35 £ volgens de uitvinding weergegeven, waarbij schakeling _4 van schakeling £ verschilt op de volgende punten: a) tussen transistor Tg en T^ is een verdere als last geschakelde transistor T^ van het verarmingstype aangesloten1? b) het verbindingspunt F tussen de transistoren en T^ 8400523 Μ ΕΗΝ 10946 5 * Η dient als uitgang. Het qp uitgang F opgewekt signaal (zie figuur 5) heeft een (kanstant blijvende) maxinum waarde van +7.5 Volt 5
Volt, V = 0), die door het toepassen van de bootstrap techniek wordt
SS
bereikt (Tg spert) en een miniman waarde, die door het kiezen van de 5 grootte-verhcuding van transistor en T^2 instelbaar is. Een dergelijk signaal F is bijvoorbeeld toe te passen als terugstelsignaal (reset-) voor een verschilversterker in een geheugen (bijvoorbeeld C.C.D. geheugen) waarin beide ingangen van de verschilversterker via een (reset-) transistor net een voedingslijn ( 5 Volt) zijn verbonden. De reset-transistoren 10 worden met het signaal F gestuurd. De beide ingangen worden vanwege het hoge niveau van signaal F volledig tot de voedingsspanning qpgeladen en zijn voor een volgende arbeidsslag voorbereid cm het verschil tussen een referentiesignaal en een aangeboden informatiesignaal te kunnen detek-teren. Het laag niveau (bijvoorbeeld 3 Volt) van het signaal F wordt 15 bepaald door de daarbij maximaal op de ingangen van de versterker optredende spanningen, waarbij het signaal F bij voorkeur 0,5 Volt lager wordt gekozen dan een optredend maximum, opdat de reset-transistoren volledig gesperd blijven.
20 25 30 35 8400523

Claims (4)

1. Geïntegreerde logische schakeling met veldeffekttransistoren met geïsoleerde stuurelektrode, welke schakeling een eerste en een * tweede inverterende versterker bevat, waarbij de eerste versterker een eerste en een tweede -tussen een eerste en een tweede voedingsklem in 5 serie geschakelde transistoren bevat, die in antifase worden gestuurd, waarbij een. knooppunt tussen de eerste en tweede transistor via een eerste capaciteit met de stuurelektrode van. de eerste transistor is gekoppeld, welke stuurelektrode verder is verbonden met een uitgang van.de tweede versterker, waarbij de stuurelektrode van de tweede .10 transistor met een stuurelektrode. van een. een ingangssignaal ontvangende derde transistor van de tweede versterker is verbonden, met het kenmerk, dat de. tweede versterker, via een vierde transistor op een eerste voedingsklem is aangesloten, waarvan.de stuurelektrode enerzijds via een als diode geschakelde vijfde transistor met de eerste voedingsklem en 15 anderzijds via een tweede capaciteit met de stuurelektrode van de tweede en derde transistor is. verbonden, waarbij de eerste, tweede, derde,vierde en vijfde transistor van het verrijkingstype zijn.
• 2. Geïntegreerde logische schakeling volgens conclusie 1, met het kenmerk, dat de tweede capaciteit door een transistor van het -verarmingstype 20 is gevormd, waarvan de hoofdelektroden met de stuurelektrode van de . tweede en. derde transistor zijn verbonden.
3. Geïntegreerde logische schakeling volgens conclusie 1 of 2, met het kenmerk, dat de derde transistor in serie is geschakeld met een zesde transistor, waarbij, de stuurelektrode van-de zesde transistor 25 van het verrijkingstype op de eerste, voedingsklem is aangesloten.
4. Geïntegreerde schakeling volgens conclusie 3, met het kenmerk, dat de vierde transistor via een als last geschakelde zevende en achtste transistor van het verarmingstype met de zesde transistor is verbonden, waarbij op een verbindingspunt tussen de vierde en de achtste 30 transistor een elektrode van de eerste capaciteit is aangesloten, een verbindingspunt tussen de zevende en achtste transistor de uitgang van de schakeling vormt en de stuurelektrode van de eerste transistor met een verbindingspunt tussen de zesde en zevende transistor en mat de stuurelektrode van de zevende transistor is verbonden. 35 8400523
NL8400523A 1984-02-20 1984-02-20 Geintegreerde logische bufferschakeling. NL8400523A (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL8400523A NL8400523A (nl) 1984-02-20 1984-02-20 Geintegreerde logische bufferschakeling.
US06/698,999 US4697111A (en) 1984-02-20 1985-02-07 Logic boatstrapping circuit having a feedforward kicker circuit
KR1019850000916A KR920006015B1 (ko) 1984-02-20 1985-02-14 집적 논리회로
CA000474307A CA1241387A (en) 1984-02-20 1985-02-14 Integrated logic buffer circuit
JP60028487A JPS60189323A (ja) 1984-02-20 1985-02-18 集積論理回路
EP85200205A EP0154370A1 (en) 1984-02-20 1985-02-19 Integrated logic buffer circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8400523 1984-02-20
NL8400523A NL8400523A (nl) 1984-02-20 1984-02-20 Geintegreerde logische bufferschakeling.

Publications (1)

Publication Number Publication Date
NL8400523A true NL8400523A (nl) 1985-09-16

Family

ID=19843506

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8400523A NL8400523A (nl) 1984-02-20 1984-02-20 Geintegreerde logische bufferschakeling.

Country Status (6)

Country Link
US (1) US4697111A (nl)
EP (1) EP0154370A1 (nl)
JP (1) JPS60189323A (nl)
KR (1) KR920006015B1 (nl)
CA (1) CA1241387A (nl)
NL (1) NL8400523A (nl)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2587567B1 (fr) * 1985-09-17 1987-11-20 Thomson Csf Circuit de conversion d'une entree differentielle en niveaux logiques cmos
DE3739872A1 (de) * 1987-11-25 1989-06-08 Texas Instruments Deutschland Integrierte schaltung
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
KR940004026Y1 (ko) * 1991-05-13 1994-06-17 금성일렉트론 주식회사 바이어스의 스타트업회로
US5153467A (en) * 1991-06-12 1992-10-06 Etron Technology, Inc. Bootstrap circuit for word line driver in semiconductor memory
US5483179A (en) * 1994-04-20 1996-01-09 International Business Machines Corporation Data output drivers with pull-up devices
US5872469A (en) * 1996-04-05 1999-02-16 Analog Devices, Inc. Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge
US6380769B1 (en) * 2000-05-30 2002-04-30 Semiconductor Components Industries Llc Low voltage output drive circuit
JP5106186B2 (ja) * 2008-03-13 2012-12-26 三菱電機株式会社 ドライバ回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946245A (en) * 1975-02-12 1976-03-23 Teletype Corporation Fast-acting feedforward kicker circuit for use with two serially connected inverters
US4042838A (en) * 1976-07-28 1977-08-16 Rockwell International Corporation MOS inverting power driver circuit
US4071783A (en) * 1976-11-29 1978-01-31 International Business Machines Corporation Enhancement/depletion mode field effect transistor driver
US4176289A (en) * 1978-06-23 1979-11-27 Electronic Memories & Magnetics Corporation Driving circuit for integrated circuit semiconductor memory
JPS5687933A (en) * 1979-12-19 1981-07-17 Fujitsu Ltd Bootstrap circuit
US4500799A (en) * 1980-07-28 1985-02-19 Inmos Corporation Bootstrap driver circuits for an MOS memory
US4429237A (en) * 1981-03-20 1984-01-31 International Business Machines Corp. High voltage on chip FET driver
US4443715A (en) * 1982-03-25 1984-04-17 Gte Laboratories Incorporated Driver circuit
JPS5916424A (ja) * 1982-07-19 1984-01-27 Toshiba Corp 半導体回路
JPS5958920A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd バツフア回路

Also Published As

Publication number Publication date
JPS60189323A (ja) 1985-09-26
KR920006015B1 (ko) 1992-07-25
EP0154370A1 (en) 1985-09-11
KR850007179A (ko) 1985-10-30
CA1241387A (en) 1988-08-30
US4697111A (en) 1987-09-29

Similar Documents

Publication Publication Date Title
US5629891A (en) Writable analog reference voltage storage device
US5287011A (en) Power-on detecting circuit desirable for integrated circuit equipped with internal step-down circuit
US5638332A (en) Integrated circuit memory device with balancing circuit including follower amplifier coupled to bit line
US5010259A (en) Voltage boosting circuit and operating method thereof
US5392236A (en) Semiconductor memory device
NL8402764A (nl) Schakeling voor het opwekken van een substraatvoorspanning.
JPS60107857A (ja) 集積回路チツプにおける電圧発生回路
US5546044A (en) Voltage generator circuit providing potentials of opposite polarity
US6268761B1 (en) Booster circuit
US4680488A (en) MOSFET-type driving circuit with capacitive bootstrapping for driving a large capacitive load at high speed
NL8400523A (nl) Geintegreerde logische bufferschakeling.
KR100236875B1 (ko) 센스 앰프 회로를 갖는 반도체 ic 장치
US5355028A (en) Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators
JP2816124B2 (ja) 電圧レベル変換器
US4521703A (en) High speed sense amplifier
US5130581A (en) Sense amplifier in a dynamic RAM having double power lines
US20080252338A1 (en) Single Threshold and Single Conductivity Type Amplifier/Buffer
US5982705A (en) Semiconductor memory device permitting large output current from output buffer
EP0320582A2 (en) Bicmos driver circuit including submicron on-chip voltage source
JP2963047B2 (ja) ほぼ一定の電圧レベルを有するパルス電圧を供給する電圧発生器
US4979088A (en) Integrated high voltage generating system
US20030197554A1 (en) Low-voltage booster circuits and methods of operation thereof
NL8501631A (nl) Niet vluchtige, programmeerbare, statische geheugencel en een niet vluchtig, programmeerbaar statisch geheugen.
US5353252A (en) Semiconductor integrated circuit device having digit line biasing means
US4742253A (en) Integrated insulated-gate field-effect transistor circuit for evaluating the voltage of a node to be sampled against a fixed reference voltage

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed