DE2802595A1 - Schaltungsanordnung mit feldeffekttransistoren zur spannungspegelumsetzung - Google Patents
Schaltungsanordnung mit feldeffekttransistoren zur spannungspegelumsetzungInfo
- Publication number
- DE2802595A1 DE2802595A1 DE19782802595 DE2802595A DE2802595A1 DE 2802595 A1 DE2802595 A1 DE 2802595A1 DE 19782802595 DE19782802595 DE 19782802595 DE 2802595 A DE2802595 A DE 2802595A DE 2802595 A1 DE2802595 A1 DE 2802595A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- type field
- circuit arrangement
- effect transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
- H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
- H03K19/09445—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors with active depletion transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Anmelderin: International Business Machines
\ Corporation, Armonk, N.Y. 10504
moe/se
Schaltungsanordnung mit Feldeffekttransistoren zur Spannuhgspegelumsetzung '
. - "
Die Erfindung betrifft eine mit Feldeffekttransistoren aufgebaute
Schaltungsanordnung zur Spannungspegelumsetzung ent sprechend dem Oberbegriff des Patentanspruchs 1. Im engeren
Sinne bezieht sie sich auf eine mit Feldeffekttransistoren sowohl vom Anreicherungstyp als auch vom Verarmungstyp aufgebaute Schaltungsanordnung,, mit der ein Ausgangsspannungshub
bereitgestellt werden kann, der zur zuverlässigen Ausschaltung von Verarmungstyp-Feldeffekttransistoren einsetzist.
bekanntermaßen weisen Verarmungstyp-Feldeffekttransistoren
flen Vorteil auf, daß bei ihnen der bei Anreicherungstyp-
: ?eldeffektransistoren zu berücksichtigende Sehwellwertspanlungsäbfall
entfällt. Betreibt man solche Verarmungstyp- : Feldeffekttransistoren statt mit einer Eigenvorspannung
ils geschaltete Transistoren, lassen sich damit bessere
SeitablaufSteuerungen und reduzierte Anstiegsverzögerungen
der entsprechenden Schaltungen erreichen. Auf der anderen
Seite ist ein bekannter Nachteil solcher VerarmungstypiPeldeffekttransistoren
darin zu sehen, daß sie sieh nicht mittels, derselben Gate-Source-Vorspannung aussehalten lassen,
die normalerweise zum Ausschalten von Anreicherungstyp-
Der gleichzeitige Einsatz sowohl von Änreicherungs- als j jauch von Verarmungstyp-Feldeffekttransistoren auf einem
gemeinsamen Halbleitersubstrat ist an sich bekannt. Als
ein Beispiel für Schaltungen dieser Art kann die Veröffentlichung im IBM Technical Disclosure Bulletin, Vol. 19,
No. 31, August 1976, Seiten 922-923 angesehen werden.
Feldeffekttransistoren bereitgestellt wird. Dem Vorteil der Vermeidung des Schwellwertspannangsabfalls steht somit der
Nachteil gegenüber, daß eine Null-Vorspannung zwischen Gate und Source nicht zur völligen Unterbindung eines Stromflusises
durch einen solchen Verarmungstyp-Feldeffekttransistor ausreicht.
■In diesem Zusammenhang ist es bereits bekannt, durch AnIe-
;gen einer negativen Vorspannung an das Substrat die Schwellwertspannung
eines N-Kanal Feldeffekttransistors entsprechend anzupassen, vgl. US-PS 3 609 414. Dort wird die Substrat-'
vorspannung jedoch nicht dazu verwendet, im Rahmen einer logischen Schaltung einen Signalspannungshub am Ausgang bereitzustellen,
der gegenüber dem Spannungshub am Eingang unterschiedlich ist. Die Verwendung der Substratvorspannung
;zur zuverlässigen Ausschaltung von Verarmungstyp-Feldeffekttransistoren wurde bisher nicht in Betracht gezogen.
jAufgabe der Erfindung ist es, eine demgegenüber verbesserte
Schaltungsanordnung zur Spannungspegelumsetzung zwischen [Eingang und Ausgang anzugeben, bei der insbesondere der
,Ausgangsspannungshub zur zuverlässigen Ausschaltung von
jVerarmungstyp-Feldeffekttransistoren ausreicht.
iZur Lösung dieser Aufgabe sieht die Erfindung die im Patenti
anspruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung finden sich in den Unteransprüchen. Zusammengefaßt ist eine Eingangsstufe in Form eines Gegentakt-Verstärkers mit einem ersten Paar von Feldeffekttransistoren vorgesehen, die in Reihe 'zwischen einer ersten und einer zweiten Spannungsqueile liegt und mit der von dem logischen Eingangssignal die invertierten und nicht-invertierten SignalzustSnde erhalten werden können. Die Ausführung dieser Stufe als Gegentaktstufe wird wegen der damit möglichen größeren Schaltgeschwin-
anspruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung finden sich in den Unteransprüchen. Zusammengefaßt ist eine Eingangsstufe in Form eines Gegentakt-Verstärkers mit einem ersten Paar von Feldeffekttransistoren vorgesehen, die in Reihe 'zwischen einer ersten und einer zweiten Spannungsqueile liegt und mit der von dem logischen Eingangssignal die invertierten und nicht-invertierten SignalzustSnde erhalten werden können. Die Ausführung dieser Stufe als Gegentaktstufe wird wegen der damit möglichen größeren Schaltgeschwin-
976 046 809831/0714
digkeit bevorzugt. Je nach dem Anwendungsfall kann jedoch
auch ein Lastelement mit Eigenvorspannung eingesetzt werden. Weiterhin ist eine Ausgangsstufe vorgesehen, die zwischen
der ersten Spannungsquelle und einer dritten Spannungsquelle (Substratspannung) liegt, die negativer als die zweite
Spannungsquelle (Masse) ist. Diese Ausgangsstufe enthält ein zweites Paar von in Reihe geschalteten Feldeffekttransistoren
und liefert ein Ausgangssignal mit einem dem Substratspannungswert angenäherten unteren Spannungspegel. Dieser untere Spannungspegel
ist ausreichend niedrig, um Verarmungstyp-Feldeffekt transistoren in etwaigen Folgestufen sicher auszuschalten.
Die Ausführung der die Eingangs- und Ausgangsstufe verbindenden Schaltung ist dabei unter Gesichtspunkten maximaler
Schaltgeschwindigkeit bei möglichst geringem Verlustleistungsverbrauch durchgeführt. Dazu sind nach einer Ausführungsform
eine kapazitive Kopplung und in einer weiteren Ausführungsform ein sog. Bootstrap-Schaltkreis mit einem Kondensator
und einem Verarmungstyp-Feldeffekttransistor vorgesehen, die in Reihe zwischen den Ausgang und das Gate eines der Feldeffekttransistoren
des zweiten Paares geschaltet sind.
Die Erfindung wird im folgenden anhand von Ausführungs-
!beispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
JEs zeigen:
jFig. 1 ein erstes Ausführungsbeispiel der Erfindung;
Fig. 2 ein zugehöriges Spannungsdiagramm zur Erläuterung
der Arbeitsweise der Schaltung nach Fig. 1;
Fig. 3 ein weiteres Ausführungsbeispiel der Erfindung.
976 046 809831/0711
Die in Pig. 1 gezeigte Schaltung ist mit Feldeffekttransistoren vom Anreicherungstyp und vom Verarmungstyp aufgebaut. Durct
den Verarmungstyp-Transistor T1 in Reihe mit dem Anreicherungstyp-Transistor T2 wird eine Eingangsstufe gebildet. Zwar ;
sind in diesem Ausführungsbeispiel alle Transistoren N-Kanal
!Transistoren, in gleicher Weise können jedoch auch bei entsprechender
Anpassung der Spannungspolaritäten P-Kanal Feldeffekttransistoren verwendet werden. Die Drain von T1 ist
mit einer ersten Spannungsquelle +V verbunden, während die !Source von T2 mit einer zweiten Spannungsquelle, in diesem
Fall Massepotential, gekoppelt ist. Die Source von T1 ist elektrisch mit der Drain von T2 zum Schaltungsknoten N1 ver-
ibunden. An der Gate-Elektrode von T1 liegt ein Eingangssignal
in einer Phasenlage (d.h. das nicht-invertierte bzw. direkte Eingangssignal) an, während an der Gate-Elektrode von T2 die
komplementäre Phasenlage des Eingangssignales anliegt. In typischen Fällen wird der im logischen Zuordnungssinn untere
Spannungspegel einen Potentialwert in der Nähe des Massepotentials darstellen, während der im logischen Sinne obere
Spannungspegel potentialmäßig bei +V liegt.
Weiterhin ist eine Ausgangsstufe mit mindestens einem zweiten Paar von Feldeffekttransistoren T3 und T4 vorgesehen. T3 ist
wiederum ein Verarmungstyp-Feldeffekttransistor, dessen Drain mit +V und dessen Source mit der Drain von T4 verbunden ist
und den Augangsschaltungsknoten darstellt. T4 ist ein Anreicherungstyp-Feldeffekttransistor,
dessen Source mit dem Substrat verbunden ist, von dem eine dritte Spannung abgeleitet
wird, die negativer als Massepotential ist. Der mit CL bezeichnete Kondensator am Ausgangssehaltungsknoten symbolisiert
die durch die Folgestufen repräsentierte Lastkapäzität.
Zur Verbindung der Eingangsstufe mit der Ausgangsstufe sind
weitere Schaltungsmittel in Form der Transistoren TS, T6, T7
sowie des Kondensators CB vorgesehen. Die Transistoren T5 und T.
Fi 976 046 809831 /0714
sind VSrOnUtIrIgStS1Pt-TrSnSiStOrOKr während T7 ein Änreicherungs—
jtyp-Feldeffekt-transistor ist. Die Brain des Transistors T6
-ist wiederumt mit. +¥ verbunden* während! die zugehörige Source
t der Brain ?ob/T7 zum Schaltungsknoten M3 gekoppelt ist.
ie Source van 17 ist mit dem Substrat verbunden., so daß
und T7 ein drittes Feldeffekttransistor paar bilden f. das
zwischen der ersten und dritten Spanntingsquelle angeordnet
|ist. Ber Kondensiator G© wird dtirch eine mit dem Sehaltungslcnotea
MI verbttndene Sate-Elefetrode sowie duxeh. eine radt dent
ÖchaltöngsknoteHi SF2 verbundene SorBce-/Öralnzone gebildet.
CB wird in der gezeigten Weise als edm ¥erarEßingsigfp-Feldeffektkondensator
dargestellt, obwohl in gleicher Weise anch
ein darchi eine anreicherTTEngstyp-Struktux zustandekommender
Kondensator Verwendung finden kann. Ein. solcher Verarnumgstyp-Kondensator
weist ein ioneniraplantiertes €ebiet auf P
jdas in. der gleichen Weise hergestellt. wirdr wie das für die
Berstelliing von Feldeffekttransistoren vom, ¥erarmungstyp möglich
ist.» SIs ¥orteil eines ¥erarmungstyp;-Kondensators ist.
es anzusehen,, daß· damit eine über einen größeren Spanmangs-·
bereich mögliehe Signalkoppliing erzielbar ist» Eine derartige
Signalkopplung ist: sogar mit einer KtEll-^orspannung am Gate
dieses latielemenites möglich. T5 ist bezüglich seiner Brain-Source-Schaltstreeke
zwischen N2 und Substrat eingefügt und
darüber hinaus mit dem Sate von 17 sowie dem Sate von T4 gekoppelt.
D&e Sate-Elektroden der transistoren T1S, TG und T3
sind in der gezeigten Weise mit dem Sehaltungsknoten. K3 verbunden.
In Fig. 3 ist ei» weiteres 2tasföhrungsbeispiel der Erfindung
gezeigt« Bie Eingangsstufe ist ähnlich, wie in Fig« t aufgebaut
und weist einen ¥erarmungst.yp-1ran!sist©r Tt ί sowie einen
Anreicherungsty/p-Oiransistor T%2 auf f die in. Reihe geschaltet
zwischen +¥ waä Massepotential liegen. Ber gemeinsame ¥er—
bindungspunfet. an der Source von ΊΓ11 und an der Brain von ΊΗΪ2
bildet den Sehaltungsknoten Mil. Mm. den (Sate-Elektroden von·
FI 376 046
- to -
TIT und Tt 2 liegen, wiederum die gegenpiiasigen Werte des
Eingangssignals.
Die Ausgangsstufe dieser Schaltung enthält ebenfalls ein Paar von Feldeffekttransistoren Tt3 unö TI4, die in Reihe
[zwischen der ersten Spannungsquelle +V und der dritten Spannungsquelle VSUB liegen. In diesem Äusführungsbeispiel
sind jedoch beide Ausgangstransistoren TI3 und Tt4 Anreicherungstyp—Transistoren,
was aus dem in die Koppelschaltung
eingebauten Bootstrap-Schaltungsteil sowie der Sleichspannungspegel-Einstellsehaltung
resultiert, auf die beide noch näher einzugehen sein wird.
!weiterhin ist die Kapazität CB* in gleicher Weise wie CB in
Fig. 1 zur kapazitiven Kopplung der Schaltungsknoten Nt1 und
Nt 2 vorgesehen. CBr ist in diesem Fall wiederum als Verarmungstyp-Kondensator
angenommen, obwohl dafür auch ein Anreicherungstyp-Kondensator eingesetzt werden kann. Der
Verarmungstyp-Transistpr Tt5 ist bezüglich seiner Drain mit
dem Schaltungsknoten Nt2 gekoppelt, während seine Source mit
dem Substrat verbunden ist. In diesem Ausführungsbeispiel
ist das dritte Paar von Feldeffekttransistoren, entsprechend den Transistoren T6 und T7 in Fig. t, durch eine Reihenschaltung
der Transistoren Tt6, Tt7 und TI8 ersetzt. T16 ist ein
Verarmungstyp-Transistor, dessen Drain an +V liegt, während die Source mit der Drain von TtS am Schaltungsknoten Kt4
!verbunden ist. Ti 8 ist ein Verarmungstyp-Feldeffekttransistor s
dessen Source mit der Drain von Tt 7 am Schaltungsknoten Nt 3 verbunden ist. Tt 7 ist ein Anreicherungstyp-Feldeffekttransistor,
dessen Source an der Substratspannung liegt. Wie bereits erläutert wurde, bildet das Substrat eine dritte Spannungsquelle,
die negativer als Massepotential ist. Die Gate-Elektroden von Tt6, TI7 und Tt8 sind gemeinsam an den Schaltungsknoten
Nt2 angeschlossen. Beim Transistor T18 handelt
es sich um einen Transistor mit Eigenvorspannung, dessen
FI 976 046 809831/071*
S ..
iGate-Elektrode mit dem Sehaltungsknoten N13 verbunden ist,
|was auch für die Gate-Elektroden von Tl 5 und T13 gilt. Zu-
!sätzlich ist ein Bootstrap-Kondensator CA (in Form eines Jverarmungstyp-Kondensators) zwischen den Ausgangsknoten am
!gemeinsamen Verbindungspunkt der Source von T13 und der Drain
!von T14 und den Schaltungsknoten N14 am gemeinamen Verbinidungspunkt
der Source von T16 und der Drain von T18 vorgesehen.
jAuch hier gilt, daß die erforderliche Kapazität durch einen Anreicherungstyp-Kondensator dargestellt werden kann. Die
Gate-Elektrode der Kondensatorstruktur für CA ist mit dem iSchaltungsknoten N14 verbunden, während die Souree-/Drainzonen
idieses Elementes mit dem Ausgangsknoten gekoppelt sind. Hinzuweisen
ist besonders auf den Rüekkoppelpfad vom Ausgangsknoten
über die Kapazität CA sowie T18 auf den Sehaltungsknoten
N13 sowie die Gate-Elektrode von T13. Mit der Kapazität
CL1 soll die durch die Folgestufen repräsentierte Lastkapa-[zität
dieses Schaltkreises angedeutet werden. Als weiteres Schaltelement ist in diesem Ausführungsbeispiel noch ein
relativ klein ausgelegter Verarmungstyp-Transistor T19 vorgesehen,
dessen Drain an +V und dessen Source am Ausgang liegt. Das Gate von T19 ist ebenfalls mit dem Ausgang verbunden,
so daß Ti9 mit Eigenvorspannung betrieben wird. Im Falle
sehr langer Impulszeiten wird über T19 die Aufreehterhaltung
des oberen Spannungspegels am Ausgang gewährleistet.
Bekanntermaßen ist für die Betriebseigenschaften von Feldeffekttransistoren
deren Auslegung in der Form bestimmter Weiten-/Längenverhältnisse (W/L) aufschlußreich. Im allgemeiner
weist ein Transistor mit einem kleinen W/L-Verhältnis, d.h. mit einem geringen Aufwand an Halbleiterfläche, eine geringe
Eingangskapazität bei allerdings auch geringen Stromübertragungseigenschaften
auf. Umgekehrt benötigt ein Transistor mit einem großen W/L-Verhältnis relativ mehr Halbleiterfläche
und weist eine höhere Eingangskapazität auf, kann aber erheb-
976 046 809831/0714
I - 12 -
j lieh größere Ströme bereitstellen. In der folgenden Tabelle
sollen, ohne die Erfindung darauf zu beschränken, typische W/L-Verhältnisangaben für die in Pig. I benutzten Schaltelemente
beispielhaft angegeben werden:
T1 T2 T3 T4 T5 T6 T7
10:1 20:1 20:1 85:1
1:50 2,5:1 10:1
Für die Kapazität CB kann ein Wert von ungefähr 7,5 pF und
für CL ein typischer Wert in der Größenordnung von 10 pF angenommen
werden.
Für die in Fig. 3 eingesetzten Schaltelemente gelten die in der folgenden Tabelle zusammengestellten typischen Werte:
TRANSISTOR
T1 | 1 | 6 |
T1 | 2 | 7 |
T1 | 3 | 8 |
T1 | 4 | T19 |
T15 | ||
T1 | ||
T1 | ||
T1 |
10:1 20:1 60:1 85:1
1:50 12:1
9:1
3:1
1:1
FI 976 046
808831/071*
JFür die in diesem Ausführungsbeispiel vorkommenden Kapazitäiten
CB' und CL' können die oben angegebenen typischen Werte
Jangenommen werden, während für den Rückkoppelkondensator
ein typischer Wert von etwa 3 bis 4 pF gelten kann.
Dem Mehraufwand an Halbleiterflache für die Schaltung von
Fig. 3 infolge der zusätzlichen Bauelemente T18, T19 und
jCA sowie der größeren Fläche für T13 steht die demgegenüber
[geringere Verlustleistungsaufnahme sowie die Erzielung des •vollen unteren Spannungspegels VSUB gegenüber.
!Angesichts der obigen Ausführungen zu den W/L-Verhältnissen,
mit denen die Bauelemente an die jeweiligen speziellen Anforderungen angepaßt werden können, ist noch einmal festzustellen,
daß weniger die Anzahl der Bauelemente als deren !individuelle Größenauslegung bei einer Integration ins Gejwicht
fällt. Weiterhin ist festzustellen, daß wegen der gelingen
Eingangskapazität der Eingangsstufen besondere An-If
orderungen an den Ausgang der etwaigen Vorstufen entfallen
jkönnen. Das wäre nicht der Fall r wenn die Eingänge direkt mit
den relativ großen Bauelementen, z.B. T4 oder T14, verbunden
wären.
Die angegebenen Schaltungen liefern bei ihrem Betrieb Impulse, mit denen sowohl Verarmungstyp- als auch Anreicherungstyp-Feldeffekttransistoren
in nachfolgenden Stufen zuverlässig
ausgeschaltet werden können. Der Einsatz von Verarmungstyp-Feldeffekttransistoren
gestattet überdies das Aufladen von Schaltüngsknoten auf die volle Versorgungsspannung +Vf wenn
ihre Gate-Elektroden an +V liegen. Mit Anreicherungstyp-Feldeffekttransistoren
können demgegenüber nur Aufladungen auf einen um den Wert der Schwellwertspannung reduzierten
Potentialwert der Versorgungsspannung erreicht werden. Diese
Vorteile von Verarmungstyp-Feldeffekttransistoren fallen besonders,
bei Anwendungen im Zusammenhang mit Speicherzellen und
976 O46~ ~ ; 809831/0714
ί -14-
peripheren Speicherschaltungen, z.B. Aufladesehaltungen für
Bitleitungen, Decodierer, Verriegelungsstufen oder dergleiichen
ins Gewicht, bei denen ein Schaltungsknoten schnell auf die volle Versorgungsspannung aufgeladen werden soll,
wonach sie praktisch so schnell wieder ausgeschaltet werden können, als wären sie dann nicht mehr länger im. Rahmen der ;
jeweiligen Schaltung vorhanden. Beim Aufbau solcher Wieder- ;
aufladesehaltungen mit Anreicherungstyp-Feldeffekttransistoren :
!würde eine erhebliche Anzahl von Problemen zu bewältigen sein, j
j Wie bereits gesagt wurde, könnte eine Aufladung nur bis zum {um die Schwellenspannung reduzierten Wert der Versorgungs- :
spannung erfolgen und zum andern würde wegen des Betriebs | !der Wiederaufladeelemente als Sourcefolger der endgültige
IPotentialübergang relativ langsam ausfallen.
Ein weiteres wünschenswertes Merkmal bei derartigen Schaltungen ist, daß sie einen sehr schnellen Übergang auf den
unteren Spannungspegel aufweisen. Das ist insbesondere dann von Vorteil, wenn diese Schaltungen zum Abschalten von Vor- j
lade-Elementen in monolithischen Halbleiterspeichern einge- ,
setzt werden sollen. Solche Vorlade-Elemente werden normaler- ;
weise eingesetzt, um vor einer Speicherselektion die Potentiale
der Bitleitungen auszugleichen. Unmittelbar mit dem Auftreten eines Selektionsimpulses ist es jedoch erwünscht,
diese Vorlade-Elemente möglichst schnell absehalten zu können, was durch die angegebenen Schaltkreise möglich ist.
Anhand von Fig. 2 soll im folgenden die Arbeitsweise einer
Schaltung der in Fig. 1 angegebenen Art näher beschrieben werden. Dabei ist angenommen, daß die Eingangssignale einen
unteren Spannungspegel entspreehend Massepotential und einen oberen Spannungspegel entsprechend +V aufweisen. Am Ausgang
sollen die oberen Spannungspegel durch das Potential +V, die unteren logischen Spannungspegel jedoch durch ein dem
Substratpotential VSUB möglichst nahekommendes Potential
Fi 976 Ö46 8 0 9 8 31/0714
dargestellt werden. Um ein Beispiel zu geben, sei beispielsweise für +V ein Wert von ungefähr 5V und ein Substratpotential
von ungefähr -5V angenommen. Die an den Eingängen ;A und B anliegenden Eingangssignale werden als gegenphasige
!Signale zum Gegentaktbetrieb der Eingangsstufe vorausgesetzt.
Das Eingangssignal am Anschluß A kann beispielsweise ;ein Chip-Auswahlimpuls (CS) sein, während bei einem Betrieb
mit einem monolithischen Speicher das Eingangssignal am Anschluß B das dazu gegenphasige Eingangssignal wäre, wenn
,nämlich ein solcher Auswahlvorgang nicht vorliegt. Liegt am jEingang A der obere Spannungspegel, wird T1 voll eingeschaltet,
während infolge des unteren Spannungspegels an B T2 voll ausgeschaltet ist. Dadurch nimmt der Schaltungsknoten N1
den Potential +V an. Festzuhalten ist, daß das Potential am Schaltungsknoten N1 niemals ganz auf Massepotential herunterigeht,
da durch ein Signal mit dem unteren Spannungspegel an
A T1 nie völlig ausgeschaltet wird.
Das Signal an N1 wird kapazitiv auf den Sehaltungsknoten N2
gekoppelt. Da der Schaltungsknoten N2 vorher auf dem Substratpotential
von ungefähr -5V gehalten wurde, wird durch die kapazitive Einkopplung des Signals mit einer Amplitude von
nahezu 5V (4,6V) das Potential an N2 auf etwa -1V erhöht. (Dabei ist ein kleiner Spannungsabfall über dem Kondensator
CB bereits berücksichtigt.) Dadurch wird eine Gate-Source-Vorspannung
von etwa 4V für den Transistor C7 bereitgestellt, der daraufhin einschaltet und den Schaltungsknoten N3 auf
einen Potentialwert nahe dem Substratpotential bringt. Ganz wird das Substratpotential am Schaltungsknoten N3 wegen des
verbleibenden Stromes durch den Verarmungstyp-Transistor T6 nicht erreicht. Der Potentialwert von N3 kann mit etwa -4,5V
angenommen werden. Mit dem Einsehalten von T7 wird auch T4 eingeschaltet und entlädt die Lastkapazität GL, wodurch der
Ausgang ungefähr auf das Substratpotential heruntergezogen wird. Bei einer Spannung von -4,5V an N3 befindet sich T3 im
FI 976 046 809831/0714
iZustand geringer Leitfähigkeit (hochohmig), wobei jedoch weiter-
.hin ein Reststrom fließen kann, da T3 ein Verarmungstyp-Feld- '
ieffekttransistor ist. Aus diesem Grund geht das Potential ;
am Ausgang nicht vollständig auf den Wert der Substratspan- j
nung, sondern nur auf ungefähr -4,5V herunter. Dadurch wird j
ein Gleichstrompfad von +V über T3 und T4 nach VSUB gebildet, !
der in manchen Anwendungsfällen unerwünscht sein kann und !
durch die Ausführungsform entsprechend Fig. 3 beseitigt j
jwird. j
ι j
i Beim Umschalten des Eingangssignals wird T2 wieder eingeschal- ;
tet und T1 ausgeschaltet. Dadurch geht das Potential des i Schaltungsknotens NT auf ungefähr 0,4V, d.h. etwa Massepotential.
Dieser negative Impulsübergang wird über den Kondensator CB auf den Schaltungsknoten 2 gekoppelt, der
dadurch das Substratpotential von -5V annimmt und T7 und T4
ausschaltet. Beim Ausschalten von T7 wird der Sehaltungsknoten j ÜT3 über T6 auf +V aufgeladen, wodurch T5 voll eingeschaltet
wird und dadurch den Schaltungsknoten N2 auf Substratpotential hält. Eine wichtige Punktion von T5 besteht darin,
den Schaltungsknoten N2 auf dem Substratpotential zu halten, um über CB eine Vorspannung von ungefähr 5V aufrechtzuerhalten.
Durch die Aufladung des Schaltungsknotens N3 auf +V wird ferner T3 voll eingeschaltet und bringt das Potential am Ausgang
auf +V, wodurch die Lastkapazität auf +V aufgeladen wird.
Jnter Bezugnahme auf Fig. 3 sollen im folgenden einige mit
wenigen zusätzlichen Bauelementen erzielbare Verbesserungen hinsichtlich einer gegenüber Fig. 1 erzielbaren geringeren
/erlustleistung erläutert werden. Für die Eingangssignale
werden dazu mit der obigen Beschreibung vergleichbare Spaniungspegel
angenommen. Liegt an A1 ein Eingangssignal mit lern oberen Spannungspegel und gleichzeitig an B! ein Signal
:nit dem unteren Spannungspegel, wird T11 voll eingeschaltet
FI 976 046 809831/0714
!und Τ12 voll ausgeschaltet, so daß der Schaltungsknoten N11
Idas Potential +V annimmt. Dieses Signal wird kapazitiv auf
j den Schaltungsknoten N12 gekoppelt. Nimmt man an, daß +V
etwa 5V beträgt, beträgt der Potentialübergang etwa 5V, wo- !durch der Schaltungsknoten N12 vom Substratpotential auf !
j etwa Massepotential angehoben wird. Dadurch werden T14 und j
j TI 7 ein- und T16 ausgeschaltet. T14 entlädt dabei die Last- ί
ikapazität CL' auf das Substratpotential. Beim Einsehalten von ]
i ;
;T17 wird der Schaltungsknoten N13 auf nahezu Substratpotential ι
!gebracht, wodurch T13 voll ausschaltet. Zu diesem Zeitpunkt
j existiert kein Gleichstrompfad von +V zum Substrat außer über Iden Verarmungstyp-Peldeffekttransistor T19, der jedoch so
,klein ausgelegt ist, daß darüber nur ein hinsichtlich der !Verlustleistung vernaehlässigbarer Strom fließen kann, was
ϊgleichermaßen für die Reihenschaltung von T16, T18 und T17
j gilt.
Geht das Signal am Eingang A1 wieder auf den unteren Spannunspegel
während das Signal am Eingang B1 auf den oberen
Spannungspegel übergeht, wird T11 wieder in seinen geringen
Leitfähigkeitszustand geschaltet und T12 voll eingeschaltet.
Dadurch wird der Schaltungsknoten N11 von +V auf nahezu Massepotential entladen, wobei der kleine Reststrom durch
T11 berücksichtigt ist. Dieser negative Signalübergang wird über den Kondensator CB1 auf den Schaltungsknoten N12 gekoppelt,
der dadurch wieder auf das Substratpotential zurückgeht und dabei die Transistoren TI4, T16 und T17 absehaltet. T15 wird
durch den oberen Spannungspegel am Sehaltungsknoten N13 eingeschaltet,
wodurch sichergestellt ist, daß der Sehaltungsknoten N12 auf einem Potentialwert nahe VSUB bleibt, so daß über
dem Kondensator CB1 eine Vorspannung von 5V aufrechterhalten
bleibt. In diesem Zusammenhang ist festzuhalten, daß, wie in der Schaltung nach Pig. 1, die Potentialdifferenz über CB·
entweder durch Massepotential gegenüber VSUB oder durch +V gegenüber Massepotential gebildet wird. Weiterhin ist fest-
976 046 8098 31/07
i - 18 -
j ;
!zuhalten, daß der Schaltungsknoten N14 über den Stromfluß
!durch T16 auf etwa +V aufgeladen war. Wird T14 ausgeschaltet, !
beginnt das Potential am Ausgang anzusteigen. Dieser Spannungsjübergang
am Ausgang wird über den Bootstrap-Kondensator CA jauf den Schaltungsknoten N14 gekoppelt, der dadurch auf
|einen Potentialwert über +V angehoben wird. In an sieh be- ;
jkannter Bootstrap-Wirkungsweise wird beim Anstieg des Aus- · Igangspotentials auf +V für die Sehaltungsknoten N14, NI3 sowie
!das Gate von T13 ein Potentialwert größer als +V erreicht, ;
!wodurch der Ausgangsknoten auf den vollen Wert +V der Verjsorgungsspannung
ansteigen kann. Bei sehr langen Impulsjzeiten wird über den Transistor T19 genügend Strom auf den
!Ausgangsknoten geliefert, um ihn auf +V zu halten, selbst jwenn das Potential am Sehaltungsknoten N13 auf +V oder darunter
abnehmen sollte.
Damit ist eine Schaltung angegeben, mit der Verarmungstyp- i
Feldeffekttransistorschaltungen zuverlässig und schnell ausgeschaltet werden können. Werden solche Sehaltungsanordnungen im
Zusammenhang mit Vorladeschaltungen im Rahmen monolithischer Speicheranordnungen eingesetzt, können sie direkt als Aufladespannungsguelle
dienen, um ausreichend negative Spannungen zum ausschalten der Verarmungstyp-Bauelemente zu liefern, wodurch
Gleichstromverluste und eine unerwünscht hohe Dauerverlustleistung in den peripheren Speicherschaltungen vermieden
werden können.
976 046 809831/0714
L e e r s e ί t e
Claims (1)
- PATENTANSPRÜCHESchaltungsanordnung zur Spannungspegelumsetzung von Binärsignalen mit in einem gemeinsamen Halbleitersubstrat angeordneten Änreicherungstyp- und Verarmungstyp-Feldeffekttransistoren sowie daraus gebildeten Gegentaktstufen, insbesondere zur Bereitstellung potentialmäßig zuverlässiger Ausschaltspannungen für Verarmungstyp-Feldeffekttransistoren in Folgeschaltkreisen, gekennzeichnet durch eine an sich bekannte Eingangsgegentaktstufe mit einem ersten Paar von Feldeffekttransistoren (Ti7 T2; T11, T12), die zwischen einem ersten und einen zweiten Betriebspotential in Reihe geschaltet sind, sowie durch eine über Koppelschaltmittel damit verbundene Ausgangsstufe mit einem zweiten Paar von Feldeffekttransistoren (T3, T4; T13, T14), die zwischen dem ersten und einem dritten, vom Substratpotential abgeleiteten Betriebspotential in Reihe geschaltet sind und deren gemeinsamer Verbindungspunkt den Schaltungsausgang bildet.2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Koppelschaltmittel mindestens zwei weitere Feldeffekttransistoren (T6, T7; T16-T18) umfassen, die zwischen dem ersten und dem dritten Betriebspotential in Reihe geschaltet sind.Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Koppelschaltmittel weiterhin einen Kondensator (CB, CB1) zur Herstellung einer Kopplung einer Eingangsstufe mit der Ausgangsstufe und einem der weiteren Feldeffekttransistoren (T7, T17) sowie einen Verarmungstyp-Feldeffekttransistor (T5, T15) umfassen, dessen Drain-Source-Schaltstrecke zwischen dem Kondensator und dem dritten Betriebspotential (V SUB) liegt.«»"<>«■ I0B831/Q7UORIGINAL INSPECTED4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Kondensator (CB, CB1) als Feldeffekttransistorstruktur ausgebildet ist, dessen Gate mit der Eingangsstufe verbunden ist und über dessen Gate-Vorspannung im Halbleitersubstrat unterhalb der Gate-Elektrode ein Inversionsbereich aufrechterhalten wird.5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Verarmungstyp-Feldeffekttransistor (T5, T15) hinsichtlich seines Drain-Gebietes elektrischmit der Source und/oder Drain der den Kondensator dar- ; stellenden Feldeffekttransistorstruktur verbunden ist.6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 2, dadurch gekenn-ί zeichnet, daß die .im Rahmen der Koppelschaltmittel vor- : gesehenen weiteren Feldeffekttransistoren aus der Reihen- ; schaltung eines ersten Feldeffekttransistors (T7) vom Anreicherungstyp und eines zweiten Feldeffekttransistors i (T6) vom Verarmungstyp bestehen, daß die Drain des Ver- , armungstyp-Feldeffekttransistors (T6) mit dem ersten j Betriebspotential, die Source des Anreicherungstyp-Feld- j effekttransistors (T7) mit dem dritten Betriebspotential i sowie die Source des Verarmungstyp-Feldeffekttransistors mit der Drain des Anreicherungstyp-Feldeffekttransistors verbunden ist. |i Schaltungsanordnung nach einem der Ansprüche 1 bis 5, ins·?besondere nach Anspruch 2, dadurch gekennzeichnet, daß i die im Rahmen der Koppelschaltmittel vorgesehenen wei- j teren Feldeffekttransistoren aus der Reihenschaltung eines ersten sowie eines zweiten Verarmungstyp-Feldeffekttransistors (T15, T18) sowie eines dritten Anreicherungstyp-Feldeffekttransistors (T17) bestehen, daß die Drain des ersten Verarmungstyp-Feldeffekttransistors (T16 an das erste Betriebspotential, die Drain des zwei-PI 976 O46 809831/0?Uten Verarmungstyp-Feldeffekttransistors (T18) an die Source des ersten Feldeffekttransistors (T16), die Drain des dritten Feldeffekttransistors (T17) vom Anr eicher ungs-! typ mit der Source des zweiten Verarmungstyp-Feldeffekttransistors (T18) und die Source des Anreicherungstyp-Feldeffekttransistors (T17) an das dritte Betriebspotential (V SUB) angeschlossen ist.Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,daß ein Bootstrap-Kondensator (CA) zwischen den Schaltungsausgang und den gemeinsamen Verbindungspunkt der beiden Verarmungstyp-Feldeffekttransistoren (T16, T18) der im Rahmen der Koppelschaltmittel vorgesehenen weiteren Feldeffekttransistoren eingeschaltet ist.Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der Bootstrap-Kondensator (GA) als Feldeffekttransistorstruktur, insbesondere vom Verarmungstyp, ausgebildet ist, dessen Gate mit dem gemeinsamen Verbindungspunkt der beiden Verarmungstyp-Feldeffekttransistoren (T16, T18) und dessen Source und/oder Drain mit dem Schaltungsausgang verbunden ist.lö. Schaltungsanordnung nach einem der vorhergehenden Ansprüche , dadurch gekennzeichnet, daß die Eingangsstufe aus der Reihenschaltung eines Anreicherungstyp-Feldeffekttransistors (T2, T12) und eines Verarmungstyp-Feldeffekttransistors (T1, T11) besteht, deren jeweilige Gate-Elektroden mit Eingängen für die in gegenphasiger Form vorliegenden Eingangssignale verbunden sind.11. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das in der Ausgangsstufe vorgesehene Paar von Feldeffekttransistoren (T6, T7) aus einem Verarmungstyp-Feldeffekttransistor undFi 976 046 809831/0714- 4 einem Anreicherungstyp-Feldeffekttransistor besteht.12. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das in der Ausgangsstufe vorgesehene weitere Paar von Feldeffekttransistoren (T13, T14) aus zwei in Reihe geschalteten Anreieherungstyp-Feldeffekttransistoren besteht.13. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen den Schaltungsausgang und das erste Betriebspotential die Drain-Source-Schaltstrecke eines weiteren Feldeffekttransistors vom Verarmungstyp (T19) eingeschaltet ist, dessen Gate-Elektrode mit dem Schaltungsausgang verbunden ist.046 809831/07 U
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/764,494 US4093875A (en) | 1977-01-31 | 1977-01-31 | Field effect transistor (FET) circuit utilizing substrate potential for turning off depletion mode devices |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2802595A1 true DE2802595A1 (de) | 1978-08-03 |
DE2802595C2 DE2802595C2 (de) | 1985-04-18 |
Family
ID=25070892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2802595A Expired DE2802595C2 (de) | 1977-01-31 | 1978-01-21 | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4093875A (de) |
JP (1) | JPS5396660A (de) |
DE (1) | DE2802595C2 (de) |
FR (1) | FR2379200A1 (de) |
GB (1) | GB1542239A (de) |
IT (1) | IT1114184B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1573771A (en) * | 1977-09-26 | 1980-08-28 | Philips Electronic Associated | Buffer circuit |
US4176289A (en) * | 1978-06-23 | 1979-11-27 | Electronic Memories & Magnetics Corporation | Driving circuit for integrated circuit semiconductor memory |
US4356412A (en) * | 1979-03-05 | 1982-10-26 | Motorola, Inc. | Substrate bias regulator |
US4570244A (en) * | 1980-07-28 | 1986-02-11 | Inmos Corporation | Bootstrap driver for a static RAM |
US4500799A (en) * | 1980-07-28 | 1985-02-19 | Inmos Corporation | Bootstrap driver circuits for an MOS memory |
JPS5750109A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | High impedance circuit for integrated circuit |
JPS5936427A (ja) * | 1982-08-24 | 1984-02-28 | Mitsubishi Electric Corp | 出力回路 |
IT1185851B (it) * | 1985-08-02 | 1987-11-18 | Sgs Microelettronica Spa | Circuito di pilotaggio con boctstrap in tecnologia n-mos per carichi capacitivi |
US5514995A (en) * | 1995-01-30 | 1996-05-07 | Micrel, Inc. | PCMCIA power interface |
CN103178811A (zh) * | 2011-12-24 | 2013-06-26 | 鸿富锦精密工业(深圳)有限公司 | 卡装置驱动电路 |
US9048838B2 (en) * | 2013-10-30 | 2015-06-02 | Infineon Technologies Austria Ag | Switching circuit |
US9525063B2 (en) | 2013-10-30 | 2016-12-20 | Infineon Technologies Austria Ag | Switching circuit |
JP6470284B2 (ja) * | 2013-11-15 | 2019-02-13 | 日本テキサス・インスツルメンツ合同会社 | デプリーションモードトランジスタを制御するための方法及び回路要素 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3609414A (en) * | 1968-08-20 | 1971-09-28 | Ibm | Apparatus for stabilizing field effect transistor thresholds |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3912948A (en) * | 1971-08-30 | 1975-10-14 | Nat Semiconductor Corp | Mos bootstrap inverter circuit |
US4016476A (en) * | 1972-09-20 | 1977-04-05 | Citizen Watch Co., Ltd. | Booster circuits |
JPS49114337A (de) * | 1973-02-28 | 1974-10-31 | ||
US3938108A (en) * | 1975-02-03 | 1976-02-10 | Intel Corporation | Erasable programmable read-only memory |
DE2521949A1 (de) * | 1975-05-16 | 1976-11-25 | Itt Ind Gmbh Deutsche | Monolithisch integrierbare mis- treiberstufe |
US3995172A (en) * | 1975-06-05 | 1976-11-30 | International Business Machines Corporation | Enhancement-and depletion-type field effect transistors connected in parallel |
-
1977
- 1977-01-31 US US05/764,494 patent/US4093875A/en not_active Expired - Lifetime
- 1977-12-12 JP JP14825777A patent/JPS5396660A/ja active Granted
- 1977-12-19 GB GB7752712A patent/GB1542239A/en not_active Expired
- 1977-12-22 IT IT31119/77A patent/IT1114184B/it active
- 1977-12-23 FR FR7739914A patent/FR2379200A1/fr active Granted
-
1978
- 1978-01-21 DE DE2802595A patent/DE2802595C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3609414A (en) * | 1968-08-20 | 1971-09-28 | Ibm | Apparatus for stabilizing field effect transistor thresholds |
Non-Patent Citations (1)
Title |
---|
US-Z.: IBM-Technical Disclosure Bulletin, Vol.19, Nr.3, Aug.1976, S.922-923 * |
Also Published As
Publication number | Publication date |
---|---|
JPS5737257B2 (de) | 1982-08-09 |
JPS5396660A (en) | 1978-08-24 |
GB1542239A (en) | 1979-03-14 |
FR2379200B1 (de) | 1980-08-22 |
IT1114184B (it) | 1986-01-27 |
FR2379200A1 (fr) | 1978-08-25 |
DE2802595C2 (de) | 1985-04-18 |
US4093875A (en) | 1978-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10307320B4 (de) | Treiberschaltung | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
DE2544974A1 (de) | Anordnung zum darstellen logischer funktionen | |
DE2534181A1 (de) | Schaltungsanordnung zur anpassung von spannungspegeln | |
DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
DE2802595A1 (de) | Schaltungsanordnung mit feldeffekttransistoren zur spannungspegelumsetzung | |
DE2647892A1 (de) | Eingabepufferschaltung | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE2823854A1 (de) | Integrierte halbleiterspeichervorrichtung | |
DE3101520A1 (de) | Monolithisch integrierter halbleiterspeicher | |
DE4117882C2 (de) | ||
DE3107902C2 (de) | Integrierte MOS-Schaltung | |
DE2835692B2 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
DE4331542C2 (de) | Eingabeschaltung für integrierte Halbleiterschaltungsvorrichtung | |
DE2929383A1 (de) | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren | |
DE2825443C2 (de) | Logische Schaltung mit Feldeffekt- Transistoren | |
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen | |
DE2825444A1 (de) | Schaltungsanordnung zur phasenaufspaltung eines binaersignals | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
EP0009085B1 (de) | Verriegelungsschaltung zur Phasenaufspaltung und Pegelumsetzung eines TTL-Eingangssignals mit Feldeffekttransistoren und entsprechendes Betriebsverfahren | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE4237001A1 (en) | CMOS logic input buffer threshold circuit e.g. for DRAM or microcomputer IC - has CMOS inverter comprising two series FETs of different conductivity and third FET in parallel having conductivity controlled w.r.t. supply voltage | |
DE2448099A1 (de) | Dekodierschaltung mit komplementaeren feldeffekttransistoren | |
DE3940358C2 (de) | ||
EP0081208A2 (de) | Statische Speicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |