JP5241685B2 - 位相歪みのない電圧レベル変換器 - Google Patents

Description

本発明は、電圧レベル変換器に関し、特に、半導体集積回路に用いられる電圧レベル変換器に生じる信号位相歪みを除去する電圧レベル変換器に関するものである。

例えば、システムオンチップ（ＳＯＣ）構造を有する集積回路の先端集積回路（ＩＣ）では、何百万または何千万またはそれ以上の半導体装置が通常、相互接続されて複雑な電子システムを形成し、例えば、無線通信、リアルタイムマルチメディアストリーミングなどの各種の信号処理機能を実行するのに用いられることができる。このレベルの複雑さを有する先端集積回路は、通常、複数の機能モジュールを含む。各モジュールは、特定の信号処理タスクを実行し、且つ統合された機能モジュールは、既定の全システム機能を満たす。例えば、システムオンチップは、入力信号を処理する、１つ以上の組み込み型マイクロプロセッサ、マイクロプロセッサで処理されたデータを処理する、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）などの１つ以上の組み込みメモリモジュール、外界信号と集積回路間の１つ以上の入力／出力（Ｉ／Ｏ）インターフェースと、各種のオンチップ機能モジュール間のＩ／Ｏインターフェースを含むことができる。

異なる供給電圧は、通常、各種の機能回路モジュールを必要としてそれらの所望の機能を実行する。例えば、埋め込まれたＳＲＡＭモジュールは、その動作に用いる例えば０.９Ｖの低供給電圧を必要とし、組み込みプロセッサは、１.２Ｖの中間値の供給電圧を必要とし、２.５Ｖの高供給電圧は、Ｉ／Ｏインターフェース回路に必要とされることができる。供給電圧の視点から見ると、このような構造を有するＩＣも通常、マルチ電圧システムとして言われる。

ＩＣに複数の供給電圧を統合した時、レベル変換器（レベルシフタとも言われる）は、通常、低供給電圧のモジュールが高電圧でのモジュールを駆動しなければならない時、またはその逆の時に必要になる。図１は、ＩＣ内の１つの供給電圧域からの電圧信号をＩＣ内の他の供給電圧域の電圧信号に変換する時に用いられる、現存するレベルシフタを図示している。比較的小さい振幅を有する相補入力信号ＩとＩｂａｒ（Ｉバー）は、比較的高い振幅を有する出力信号ＱとＱｂａｒ（Ｑバー）（例えばＶＤＤＨ）にレベルシフトされる。相補出力信号ＱとＱｂａｒは、一対の相補ノードで発生される。

図２ａは、相補出力信号ＱとＱｂａｒの遷移が入力信号ＩとＩｂａｒの遷移（過渡）の後に続くのを図示している。しかし、このレベル変換器の遅延は、供給電圧、トランジスタの大きさと、温度の変化（通常ＰＶＴ変化と言われる）に対してかなり敏感である。結果、入力信号は、レベル変換器を通過した後、劣化または歪曲される可能性がある。例えば、図２ａでは、原信号は周期Ｔ_ｏｒｇを有し、変換された信号は周期Ｔ_ｔｒｌを有し、それぞれ測定された周期は、信号の遷移エッジの中間点に対応する。ＰＶＴ変化により、上昇遅延Ｔ_ｄｒと下降遅延Ｔ_ｄｆが異なるため、周期Ｔ_ｔｒｌとＴ_ｏｒｇ間の好ましくない不一致となる位相歪みを生じる。

図２ｂは、上述の位相歪みの結果を図示している。入力アイダイアグラムは、交差点が入力信号の遷移エッジの中間点の付近に位置する、入力信号波形ＩとＩｂａｒの信号マージンを図示している。しかし、相補出力信号ＱとＱｂａｒの交差点は、それらの遷移エッジの中間点付近の位置から大きくシフトされ、出力信号の上昇（立上り）と下降（立下り）エッジの傾斜は、位相歪みにより、変動する。よって、出力信号波形のアイダイアグラムが歪曲され、アイダイアグラムに比べて十分なマージンが維持されない可能性がある。

半導体集積回路に用いられる電圧レベル変換器に生じる信号位相歪みを除去する電圧レベル変換器を提供する。

減少した信号位相歪みを有する電圧レベル変換回路を提供する本発明の好適な実施例によって、これらと他の問題が解決または回避され、技術的に有益な特性が得られる。電圧レベル変換回路は、レベルシフト回路とその後に続く単位間隔復元回路を含む。レベルシフト回路は、相補入力電圧信号を受けて、異なる電圧レベルを有する信号に変換する。単位間隔復元回路は、レベルシフト回路からの出力信号に応答して、原入力信号の周期を無い又は無視してよい位相歪みで復元する１つ以上の出力信号を発生する。

本発明の１つの態様によれば、電圧レベル変換回路は、電圧レベルシフト回路を含む。電圧レベルシフト回路は、第１入力電圧信号と第２入力電圧信号に応答して第３と第４電圧信号を出力し、第１入力電圧信号と第２入力電圧信号は、第１電圧レベルにあり、互いに相補し、第３と第４電圧信号は、第２電圧レベルにある。電圧レベル変換回路は、単位間隔復元回路も含む。単位間隔復元回路は、第３と第４電圧信号に応答して第２電圧レベルで第５電圧信号を出力し、第５電圧信号の周期は、第１電圧信号の周期と実質的に類似する。また、第５電圧信号は、上昇エッジと下降エッジを含み、第５電圧信号の上昇エッジが第３電圧信号の上昇エッジによって始動されて実質的に合わせられ、第５電圧信号の下降エッジが第４電圧信号の上昇エッジによって始動されて実質的に合わせられる。また、第４電圧信号の上昇エッジは、第３電圧信号の下降エッジによって始動され、第３電圧信号の下降エッジは、第２入力電圧信号の上昇エッジによって始動され、第３電圧信号の上昇エッジは、第４電圧信号の下降エッジによって始動され、第４電圧信号の下降エッジは、第１入力電圧信号の上昇エッジによって始動される。さらに、単位間隔復元回路は、ｐチャネルＭＯＳＦＥＴと直列のｎチャネルＭＯＳＦＥＴを含み、ｐチャネルＭＯＳＦＥＴのソースは、第３電圧信号に接続され、ｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴのゲートは、第４電圧信号によって駆動され、第５電圧信号は、ｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴのドレインに接続されたノードから導かれる。

本発明のもう１つの態様によれば、電圧レベル変換回路は、電圧レベルシフト回路を含む。電圧レベルシフト回路は、第１電圧レベルの第１入力電圧信号と、相補する第２入力電圧信号に応答して、第２電圧レベルで第３電圧信号と、相補する第４電圧信号を出力する。電圧レベル変換回路は、単位間隔復元回路も含む。単位間隔復元回路は、第３電圧信号と、相補する第４電圧信号に応答して、第２電圧レベルで、第１入力電圧信号を出力し、第１出力電圧信号の周期は、第１入力電圧信号の周期に実質的に類似する。また、第２入力信号の上昇エッジは、第３電圧信号を始動して高電圧状態から低電圧状態に変え、第４電圧信号を始動して低電圧状態から高電圧状態に変え、第１出力電圧信号を始動して高電圧状態から低電圧状態に変える。また、第１入力信号の上昇エッジは、第４電圧信号を始動して高電圧状態から低電圧状態に変え、第３電圧信号を始動して低電圧状態から高電圧状態に変え、第１出力電圧信号を始動して低電圧状態から高電圧状態に変える。さらに、単位間隔復元回路は、ｐチャネルＭＯＳＦＥＴと直列のｎチャネルＭＯＳＦＥＴを含み、第３ｐチャネルＭＯＳＦＥＴのソースは、第３電圧信号に接続され、ｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴのゲートは、相補する第４電圧信号によって駆動され、第５電圧信号は、ｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴのドレインに接続されたノードから導かれる。

本発明の実施例は、いくつかの有益な特性を有する。位相歪みは、大幅に減少され、実質的に除去される可能性もある。本発明の実施例は、データとクロックのデューティーサイクル補正の両方を支持し、実質的にプロセスの変化に影響されなくなる。

位相歪みを有するおそれがある一対の相補出力信号を発生するレベルシフタを示している。 変換された信号が原信号から発生された時の位相歪み発生を示している。 変換された信号が原信号から発生された時の位相歪み発生を示している。 出力信号が無いか、無視してよい位相歪みのある原入力信号の周期を復元した、例示実施例のブロック図を示している。 例示実施例の入出力信号のタイミング図を示している。 例示実施例の入出力信号の例示時系列を示している。 例示実施例の入出力信号のタイミング図を示している。 例示実施例を実施するのに用いられる各種の回路図を示している。 例示実施例を実施するのに用いられる各種の回路図を示している。 例示実施例を実施するのに用いられる各種の回路図を示している。 例示実施例を実施するのに用いられる各種の回路図を示している。 例示実施例を実施するのに用いられる各種の回路図を示している。

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
［実施例］

信号通信中の位相歪みを除去する新しい方法が提供される。以下、本発明の実施例の変形が論じられる。本発明の各種の図と説明的な実施例中、同じ参照番号が同じ要素を示すのに用いられる。

図３は、本発明の実施例のブロック図を示している。上述のように、入力信号ＩとＩｂａｒがレベルシフタを通過した後、ＰＶＴ変化により、望ましくない、しばしば不可避の位相歪みがレベルシフタに発生される。その結果、相補出力信号ＱとＱｂａｒが入力信号ＩとＩｂａｒに比べて歪曲される。信号劣化を補正し、歪曲された出力信号の位相を復元するために、相補出力信号ＱとＱｂａｒが相補出力信号ＱとＱｂａｒから復元された出力信号ＺとＺｂａｒ、または両者を発生する単位間隔復元回路の中に入力される。復元された出力信号Ｚは、入力信号Ｉの単位周期と実質的に同じ単位周期を有することが好ましい。単位間隔復元回路は、相補出力信号ＱとＱｂａｒの上昇と下降エッジを検出する機能を有し、検出された上昇と下降エッジに基づいて、復元された出力信号ＺとＺｂａｒ、または両者を再発生する。注意するのは、説明全体をとおして、入力信号と出力信号は、ＩとＱとして表示され、それらの相補信号は、それぞれＩｂａｒとＱｂａｒとして表示される。しかし、当業者にはわかるように、相補符号ＩとＩｂａｒと、ＱとＱｂａｒは、互いに対応し、交換することができる。

図４は、レベルシフタから入力信号ＩとＩｂａｒと出力信号ＱとＱｂａｒの例示の時系列を概略的に示しており、水平方向は、時間ｔを示している。例示の入力信号Ｉは、始めに高電圧レベル（即ち高い状態、状態１）を有し、続いて信号は、低電圧レベル（即ち低い状態、状態０）に変換した後、上昇して状態１に戻る。よって、信号Ｉは、時間点ＡとＤ間の単位過渡（ｔｒａｎｓｉｔｉｏｎ）を有する。下降点が信号Ｉの下降エッジの中間点である時間ｔ（Ａ）にあると仮定し、上昇点が信号Ｉの上昇エッジの中間点である時間ｔ（Ｄ）にあると仮定した場合、周期（または単位間隔）Ｔ_ｐｅｒは、ｔ（Ｄ）〜ｔ（Ａ）である。同様に、反転した入力信号Ｉｂａｒは、周期Ｔ_ｐｅｒを有する。当業者にはわかるように、上昇と下降点は、中間点でなく、それぞれの上昇と下降エッジの異なるレベルで定めてもよい。

相補出力信号ＱとＱｂａｒの遷移は、入力信号ＩとＩｂａｒの遷移の後に続く。しかし、レベルシフト回路（図３）による遅延のために、出力信号Ｑの下降中間点は、時間ｔ（Ｂ）にあり、出力信号Ｑの上昇中間点は、時間ｔ（Ｆ）にある。相補出力信号Ｑｂａｒの上昇中間点は、時間ｔ（Ｃ）にあり、相補出力信号Ｑｂａｒの下降中間点は、時間ｔ（Ｅ）にある。入力信号Ｉの下降中間点ｔ（Ａ）に対応して、出力信号Ｑの下降遅延はｔ_ｄｆであり、相補出力信号Ｑｂａｒの上昇遅延はｔ_ｄｒである。同様に、入力信号Ｉの上昇中間点ｔ（Ｄ）に対応して、出力信号Ｑの上昇遅延はｔ_ｄｒであり、相補出力信号Ｑｂａｒの下降遅延はｔ_ｄｆである。よって、下記の式を導くことができる：
t(B) = t(A) + t_df (式1)
t(C) = t(A) + t_dr (式2)
t(D) = t(A) + t_per (式3)
t(E) = t(A) + t_per + t_df (式4)
t(F) = t(A) + t_per + t_dr (式5)

従って、時間ｔ（Ｅ）と時間ｔ（Ｂ）間の時間差は：
t(E) - t(B) = (t(A) + t_per + t_df) - (t(A) + t_df) = t_per (式6)
である。

よって、入力信号ＩとＩｂａｒの原周期ｔ_ｐｅｒは、相補出力信号Ｑｂａｒの下降中間点（Ｅ）から信号Ｑの下降中間点（Ｂ）を差し引くことで復元することができる。

同様に、時間ｔ（Ｆ）と時間ｔ（Ｃ）間の時間差は：
t(F) - t(C) = (t(A) + t_per + t_dr) - (t(A) + t_dr) = t_per (式7)
である。

入力信号Ｉの原周期ｔ_ｐｅｒ（従って、原位相）は、信号Ｑの上昇中間点（Ｆ）から相補信号Ｑｂａｒの上昇中間点（Ｃ）を差し引くことで復元することができる。注意するのは、時間点ＦとＣに対応するエッジが同一方向（両方とも上昇エッジである）にあり、時間点ＥとＢに対応するエッジが同一方向（両方とも下降エッジである）にあることである。

言い換えれば、歪曲−発生レベルシフト回路の後に単位間隔復元回路が加えられた場合、間隔復元回路は、相補信号Ｑｂａｒの上昇エッジと後に続く信号Ｑの上昇エッジに対応して始動する出力信号Ｚを出力し、原入力信号ＩとＩｂａｒの周期は、無いか、無視してよい歪みで復元されたデータ経路から復元することができる。例えば、図４では、原入力信号Ｉは、下降エッジが相補信号Ｑｂａｒ（図４の矢印“Ｒ１”）の上昇エッジによって始動され、上昇エッジが信号Ｑ（図４の矢印“Ｒ２”）の上昇エッジに始動された出力信号Ｚによって復元される。上述が達成された時、単位間隔復元回路の出力信号Ｚは、無いか、無視してよい歪みで原入力信号Ｉの周期を復元する。類似の動作方式では、Ｚが信号Ｑの下降エッジと後に続く相補信号Ｑｂａｒの下降エッジに対応して始動した場合、単位間隔復元回路の出力信号Ｚも原入力信号Ｉの周期を復元することができる。一例として、Ｚの上昇エッジは、信号Ｑの下降エッジに応答し、Ｚの下降エッジは、相補信号Ｑｂａｒの下降エッジに応答する。また、単位間隔復元回路は又無視してよい位相歪みで原入力信号Ｉｂａｒを表示する相補信号Ｚｂａｒを出力することができる。好ましくは、相補信号Ｚｂａｒは、信号時間ｔにある出力信号Ｚの鏡面反射信号（ｍｉｒｒｏｒｅｄ ｖｅｒｓｉｏｎ）であるが、本発明の各種の実施例は、出力信号ＺとＺｂａｒ間の対称表示のみに限定するものではない。

図５は、入力信号ＩとＩｂａｒと、レベルシフト回路からの出力信号ＱとＱｂａｒと、図３に対応して示された本発明の実施例の単位間隔復元回路からの出力信号Ｚの例示の時系列を示している。本実施例では、レベルシフト回路からの出力信号Ｑは、相補入力信号Ｉｂａｒの上昇エッジに対応して低くセットされ、相補出力信号Ｑｂａｒは、出力信号Ｑの下降エッジによって高くセットされ、出力信号Ｚは、相補信号Ｑｂａｒの上昇エッジに対応して低くセットされる。それに対して、入力信号Ｉの上昇エッジは、相補出力信号Ｑｂａｒを低くセットし、逆に出力信号Ｑを高くセットしている。単位間隔復元回路の出力信号Ｚは、出力信号Ｑの上昇エッジに対応して高くセットされる。よって、出力信号Ｚの周期は、入力信号Ｉストリームから“クリップ” された（ｃｌｉｐｐｅｄ）もので、無いか、無視してよい歪みで原入力信号Ｉの周期を復元する。

図６は、デジタルロジックの観点からのＩとＩｂａｒと、出力信号ＱとＱｂａｒと、出力信号ＺとＺｂａｒの例示タイミング図をそれぞれ示している。ロジック状態０と１は、各種信号の電圧レベルを表示するのに用いられる。ＩとＩｂａｒが歪曲したレベルシフト回路を通過した後に、単位間隔復元回路の出力信号ＺとＺｂａｒが原入力信号ＩとＩｂａｒの周期を復元するように、各種信号のロジック状態間の下記の関係を有効に保持していることが好適な実施例から明らかにされた。図６のタイミング図の左から右に、信号Ｑが状態１にあり、Ｑｂａｒが状態０にある時に、出力信号Ｚが状態１に変わり、相補出力信号Ｚｂａｒが状態０に変わる。ＺとＺｂａｒの状態は、Ｑが状態１から状態０に変わった時、変わらないままである。信号Ｑが状態０のままの時、信号Ｑｂａｒが状態０から状態１の上昇エッジで、出力信号Ｚが状態０に変わり、相補出力信号Ｚｂａｒが状態１に変わる。信号Ｑｂａｒが状態１から状態０に変わった時、ＺとＺｂａｒの状態は、かわらないままである。信号Ｑｂａｒが状態０のままの時、信号Ｑが状態０から状態１の上昇エッジで、出力信号Ｚが状態１に変わり、相補出力信号Ｚｂａｒが状態０に変わる。

好適実施例の単位間隔復元回路の論理演算（ｌｏｇｉｃ ｏｐｅｒａｔｉｏｎ）は、図６の励起表に要約されている。前記励起は、各組み合わせの励起入力に対する状態遷移を表している。列ＱとＱｂａｒは、歪曲したレベルシフト回路の出力信号である。信号ＱとＱｂａｒは、単位間隔復元回路に供給される。列ＺとＺｂａｒは、ＱとＱｂａｒが入力として供給され、安定した状態が得られた後の単位間隔復元回路の状態である。注意するのは、ＱとＱｂａｒの両方の状態１の信号は、通常実際には存在しないため、この入力の組み合わせでは、出力信号ＺとＺｂａｒは、“×”（即ち許可されない）で表記される。

図７は、上述の論理演算を実施した例示電圧レベル変換器１０を表している。本実施例では、電圧レベル変換器１０は、差動増幅回路２０と単位間隔復元回路３０を含む。差動増幅回路２０は、４つの交差接続した金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴｓ）、即ち、第１と第２ｐチャネルＭＯＳＦＥＴ２１ａと２１ｂと、第１と第２ｎチャネルＭＯＳＦＥＴ２２ａと２２ｂを含む。ｐチャネルＭＯＳＦＥＴ２１ａと２１ｂは、対称的な一対であり、ｎチャネルＭＯＳＦＥＴ２２ａと２２ｂも対称的な一対である。第１と第２ｐチャネルＭＯＳＦＥＴ２１ａと２１ｂのソースは、電源（ＶＤＤ）に接続され、第１と第２ｎチャネルＭＯＳＦＥＴ２２ａと２２ｂのソースは、接地される（ＧＮＤ）。レベル変換器１０の入力信号Ｉとその相補Ｉｂａｒは、ｎチャネルＭＯＳＦＥＴ２２ａと２２ｂのゲートにそれぞれ供給される。第２ｎチャネルＭＯＳＦＥＴ２２ｂのドレインは、第１出力信号Ｑに接続され、第１ｐチャネルＭＯＳＦＥＴ２１ａのゲートと第２ｐチャネルＭＯＳＦＥＴ２１ｂのドレインも第１出力信号Ｑに接続される。同様の方式では、相補出力信号Ｑｂａｒが第１ｎチャネルＭＯＳＦＥＴ２２ａのドレイン、第２ｐチャネルＭＯＳＦＥＴ２１ｂのゲートと、第１ｐチャネルＭＯＳＦＥＴ２１ａのドレインに接続される。増幅回路２０を通過した後、入力信号ＩとＩｂａｒは、出力信号ＱとＱｂａｒに変換される。前記出力信号は、上述のように、通常歪曲される。

続いて、信号Ｑと相補信号Ｑｂａｒは、単位間隔復元回路３０に供給される。信号Ｑは、インバーター３１の入力に接続され、インバーター３１の出力は、第３ｐチャネルＭＯＳＦＥＴ３２のゲートに接続される。相補信号Ｑｂａｒは、第３ｎチャネルＭＯＳＦＥＴ３３のゲートに接続される。第３ｐチャネルＭＯＳＦＥＴ３２のソースは、ＶＤＤに接続され、第３ｎチャネルＭＯＳＦＥＴ３３のソースは、ＧＮＤに接続される。単位間隔復元回路３０の出力信号Ｚは、第３ｐチャネルＭＯＳＦＥＴ３２と第３ｎチャネルＭＯＳＦＥＴ３３のドレインに接続される。出力信号Ｚは、上記に説明したように、無いか、無視してよい歪みで原入力信号Ｉの周期を復元することができる。

図８は、差動増幅回路２０と単位間隔復元回路４０を含むもう１つの好適実施例の電圧レベル変換器１２を示している。差動増幅回路２０は、図７に対応して述べられた回路と類似しており、重複を避けるため、ここでは述べられない。増幅回路２０から出力された信号Ｑは、第３ｐチャネルＭＯＳＦＥＴ４２のソースに接続され、相補信号Ｑｂａｒは、第３ｐチャネルＭＯＳＦＥＴ４２と第３ｎチャネルＭＯＳＦＥＴ４３のゲートに接続される。第３ｎチャネルＭＯＳＦＥＴ４３のソースは、接地される。単位間隔復元回路４０の出力信号Ｚは、第３ｐチャネルＭＯＳＦＥＴ４２と第３ｎチャネルＭＯＳＦＥＴ４３のドレインから導かれたものである。

図９は、差動増幅回路２０と単位間隔復元回路５０を含むもう１つの実施例の電圧レベル変換器１４を示している。差動増幅回路２０は、図７に対応して述べられた回路と類似しており、重複を避けるため、ここでは述べられない。本実施例の単位間隔復元回路５０は、差動増幅回路２０と同じであり、差動増幅回路２０から出力された信号ＱとＱｂａｒは、単位間隔復元回路５０の入力信号として、ｎチャネルＭＯＳＦＥＴ５２ａと５２ｂのゲートにそれぞれ提供される。ｐチャネルＭＯＳＦＥＴ５１ａと５１ｂのソースは、ＶＤＤに接続され、ｎチャネルＭＯＳＦＥＴ５２ａと５２ｂのソースは、接地される。出力信号Ｚは、ｐチャネルＭＯＳＦＥＴ５１ｂとｎチャネルＭＯＳＦＥＴ５２ｂのドレインに接続したノードから導かれている。相補出力信号Ｚｂａｒは、ｐチャネルＭＯＳＦＥＴ５１ａとｎチャネルＭＯＳＦＥＴ５２ａのドレインに接続したノードから導かれている。

図１０は、差動増幅回路２０と単位間隔復元回路６０を含む付加的な好適実施例の電圧レベル変換器１６を示している。差動増幅回路２０は、図７に対応して述べられた回路と類似しており、重複を避けるため、ここでは述べられない。本実施例の単位間隔復元回路６０は、セット−リセット（ＳＲ）ラッチであり、差動増幅回路２０からの出力信号Ｑは、ＳＲラッチ６０のＳノードに接続され、差動増幅回路２０からの相補出力信号Ｑｂａｒは、ＳＲラッチ６０のＲノードに接続される。本実施例のＳＲラッチ６０は、図１０に示された配置のインバーター６１ａと６１ｂと、ＮＡＮＤゲート６２ａと６２ｂによって実施される。歪曲された信号ＱとＱｂａｒがＳＲラッチ６０を通過した後、出力信号ＺとＺｂａｒは、無いか、無視してよい信号歪みで原入力信号ＩとＩｂａｒの周期を復元する。

図１１は、差動増幅回路２０と単位間隔復元回路７０を含むもう１つの実施例の電圧レベル変換器１８を示している。差動増幅回路２０は、図７に対応して述べられた回路と類似しており、重複を避けるため、ここでは述べられない。単位間隔復元回路７０は、図に示されたように、ＮＯＲゲート７２ａ、７２ｂによって実施されるＳＲラッチを含む。差動増幅回路２０からの出力信号Ｑは、ＳＲラッチ７０のＳノードに接続され、差動増幅回路２０からの相補出力信号Ｑｂａｒは、ＳＲラッチ７０のＲノードに接続される。歪曲された信号ＱとＱｂａｒがＳＲラッチ７０を通過した後、出力信号ＺとＺｂａｒは、無いか、無視してよい信号歪みで原入力信号ＩとＩｂａｒの周期を復元する。

注意すべきことは、限られた数の実施例のみが説明のために図示されるが、当業者にはわかるように実際には、上述の発明の特性を実施するため、例えば図４〜６に対応する、更に多くのデジタルまたはアナログ回路が用いることができる。発明の特性を理解するためにここに示された特定の回路配置または回路配置の欠落は、いずれも本発明の実施例を限定するために用いられるものではない。

また、例示実施例の電圧レベル変圧器は、相補型金属酸化膜半導体（ＣＭＯＳ）プロセス技術に実施されるが、各種の他の適当なＩＣプロセス技術、例えばバイポーラとバイポーラ相補型金属酸化膜半導体（ＢｉＣＭＯＳ）プロセスも実施例で回路配置を構成するのに用いることができる。実施例の各種の電圧レベル変換器の回路配置は、どの特定のＩＣプロセス技術に対しても発明の特性を限定するものではない。

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。

Ｑ、Ｑｂａｒ 出力信号
Ｉ、Ｉｂａｒ 入力信号
Ｔ_ｏｒｇ 原信号の周期
Ｔ_ｔｒｌ 変換された信号の周期
Ｔ_ｄｒ 上昇遅延
Ｔ_ｄｆ 下降遅延
Ｚ、Ｚｂａｒ 出力信号
ｔ_ｐｅｒ 原周期
Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ 時間点
１０ 電圧レベル変換器
２０ 差動増幅回路
３０ 単位間隔復元回路
２１ａ 第１ｐチャネルＭＯＳＦＥＴ
２１ｂ 第２ｐチャネルＭＯＳＦＥＴ
２２ａ 第１ｎチャネルＭＯＳＦＥＴ
２２ｂ 第２ｎチャネルＭＯＳＦＥＴ
ＧＮＤ 接地
３１ インバーター
３２ 第３ｐチャネルＭＯＳＦＥＴ
３３ 第３ｎチャネルＭＯＳＦＥＴ
１２ 電圧レベル変換器
４０ 単位間隔復元回路
４２ 第３ｐチャネルＭＯＳＦＥＴ
４３ 第３ｎチャネルＭＯＳＦＥＴ
１４ 電圧レベル変換器
５０ 単位間隔復元回路
５１ａ、５１ｂ ｐチャネルＭＯＳＦＥＴ
５１ｂ、５２ｂ ｎチャネルＭＯＳＦＥＴ
１６ 電圧レベル変換器
６０ 単位間隔復元回路（ＳＲラッチ）
Ｓ、Ｒ ノード
６１ａ、６１ｂ インバーター
６２ａ、６２ｂ ＮＡＮＤゲート
１８ 電圧レベル変換器
７０ 単位間隔復元回路
７２ａ、７２ｂ ＮＯＲゲート

Claims (4)

1. 第１入力電圧信号と第２入力電圧信号に応答して第３と第４電圧信号を出力し、前記第１入力電圧信号と前記第２入力電圧信号が第１電圧レベルにあり、且つ互いに相補し、前記第３と前記第４電圧信号が第２電圧レベルにある電圧レベルシフト回路、及び
   前記第３と前記第４電圧信号に応答して前記第２電圧レベルで第５電圧信号を出力し、前記第５電圧信号の周期が前記第１電圧信号の周期と実質的に類似する単位間隔復元回路を含む電圧レベル変換回路において、
   前記第５電圧信号は、上昇エッジと下降エッジを含み、前記第５電圧信号の上昇エッジが前記第３電圧信号の上昇エッジによって始動されて実質的に合わせられ、前記第５電圧信号の下降エッジが前記第４電圧信号の上昇エッジによって始動されて実質的に合わせられ、
   前記第４電圧信号の上昇エッジは、前記第３電圧信号の下降エッジによって始動され、前記第３電圧信号の下降エッジは、前記第２入力電圧信号の上昇エッジによって始動され、前記第３電圧信号の上昇エッジは、前記第４電圧信号の下降エッジによって始動され、前記第４電圧信号の下降エッジは、前記第１入力電圧信号の上昇エッジによって始動され、
   前記単位間隔復元回路は、ｐチャネルＭＯＳＦＥＴと直列のｎチャネルＭＯＳＦＥＴを含み、前記ｐチャネルＭＯＳＦＥＴのソースは、前記第３電圧信号に接続され、前記ｎチャネルＭＯＳＦＥＴと前記ｐチャネルＭＯＳＦＥＴのゲートは、前記第４電圧信号によって駆動され、前記第５電圧信号は、前記ｎチャネルＭＯＳＦＥＴと前記第３ｐチャネルＭＯＳＦＥＴのドレインに接続されたノードから導かれることを特徴とする電圧レベル変換回路。
2. 前記単位間隔復元回路は、前記第２電圧レベルで第６電圧信号を更に出力し、前記第６電圧信号は、前記第５電圧信号に相補している請求項１に記載の電圧レベル変換回路。
3. 第１電圧レベルの第１入力電圧信号と、相補する第２入力電圧信号に応答して、第２電圧レベルで第３電圧信号と、相補する第４電圧信号を出力する電圧レベルシフト回路、及び
   前記第３電圧信号と、前記相補する第４電圧信号に応答して、前記第２電圧レベルで、第１出力電圧信号を出力し、前記第１出力電圧信号の周期は、第１入力電圧信号の周期に実質的に類似している単位間隔復元回路を含み、
   前記第２入力信号の上昇エッジは、前記第３電圧信号を始動して高電圧状態から低電圧状態に変え、前記第４電圧信号を始動して低電圧状態から高電圧状態に変え、前記第１出力電圧信号を始動して高電圧状態から低電圧状態に変え、
   前記第１入力信号の上昇エッジは、前記第４電圧信号を始動して高電圧状態から低電圧状態に変え、前記第３電圧信号を始動して低電圧状態から高電圧状態に変え、前記第１出力電圧信号を始動して低電圧状態から高電圧状態に変え、
   前記単位間隔復元回路は、ｐチャネルＭＯＳＦＥＴと直列のｎチャネルＭＯＳＦＥＴを含み、前記第３ｐチャネルＭＯＳＦＥＴのソースは、前記第３電圧信号に接続され、前記ｎチャネルＭＯＳＦＥＴと前記ｐチャネルＭＯＳＦＥＴのゲートは、前記相補する第４電圧信号によって駆動され、前記第５電圧信号は、前記ｎチャネルＭＯＳＦＥＴと前記ｐチャネルＭＯＳＦＥＴのドレインに接続されたノードから導かれることを特徴とする電圧レベル変換回路。
4. 前記電圧レベルシフト回路は、前記第１入力電圧信号と前記第２入力電圧信号を前記第３電圧信号と前記第４電圧信号に変換するように構成される差動増幅器を含む請求項３に記載の電圧レベル変換回路。

Images