JPS601017U - 演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図はＭＯＳを表わす図。第２図は第１図ＭＯ３の電
流−電圧特性を示す図。第３図は第１゜２図ＭＯ３の増
幅の方法を示す図。第４図は本考案の演算（差動）増幅
器の説明図。第５図は本考案の演算（差動）増幅器の一
具体例。第６図〜第１５図は第５図本考案の演算（差動
）増幅器の他の具体例、バリエーション、あるいは説明
図。第１６図、及び第１７図は本考案の演算増幅器のも
う一つの具体例。 Ｇ・・・・・・ケート、Ｓ・・・・・・ソース、Ｄ・・
・・・・ドレイン、ＩＤｓ・・・・・・ドレイン舎ソー
ス間電流、Ｖや・・・・・・ドレイン・ソース間電圧、
Ｖに３・・・・・・ゲート・ソース間電圧、Ｖｏ、−Ｖ
ｏＴ・・・・・・不飽和（３）、飽和（Ｂ）領域の境界
のドレイン・ソース間電圧、Ｌ・・・・・・負荷直線、
Ｃ・・・・・・基準電圧線、Ｄ・・・・・・低電流バイ
アス部、Ｅ。 Ｆ・・・・・・入力ミラーベアー差動段、Ｇ・・・・・
・レベルシフト増幅段、Ｈ・・・・・・出力段、ＶＤＤ
Ｉ　”ｌ’ｌ・・・・・・電源のプラス・マイナス電位
、Ｖｌ、ＶＮ＋・・・・・・反転、非反転入力電圧或い
はその端子、Ｖｇ・・・・・・グラウンド（ＧＮＤ）電
位或いはその端子、■、・・・・・・基準電圧或いはそ
の端子、Ｖ。・・・・・・定電流源のゲート電圧或いは
その端子、ｖＤｌ、　ＶＤＮＩ・・・・・・反転、非反
転入力部トランジスタのドレイン電圧或いはその端子、
Ｖ、１．　Ｖ、、・・・・・・Ｅ、　Ｆ差動段Ｐチャン
ネルトランジスタのソース電圧或いはその端子、■、・
・・・・・レベル・シフト段出力電圧或いはその端子、
Ｖｏ・・・・・・出力段電圧或いはその端子、Ｓ１ｏ、
Ｇｌｏ、Ｄｌｏ・・・・・・Ｎチャネルトランジスタ１
０の各ソース・ゲート・ドレイン、Ｓ１□、Ｇ１□、Ｄ
□２・・・・・・Ｎチャネルトランジスタ１２の各ソー
ス・ゲート・ドレイン、１〜５．　７．　９．　１０．
　１２．　１４．　１６．　１８゜２０．２４〜２６．
２８，２９，３９．４０〜４２・・・・・・Ｎチャネル
トランジスタ、６．　８．　１１゜１３．１５，１７，
１９，２１．２７・・・・・・Ｐチャネルトランジスタ
、２２．２３・・・・・・モノリシックに造られる抵抗
、３０．３１・・・・・・コンデンサー、３２．３３・
・・・・・Ｎ−、Ｐ十拡散層、３４・・・・・・ゲート
酸化膜、３５・・・・・・ゲート上メタル配線、３６・
・・・・・３３とのコンタクト、３７．３８・・・・・
・モノリシックに形成されるコンデンサー。

Claims (1)

【実用新案登録請求の範囲】
1. 少なくとも基準電圧源、定電流バイアス部、差動増幅段
   及びレベルシフト段よりなる増幅器において、前記基準
   電圧源、定電流バイアス部、差動増幅段及びレベルシフ
   ト段を構成する能動素子はすべて同一半導体基板上に形
   成された絶縁ゲート型電界効果トランジスタによって構
   成され、前記定電流バイアス部は前記差動増幅段と直列
   接続される定電流源トランジスタを含み、前記定電流源
   トランジスタのゲート電極には前記基準電圧源の出力電
   圧に基づく一定電圧が印加され、前記基準電圧源は同極
   性の電界効果トランジスタのスレッショルド電圧の差を
   基準電圧とし出力することを特徴とする増幅器。