JP2003084859A - プログラム可能な内部クロックを備える集積回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】回路の電源電圧や製造上のバラツキに依存して
発振同波数が変動する欠点を持たない内部クロックを供
えた集積回路の提供。 【解決手段】 同一基板内にプロセッサ（ＣＰＵ）と発
振器（ＯＳＣ）とが集積化された集積回路であって、上
記プロセッサによってロードすることができるデータレ
ジスタ（Ｒ１）を備え、上記発振器は、上記プロセッサ
のためのクロックとして機能し、上記発振器は、コンデ
ンサ（Ｃ）と、該コンデンサの充放電のための電流源と
を備えるし張発振器であり、上記データレジスタは、上
記コンデンサの充放電用電流の値を制御することによ
り、上記し張発振器の周波数の調節を制御し、上記デー
タレジスタは、上記同一集積回路基板に設けられ且つ周
波数訂正データを記憶している電気的にプログラム可能
な不揮発性メモリ（Ｍ１）から上記プロサッサによって
ロードされることを特徴とする集積回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路の製造に
関するものである。

【０００２】

【従来の技術】多くの集積回路では、利用可能なクロッ
クを備えることが必要である。例えば、信号処理プロセ
ッサは、どのような場合でも、実施される処理動作の円
滑な逐次的動作のためのクロックを必要とする。クロッ
クは、集積回路の内部発振器によって生成されるか、ま
たは、クロック信号が集積回路の外部から、クロック信
号のために特に備えられた端子に印加される。外部のク
ロックを使用する場合には、集積回路のユーザがこのク
ロックを備えることが必要になり、これによって、間接
的だが、ユーザにとってクロックのコストが高くなる。
また、集積回路がクロック専用の端子を備えることが必
要になる。

【０００３】発振器が集積回路上に作り込まている場合
は、所望の周波数を正確に得ることは困難である。実
際、使用した技術によって製造上のバラツキが生じるの
で、十分な精度で所与の周波数を得ることは不可能であ
る。同一製造ラインで製造された２つの同一発振器にお
けるそのままでの発振周波数のバラツキは、簡単に100
％かそれ以上になる。これは、製造プロセスにドーピン
グ、高温での不純物拡散、薄膜絶縁体層の堆積等の段階
が含まれることを原因とする。１つの回路から次の回路
へとこれらの段階の再現性を完全に制御するのはあまり
容易ではない。更に、発振器が集積回路上に作り込まて
いる場合は、発振周波数は、製造上のバラツキだけでな
く、回路の電源電圧によっても変動する。その理由は、
発振器の周波数が、発振器を流れる電流に関係し、そし
て、その電流は、回路の電源電圧に関係するためであ
る。

【０００４】発振周波数はあまり重要ではない場合に
は、クロック信号を受けるための外部端子を備えること
なく、集積回路内に発振器を完全に集積化することは容
認することができる。反対に周波数が極めて重要なパラ
メータである場合に通常使用される方法は、集積回路の
外部に、集積回路内に存在する発振器を調節するための
部品（通常、抵抗器またはコンデンサ）を接続すること
である。これらの調節部品は、製造上のバラツキがない
か、または、選択されているので、その値は極めて正確
に知られている。しかし、問題点は、これらの調節部品
を集積回路の発振器に直接接続しなければならず、従っ
て、集積回路が特にこの目的のための専用の追加の外部
ピンを備えることが必要になるということである。外部
ピンは集積回路のコストを高くする最大の要因なので、
できる限り避けるべきである。信号処理プロセッサ、す
なわち、命令による制御下で様々な信号処理作業を実施
することのできる電子回路では、マイクロプロセッサに
よって実施されるタスクを逐次的に実行させるクロック
は極めて重要な回路要素であり、その周波数は適切に決
定されなければならない。現在製造されている信号処理
回路では、クロックは、外付けであるか、内蔵されてい
る場合でも、外部の精密な部品（水晶素子、抵抗器、コ
ンデンサ等）によって調節される。

【０００５】

【発明が解決しようとする課題】本発明の目的は、上記
の欠点を持たず、特に、電源電圧に依存して発振周波数
が変動する欠点を持たない内部クロックを備える集積回
路を提供することにある。本発明の別の目的は、理論上
では同一の回路間の製造上のバラツキによって生じる欠
点を持たない回路を提供することにある。本発明の別の
目的は、周波数が容易に且つ正確に決定されるクロック
を備え、外部調節部品を内部の発振器に接続するための
特殊なコネクタピンを備える必要のない集積回路を製造
することを可能にすることである。さらに、本発明の目
的は、それ自体の動作用のクロックを備え、このクロッ
クの周波数がプロセッサ自体によって容易に決定でき、
且つ電源電圧では変動しない信号処理プロセッサを製造
することである。

【０００６】

【課題を解決するための手段】本発明は、これらの種々
の目的を果たすために、同一基板内にプロセッサと発振
器とが集積化された集積回路であって、上記プロセッサ
によってロードすることができるデータレジスタを備
え、上記発振器は、上記プロセッサのためのクロックと
して機能し、上記発振器は、コンデンサと、該コンデン
サの充放電のための電流源とを備えるし張発振器であ
り、上記データレジスタは、上記コンデンサの充放電用
電流の値を制御することにより、上記し張発振器の周波
数の調節を制御し、上記データレジスタは、上記同一集
積回路基板に設けられ且つ周波数訂正データを記憶して
いる電気的にプログラム可能な不揮発性メモリから上記
プロサッサによってロードされることを特徴とする集積
回路を提供するものである。かかる構成により、クロッ
クの発振周波数をプログラムすることができる。

【０００７】更に好ましくは、上記し張発振器は、コン
デンサ、選択的に並列に接続される複数の単位電流源に
より該コンデンサを充放電する手段とを有し、本発明に
よる集積回路は更に、前記コンデンサの端子間電圧が低
閾値Ｖｂ以下になったとき前記コンデンサの充電を起動
し前記コンデンサの端子間電圧が高閾値Ｖｈ以上になっ
たとき前記コンデンサの放電を起動する閾値比較器とを
有する集積回路にして、前記閾値比較器は、前記高閾値
Ｖｈと前記低閾値Ｖｂの差が前記コンデンサの充放電電
流に比例するように該高閾値Ｖｈと該低閾値Ｖｂとを設
定し、更に、前記し張発振器は、該し張発振器の周波数
を調整するデータを保持するレジスタを有し、該レジス
タは、その内容に応じて複数の単位電流源の選択的並列
接続を制御して、前記コンデンサの充電電流及び放電電
流が、並列接続された前記単位電流源の電流に対応させ
る。

【０００８】上記した比例性により、発振周波数を電源
電圧に対して独立させることができる。（電源電圧は、
単位電流源の値を大きく変動させるが、後述することか
明らかなように、発振器の発振周波数には影響しな
い。）

【０００９】レジスタには、発振器の周波数か、また
は、発振器の基本発振周波数の補正を表す数値がロード
される。後述するように、この数値（デジタル値）は、
製造上のバラツキのために発振トランジスタの基本周波
数が不確かであるために必要な補正データを考慮するこ
とができる。単位電流源は、例えば純粋な２進コードに
より重み付けられた値を有し、レジスタの各ビットが対
応する重みを有している。

【００１０】集積回路が信号処理プロセッサを内蔵する
場合そのプロセッサがレジスタに所望な値をロードでき
ることが好ましい。この値は、必要ならば、同一基板上
に形成された不揮発性メモリ（ＥＰＲＯＭまたはＥＥＰ
ＲＯＭ）の内容から与えられる。このメモリは、（封止
後の）電気的なテストの過程で集積回路ごとに設定され
る正確な周波数補正データを含むようにできる。

【００１１】信号処理プロセッサの場合、周波数調整デ
ータは、プロセッサのデータ入／出力端子を介して与え
ることもできる。それらデータ入／出力端子は、集積回
路に必ず設けられている外部端子であり、周波数調整素
子（抵抗またはコンデンサ）の接続のために付加接続端
子を設ける必要はない。本発明は、発振器が、信号処理
プロセッサの動作のためのクロック信号を生成するため
に使用される場合に、特に効果的である。

【００１２】発振器の好ましい実施例は以下のような構
成をとる。コンデンサの充放電電流は、２つのトランジ
スタとその間に接続された抵抗とからなる直列回路によ
って発生される電流をコピーすることにより生成され
る。比較器の閾値を設定するために、２つのトランジス
タの直列接続回路が使用される。それらトランジスタの
一方は、コンデンサを充電する（またと放電する）トラ
ンジスタに対する電流ミラーとして設けられている。他
方のトランジスタは、そのゲートがコンデンサに接続さ
れており、そして形状寸法が、コンデンサを放電（また
は充電）するための電流を与えるトランジスタのゲート
−ソース間電圧に実質的に等しい電圧を受けたとき一方
のトランジスタの電流と実質的に等しい値の電流を流す
ように選択されている。

【００１３】上述した抵抗は、好ましくは、互いに電流
ミラーとして設けられているトランジスタを含む数個の
電流分路の並列接続により発生する電流が流れるように
接続されている。なお、電流分路のトランジスタは、ゲ
ートとドレインとが互いに接続されており、互いに対し
て重み付けした形状寸法を有しており、電流分路は、レ
ジスタによる制御により並列に接続される。その他の特
徴及び利点は、添付図面を参照して行う以下の実施例の
説明によってより明らかになろう。

【００１４】

【発明の実施の形態】本発明の説明は、特に、マイクロ
プロセッサを備え、マイクロプロセッサによって実行さ
れるタスクを逐次実行させるために使用されるクロック
周波数を決定する発振器ＯＳＣを使用する集積回路の実
施例を参照して行う。発振器は、マイクロプロセッサと
同じ半導体基板上に完全に集積化されている。この発振
器は、周波数可変発振器である。その周波数は、レジス
タＲ１の制御の下で調節され、そのレジスタの内容はマ
イクロプロセッサによってロードされる。

【００１５】図面には、マイクロプロセッサを極めて部
分的に図示した。標準的な場合は、このマイクロプロセ
ッサは、特にメモリ（ＲＡＭ、ＲＯＭまたは不揮発性メ
モリ）とのデータ交換が可能なデータバスＤＢ（または
アドレス及びデータバス）に接続された中央処理装置Ｃ
ＰＵ、集積回路の入力／出力ポート及び集積回路の内部
レジスタを備える。バスＤＢに接続されたメモリの中に
は、電気的にプログラム可能なメモリＭ１、好ましく
は、電気的に消去可能且つプログラム可能な読出し専用
メモリ（ＥＥＰＲＯＭ）を備える。

【００１６】メモリＭ１は、回路内で様々に使用され
る。すなわち、特に、本発明の周波数調節専用というわ
けではない。本発明によると、メモリの特定の区域を、
発振器が備えるべき周波数に関するデータを含むために
使用する。データバスＤＢに接続されたレジスタの中に
は、動作中メモリＭ１に含まれたデータを保持するため
の専用レジスタＲ１が備えられている。これは、発振器
の周波数の自動調節を制御するレジスタＲ１である。ま
た、この調節が実施される方法を以下に記載する。

【００１７】集積回路の製造後、通常、テストを実施す
る。回路をパッケージ内に封止した後、外部アクセスピ
ンだけにアクセスできる時、特に、テストを実施する。
これらのテストの際、発振器ＯＳＣのそのままでの発振
周波数の測定を実施する。その測定値から、発振器の周
波数と望ましい周波数との差を求める。この差は、様々
な技術的な製造段階でのパラメータ（時間、温度、量
等）の制御できないバラツキによるものである。次に、
この差に対応する情報をメモリＭ１内に格納するための
命令が与えられる。マイクロプロセッサは、この格納自
体を実行することができる。

【００１８】集積回路の使用の際して、この情報は、発
振器の周波数が所望の値になるように発振器の周波数を
系統的に補正するために使用される。例えば、集積回路
をパワーオンすることによって、メモリＭ１に含まれる
訂正情報をレジスタＲ１に転送する系統的なステップを
実行するようにすることができる。マイクロプロセッサ
に電力が供給されている限り、レジスタＲ１はこのデー
タを保持し、発振器ＯＳＣの周波数を恒久的に訂正す
る。

【００１９】発振器が、マイクロプロセッサのクロック
信号をセットすることのできる発振器である場合、始動
時に比較的低い周波数で発振器を作動させるのが好まし
い。この目的のため、始動時には、パワーオンになる
と、レジスタＲ１が系統的に０にリセットされる（これ
は、通常、あらゆるマイクロプロセッサに設けられてい
る初期化により実行されていることである）。このレジ
スタの０の内容は、比較的低い周波数と対応するものと
考えられる。次に、プロセッサの起動プログラムは、レ
ジスタをロードして、所望の動作周波数を得る。１つの
訂正バイト（８ビット）では、例えば、約200％の技術
的なバラツキの範囲内において２％づつ周波数を補正す
ることができる。

【００２０】図１に図示した発振器ＯＳＣは、調節可能
な充電電流ｉによって充電され、好ましくは充電電流に
等しく且つコンデンサを逆方向に流れる放電電流によっ
て放電されるコンデンサＣを使用する『し張発振器』で
ある。発振器全体は、２つの電源端子の間で電力供給さ
れている。その端子の１つの電位Ｖssは低く、もう一方
の端子の電位Ｖccは高い。充電電流は、例えば、（一端
がＶssに接続された）コンデンサとＶccとの間に接続さ
れた複数の電流源からなる１組の電流源によって生成さ
れる。これらの電流源は、並列に配置されており、レジ
スタＲ１内に含まれるデータに応じて、このレジスタＲ
１の制御下で様々な値の充電電流を与える。

【００２１】放電電流も、同様に、コンデンサの端子に
接続された１組の電流源によって生成される。これらの
電流源も、並列に配置されており、レジスタＲ１内に含
まれるデータに応じて、このレジスタＲ１の制御下で様
々な値の放電電流を与える。最も簡単な方法は、二進重
み付けを使用することである。この方法では、レジスタ
Ｒ１内に格納されたビットは、その重みが多くなる順
に、すなわち、有意の順に配置され、各ビットは、それ
ぞれ対応する重み付け値を有する電流源を制御する。従
って、レジスタの第１番目のビット（最下位ビット）
は、値Ｉの充電電流源を制御し、同時に、同じ値Ｉの放
電電流源を制御する。レジスタの第２のビットは、値２
Ｉの充電電流源と値２Ｉの放電電流源を制御し、以下同
様に、第ｎ番目のビットは、値２ⁿＩの充電電流源及び
放電電流源を制御する。

【００２２】従って、レジスタの内容によって、０から
（２ⁿ⁺¹−１）Ｉの範囲で値Ｉつづ変化する充電及び放
電電流ｉが得られる。この電流は、主充放電電流であっ
てもよいし、または、基本充放電電流Ｉoと並列に置か
れて、レジスタが、この基本の充放電電流Ｉoを補正す
るために使用される（レジスタの内容が０の時充電電流
はＩoである)ようにしてもよい。電流Ｉoと、レジスタ
によって個々に動作状態に置かれた電流との和によって
形成される充電電流ｉは、コンデンサの充電中だけ閉じ
ているスイッチＫｃによってコンデンサＣに流れる。放
電電流ｉは、逆に、放電中だけ閉じているスイッチＫｄ
によって流れる。

【００２３】スイッチＫｃ及びＫｄは、コンデンサに接
続された閾値比較器ＣＯＭＰ１及びＣＯＭＰ２によって
互いに逆相に切り変えられる。閾値比較器ＣＯＭＰ１
は、その端子の電圧が高い閾値Ｖｈに達すると、コンデ
ンサの充電を停止して放電を開始させる機能を有する。
閾値比較器ＣＯＭＰ２は、コンデンサの端子の電圧が低
い閾値Ｖｂになると、コンデンサの放電を停止して充電
を再開させる機能を有する。これらの比較器の出力を受
ける論理回路ＣＬ（ＲＳ型フリップフロップ回路）は、
スイッチＫｃ及びＫｄの制御信号を出力する。この論理
回路ＣＬの出力Ｓは、発振器ＯＳＣの出力でもある。こ
の出力は、レジスタＲ１によって調節可能な充放電電流
の値、コンデンサＣの値、さらに、比較器ＣＯＭＰ１及
びＣＯＭＰ２の高い閾値Ｖｈと低い閾値Ｖｂとの間の差
の値に関係する周波数の矩形波パルスを与える。

【００２４】技術的には一般に、電流Ｉ及びＩoが、電
源電圧Ｖｃｃの値に関係するので、比較器ＣＯＭＰ１及
びＣＯＭＰ２は、充電電流源及び放電電流源Ｉo、Ｉ、
２Ｉ等の同様に製造された電流源によって構成されるよ
うに設計される。さらに詳しく言えば、比較器ＣＯＭＰ
１及びＣＯＭＰ２は、閾値の差Ｖｈ−Ｖｂが単位電流源
の電流Ｉに比例するようになるように構成される。従っ
て、充電期間及び放電期間は、電圧Ｖccには無関係にな
る。単位電流Ｉが小さくなりその結果ゆっくりと充電さ
れる場合、電圧Ｖｈ−Ｖｂの差は、その電流で充電期間
を決定するので、比例して小さくなる。全体として、充
放電期間すなわち発振器の発振周波数は、一定してお
り、電源電圧の変動による電流の変動に関係しない。発
振器の発振周波数は、回路の製造上のパラメータ特に抵
抗Ｒ１及びコンデンサＣの値だけに関係する。

【００２５】集積回路の製造技術において、たとえ電流
の絶対値も電源電圧に対する関係も知ることはできなく
とも、正確な比例係数で互いに比例関係にある値を有す
る電流源を作成することは可能である。レジスタＲ１が
主に技術的なバラツキに関する周波数の補正のために使
用される時、このレジスタによって、コンデンサＣの値
（技術的なバラツキの影響を受けている）を考慮するこ
とができる。

【００２６】

【実施例】図２は、本発明による発振器の典型例を示す
詳細図である。構成の都合上、コンデンサＣを充電する
電流は、本実施例では、レジスタＲ１により制御される
複数の電流源の並列接続によって直接得てはいない。そ
の充電電流は、基準電流をコピーする電流ミラーから得
る。しかし、その電流は、レジスタＲ１の内容に間接的
に関係している。その基準電流は、固定していない。基
準電流はレジスタの内容に関係して変化し、比較器ＣＯ
ＭＰ１及びＣＯＭＰ２の比較用閾値を設定するトランジ
スタのゲート−ソース間電圧を規定するために使用され
る。

【００２７】参照符号Ｉｒで示す基準電流は、以下の方
法により抵抗Ｒに生成される。レジスタＲ１により制御
される重み付けされた１組の単位電流源が、低電圧端子
Ｖssと抵抗Ｒの第１の端子との間に並列接続されてい
る。レジスタに制御されるこれら電流源は、Ｎチャネル
トランジスタＭ10、Ｍ11、Ｍ12等により構成されてい
る。それらＮチャネルトランジスタＭ10、Ｍ11、Ｍ12等
は全て電流ミラーとして設けられ、そられの形状寸法
は、レジスタＲ１のビットの重みに対応する重みに従っ
て互いに正確に決定されている。トランジスタＭ10は、
基準電流Ｉoを規定し、トランジスタＭ11は、値Ｉの単
位電流源に対応している。トランジスタＭ12は、２倍の
電流２Ｉの単位電流源に対応している。以下同様であ
る。実際、それらトランジスタの１つ１つは、そのゲー
トがドレインに接続されているトランジスタによって形
成されているスイッチによって、レジスタの対応するビ
ットの制御の下に導通状態に置かれまたは遮断状態に置
かれる。そのスイッチを構成するトランジスタは、互い
に別々にオンオフして、トランジスタＭ10、Ｍ11、Ｍ12
等のゲート−ソース間電圧を打ち消す。

【００２８】対称的に、ＰチャネルトランジスタＭ20、
Ｍ21、Ｍ22等により構成されているもう１組の単位電流
源が、高電圧端子Ｖccと抵抗Ｒの第２の端子との間に
（レジスタの対応するビットの状態に応じて）並列接続
されている。それらＰチャネルトランジスタＭ20、Ｍ2
1、Ｍ22等は全て電流ミラーとして設けられ、そられの
形状寸法は、それらを動作状態または非動作状態に置く
レジスタＲ１の対応するビットの重みと同じ重みに従っ
て互いに正確に決定されている。それらトランジスタの
１つ１つは、そのゲートがそのドレインに接続される。
ここで、『電流ミラー』接続とは、ソースを一緒に接続
し、ゲートも一緒に接続して、導通電流が、その形状寸
法すなわちゲート幅−ゲート長比に比例する非常に標準
的なトランジスタの接続方法を意味する。

【００２９】回路が動作するとき、電流Ｉrは抵抗Ｒを
流れる。この電流Ｉrは、全電流源の電流の和である。
電流Ｉが、形状寸法が最も低い重みに対応し、レジスタ
Ｒ１の最下位ビットにより制御されるトランジスタＭ11
及びＭ21を流れる電流である場合、電流Ｉrは以下のよ
うになる。 Ｉr＝（Ｋ＋Ｋo)Ｉ 但し、Ｋ（２進数）はレジスタの内容を表し、Ｋo（必
ずしも整数ではない）は、基本電流Ｉoと最下位単位電
流源Ｉとの比を表す。

【００３０】従って、電位差ＲＩrが抵抗の両端間に生
じる。その結果、電位差ＶＧＮが、Ｎチャネルトランジ
スタＭ10、Ｍ11、Ｍ12等のゲートとソースとの間に生
じ、電位差ＶＧＰが、ＰチャネルトランジスタＭ20、Ｍ
21、Ｍ22等のゲートとソースとの間に生じる。従って、 Ｖcc−Ｖss−（ＶＧＮ＋ＶＧＰ）＝ＲＩr＝Ｒ（Ｋ＋Ｋ
o)Ｉ かくして、電圧ＶＧＮ及びＶＧＰを基準電流Ｉrに関連
付ける式が導かれる。ゲート−ソース間電圧ＶＧＮ及び
ＶＧＰは、正確な制御なしに、トランジスタの特性、抵
抗Ｒの値及び電源電圧Ｖcc−Ｖssに関係し、更に、レジ
スタの内容に既知の方法により直接関係する。電圧ＶＧ
Ｎ及びＶＧＰは比較器の基準電圧としても機能する。

【００３１】本発明による発振器の構成原理は、後述す
るように、（電流ミラーを使用して）電流Ｉに比例する
コンデンサＣの充電電流を設定し、（同様にミラーを使
用して）Ｖcc−Ｖss−ＶＧＮ−ＶＧＰにまさに等しい比
較器閾値差を設定することからなり、その結果として、
（既知の方法による調整可能である）レジスタの内容Ｋ
に関係する比例係数で電流Ｉに充電電流を比例させる。
Ｖｈ−Ｖｂを充放電電流に比例させる図２の実施例で実
施されている原理は、充放電電流をレジスタＲ１で直接
制御するのではなく電流ミラーだけを介して制御するこ
とを必要とする。しかし、これにより、比較器ＣＯＭＰ
１及びＣＯＭＰ２がそれぞれたった２つのトランジスタ
で簡単に構成できる。

【００３２】スイッチＫｃによる充電期間中に発生する
コンデンサＣの充電電流は、電流源Ｍ20、Ｍ21、Ｍ22等
に対する電流ミラーとして設けられたＰチャネルトラン
ジスタＭ４により与えられる。そのトランジスタは、Ｉ
に比例した充電電流、例えば単純に考えてその形状寸法
がトランジスタＭ21と同一であれば、Ｉに等しい充電電
流を与える。同一の方法により、スイッチＫｄによる放
電期間中に発生するコンデンサＣの放電電流は、電流源
Ｍ10、Ｍ11、Ｍ12等に対する電流ミラーとして設けられ
たＮチャネルトランジスタＭ３により与えられる。その
トランジスタは、Ｉに比例した放電電流、例えば単純に
考えてその形状寸法がトランジスタＭ11と同一であれ
ば、Ｉに等しい放電電流を与える。

【００３３】図２から明らかなように、充電中、トラン
ジスタＭ４はコンデンサＣの端子Ａと電源端子Ｖccとの
間に接続される。コンデンサＣの他端は接地（Ｖss）さ
れている。一方、トランジスタＭ３は切り離されてい
る。放電中は、トランジスタＭ４が端子Ａから切り離さ
れ、トランジスタＭ３が端子ＡとＶssとの間に接続され
る。かくして、単位電流源の基本電流Ｉのみに依存する
充放電電流が、コンデンサに与えられる。集積回路の様
々なトランジスタの寸法比の精度は、ここに開示する応
用例では十分に高いと考えられる。

【００３４】比較閾値Ｖｈ及びＶｂは、Ｖｈ−ＶｂがＶ
cc−Ｖss−ＶＧＮ−ＶＧＰに等しい従ってＩに比例して
いるように設定され保持される。高閾値Ｖｈを規定する
第１の比較器ＣＯＭＰ１は、ＶccとＶssとの間に直列に
接続された２つのトランジスタＭ７及びＭ８で構成され
る。トランジスタＭ７は、既に述べた他のＮチャネルト
ランジスタに対する電流ミラーとして設けられているＮ
チャネルトランジスタである。従って、Ｉに比例した電
流、好ましくは、形状寸法がトランジスタＭ11と同一で
あればＩと等しい電流を流すように機能する。トランジ
スタＭ８はＰチャネルトランジスタであり、そのゲート
はコンデンサの端子Ａで制御される。従って、トランジ
スタＭ８は、コンデンサ充電電圧に関係して、導通しま
た遮断する。もしトランジスタＭ７の形状寸法が電流Ｉ
を流すように決定されているならば、トランジスタＭ８
の形状寸法は、トランジスタＭ８のゲート−ソース間電
圧がトランジスタＭ20、Ｍ21、Ｍ22などと実質的に同一
になったとき電流Ｉを流すように決定する。

【００３５】低閾値Ｖｂを規定する第２の比較器ＣＯＭ
Ｐ２は、ＶccとＶssとの間に直列に接続された２つのト
ランジスタＭ５及びＭ６で構成される。トランジスタＭ
５はＮチャネルトランジスタであり、そのゲートはコン
デンサの端子Ａで制御される。トランジスタＭ６は、既
に述べた他のＰチャネルトランジスタに対する電流ミラ
ーとして設けられているＰチャネルトランジスタであ
る。従って、Ｉに比例した電流、好ましくは、形状寸法
がトランジスタＭ21と同一であればＩと等しい電流を、
Ｍ５及びＭ６の分路に流すように機能する。もしトラン
ジスタＭ６の形状寸法が電流Ｉを流すように決定されて
いるならば、トランジスタＭ５の形状寸法は、トランジ
スタＭ５のゲート−ソース間電圧がトランジスタＭ10、
Ｍ11、Ｍ12などと実質的に同一になったとき電流Ｉを流
すように決定する。

【００３６】比較器は以下のように動作する。（スイッ
チＫcが閉成してスイッチＫdが開放した）コンデンサの
充電期間では、トランジスタＭ７は、電流ミラー効果に
より電流Ｉを流し、一方、トランジスタＭ８は、そのゲ
ート−ソース間電圧が最初ＶＧＰより大きいので、電流
Ｉより大きな電流を流す。（トランジスタＭ８は、その
ゲート−ソース間電圧がＶＧＰであるとき、電流Ｉを流
すようにその形状寸法が決定されている。）その結果、
不平衡が生じ、（トランジスタＭ７とＭ８との間の）ノ
ードＢの電位をＶccに向かって上昇させる。同様に、コ
ンデンサの充電期間中、トランジスタＭ６は、電流ミラ
ー効果により電流Ｉを流し、一方、トランジスタＭ５
は、そのゲート−ソース間電圧が最初ＶＧＮより大きい
ので、電流Ｉより大きな電流を流す。（トランジスタＭ
５は、そのゲート−ソース間電圧がＶＧＮであるとき、
電流Ｉを流すようにその形状寸法が決定されている。）
その結果、不平衡が生じ、（トランジスタＭ５とＭ６と
の間の）ノードＤの電位をＶssに向かって下降させる。

【００３７】決定論理回路ＣＬは、ここではＲＳ型フリ
ップフロップである。その入力はノードＢ及びＤに接続
されている。入力Ｄが起動入力であり、入力Ｂが復帰入
力であると考えることができる。フリップフロップは、
入力Ｄが低論理状態から高論理状態に変化するときだけ
スイッチＫcを閉成しスイッチＫdを開放するように状態
を反転する。そして、フリップフロップは、入力Ｂが低
論理状態に変化するときだけスイッチＫdを閉成しスイ
ッチＫcを開放するように状態を反転する。ノードＢ及
びＤのその他の方向の変化はフリップフロップの状態を
なんら変化させない。従って、コンデンサの充電期間
中、充電スイッチＫcの閉成状態は、ノードＢの高論理
状態により確保される。

【００３８】ノードＡの電位が値Ｖcc−ＶＧＰに到達す
ると、トランジスタＭ８は電流Ｉを流すようにバイアス
される。ノードＢはＶssに向かって降下しその論理状態
を変化する。これは、決定論理回路ＣＬを反転させ、ス
イッチＫc及びＫdの状態を逆転させる。値Ｖcc−ＶＧＰ
は、比較器ＣＯＭＰ１の高閾値Ｖｈを表している。

【００３９】かくして、コンデンサの放電が開始する。
まず、トランジスタＭ８の電流が値Ｉ以上に上昇し始め
る。これにより、ノードＢを高論理状態にリセットす
る。しかし、この時はノードＤの作用だけにより状態を
変化できるので、これはフリップフロップの状態になん
ら影響しない。その後、トランジスタＭ６が電流Ｉを流
し、トランジスタＭ５が電流Ｉ以上の電流を流し、ノー
ドＤがＶssに向かって降下する。ノードＡの電位が値Ｖ
ss＋ＶＧＮに到達すると、トランジスタＭ５のゲート−
ソース間電圧が、トランジスタＭ６と同様な電流Ｉを流
すに必要な電圧にちょうどなる。かくして、ノードＤの
論理状態が高論理状態に変化する。従って、フリップフ
ロップの決定論理回路ＣＬは、再び充電期間を開始する
ように状態を反転する。比較器ＣＯＭＰ２の低閾値Ｖｂ
は従ってＶss＋ＶＧＮである。高閾値Ｖｈと低閾値Ｖｂ
との差Ｖｈ−Ｖｂは、Ｖcc−Ｖss−ＶＧＮ−ＶＧＰに等
しい。これが正に望んだそのものである。

【００４０】この結果、コンデンサＣの充放電電流は、
Ｉに等しく、従って、上述したように、Ｉr／(Ｋ＋Ｋo)
に、それ故、（Ｖcc−Ｖss−ＶＧＮ−ＶＧＰ）／Ｒ(Ｋ
＋Ｋo)に等しく、従って、Ｖcc−Ｖss−ＶＧＮ−ＶＧ
Ｐ）にそれ故Ｖｈ−Ｖｂに比例している。発振器の周期
Ｔは、電流Ｉは、単位時間当たりの移動電荷量であるの
で、時間をＴ、電荷をＱで表せば、Ｑ＝ＩＴであり、一
方、Ｑ＝ＣＶであり、すなわち、ＩＴ＝ＣＶ、書き換え
るならば、Ｔ＝（ＣＶ）／Ｉであり、定電流源を介して
コンデンサＣを充放電する本件出願発明に適用するなら
ば、以下のようになる。 Ｔ＝２Ｃ（Ｖｈ−Ｖｂ）／Ｉ

【００４１】それ故、Ｔ＝２Ｃ（Ｖcc−Ｖss−ＶＧＮ−
ＶＧＰ）／Ｉとなり、Ｉ＝(Ｖcc−Ｖss−ＶＧＮ−ＶＧ
Ｐ)／Ｒ(Ｋ＋Ｋo)であるので、周期Ｔは、 Ｔ＝２ＣＲ(Ｋ＋Ｋo) となる。

【００４２】かくして、周期Ｔは、電源電圧に独立して
いる。周期Ｔは、抵抗Ｒ及びコンデンサの容量Ｃとレジ
スタの内容にのみ関係する。ここで、抵抗Ｒ及びコンデ
ンサの容量Ｃは、製造技術とそのバラツキに関係する
が、係数Ｋoは、トランジスタの形状寸法の比であるの
で、正確に知ることができる。Ｋは、意図的に選択され
るレジスタの内容であり、抵抗Ｒ及びコンデンサの容量
Ｃの制御できない技術的なバラツキに対応して周波数を
調整するために利用できるものである。

【００４３】

【発明の効果】本発明による集積回路は、困難な伴うこ
となく、そして、従来技術の問題点もなく、特に、電源
電圧に独立した周波数を有する純粋な内部発振器を集積
回路内に作成することができる。

【図面の簡単な説明】

【図１】 本発明による集積回路の１実施例の概略図で
ある。

【図２】 ＣＭＯＳ技術による発振器の典型例を示す詳
細図である。

【符号の説明】

Ｒ１・・・レジスタ Ｍ１・・・メモリ ＤＢ・・・データバス Ｃ・・・コンデンサ ＯＳＣ・・・発振器 Ｋｃ、Ｋｄ・・・スイッチ ＣＯＭＰ１、ＣＯＭＰ２・・・閾値比較器

フロントページの続き Ｆターム(参考） 5B079 BA04 BB01 BC10 CC17 DD02 DD13 DD20 5J043 AA02 AA05 AA14 EE01 FF04

Claims (5)

【特許請求の範囲】
1. 【請求項１】 同一基板内にプロセッサ（ＣＰＵ）と発
   振器（ＯＳＣ）とが、発振器に接続される外付け端子な
   く、完全に集積化された集積回路であって、上記プロセ
   ッサによってロードすることができるデータレジスタ
   （Ｒ１）を備え、上記発振器は、上記プロセッサのため
   のクロックとして機能し、上記発振器は、コンデンサ
   （Ｃ）と、該コンデンサの充放電のための電流源とを備
   えるし張発振器であり、上記データレジスタは、上記コ
   ンデンサの充放電用電流の値を制御することにより、上
   記し張発振器の周波数を調節するデータを保持し、上記
   データレジスタは、上記同一集積回路基板に設けられ且
   つ周波数訂正データを記憶している電気的にプログラム
   可能な不揮発性メモリ（Ｍ１）から上記プロサッサによ
   ってロードされるようになされれおり、上記し張発振器
   (ＯＳＣ）の上記電流源は、選択的に並列に接続される
   複数の単位電流源(Ｉo、Ｉ、２Ｉ)からなり、集積回路
   は更に、上記コンデンサの端子間電圧が低閾値Ｖｂ以下
   になったとき上記コンデンサの充電を起動し上記コンデ
   ンサの端子間電圧が高閾値Ｖｈ以上になったとき上記コ
   ンデンサの放電を起動する閾値比較器(ＣＯＭＰ１、Ｃ
   ＯＭＰ２)とを有しており、上記閾値比較器は、上記高
   閾値Ｖｈと上記低閾値Ｖｂの差が上記コンデンサの充放
   電電流に比例するように該高閾値Ｖｈと該低閾値Ｖｂと
   を設定し、更に、上記データレジスタは、その内容に応
   じて複数の単位電流源の選択的並列接続を制御して、上
   記コンデンサの充電電流及び放電電流が、並列接続され
   た上記単位電流源の電流に対応させることを特徴とする
   集積回路。
2. 【請求項２】 上記単位電流源は、純粋な２進コードに
   よる重み付けられた値を有し、該重み付けは、上記デー
   タレジスタのビットの位に対応することを特徴とする請
   求項１に記載の集積回路。
3. 【請求項３】 上記コンデンサを充電するためのＰチャ
   ネル型の第１のトランジスタ（Ｍ４）と、上記コンデン
   サを放電するためのＮチャネル型の第２のトランジスタ
   （Ｍ３）と、第１のトランジスタに対する電流ミラーと
   して接続されたＰチャネル型の第３のトランジスタ（Ｍ
   ６）と、該第３のトランジスタと直列なＮチャネル型の
   第４のトランジスタ（Ｍ５）とを具備しており、上記第
   ４のトランジスタのゲートが上記コンデンサに接続さ
   れ、且つ、該第４のトランジスタの形状寸法が、上記第
   ２のトランジスタのゲート−ソース間電圧にゲート−ソ
   ース間電圧が実質的に等しいとき上記第３のトランジス
   タと同一の電流を流すように選択されていることを特徴
   とする請求項１または２に記載の集積回路。
4. 【請求項４】 互いに直列なＰチャネル型の第５のトラ
   ンジスタ（Ｍ８）とＮチャネル型の第６のトランジスタ
   （Ｍ７）とを有し、第６のトランジスタは、上記第２の
   トランジスタに対する電流ミラーとして接続されてお
   り、上記第５のトランジスタのゲートは、上記コンデン
   サに接続され、該第５のトランジスタの形状寸法が、上
   記第１のトランジスタのゲート−ソース間電圧にゲート
   −ソース間電圧が実質的に等しいとき上記第６のトラン
   ジスタと同一の電流を流すように選択されていることを
   特徴とする請求項３に記載の集積回路。
5. 【請求項５】 上記データレジスタは、並列に接続され
   且つ互いに電流ミラーの形に接続された電流源（Ｍ11、
   Ｍ12；Ｍ21、Ｍ21)の選択的な導通を制御し、上記電流
   源により発生された電流の合計が、抵抗(Ｒ)に印加さ
   れ、更に、上記電流源に対する電流ミラーとして接続さ
   れて正確に制御された形状寸法を有しており上記コンデ
   ンサを充放電するトランジスタ（Ｍ３、Ｍ４）を具備し
   ていることを特徴とする請求項１から４のいずれか１項
   記載の集積回路。