JP2000146710A - 低電圧／低電力温度センサ - Google Patents
低電圧／低電力温度センサInfo
- Publication number
- JP2000146710A JP2000146710A JP11316291A JP31629199A JP2000146710A JP 2000146710 A JP2000146710 A JP 2000146710A JP 11316291 A JP11316291 A JP 11316291A JP 31629199 A JP31629199 A JP 31629199A JP 2000146710 A JP2000146710 A JP 2000146710A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- frequency signal
- temperature sensor
- voltage
- dependent frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】
【課題】 精度を向上させた温度センサを提供する。
【解決手段】 コンデンサへ印加される充電電圧及び放
電電圧を発生する電流源を使用するＣＭＯＳ回路が設け
られている。これらの電圧は電流源内の抵抗の温度係数
に依存する。充電時間及び放電時間を使用して、該抵抗
の温度係数に依存する周波数を決定する。従って、該回
路の出力周波数に基づいて温度が検知される。
電電圧を発生する電流源を使用するＣＭＯＳ回路が設け
られている。これらの電圧は電流源内の抵抗の温度係数
に依存する。充電時間及び放電時間を使用して、該抵抗
の温度係数に依存する周波数を決定する。従って、該回
路の出力周波数に基づいて温度が検知される。
Description
【０００１】
【発明の属する技術分野】本発明は、装置の温度を決定
する回路に関するものである。更に詳細には、コンデン
サへ印加される充電電圧及び放電電圧を発生するための
電流源を使用する相補的・金属・酸化物・半導体（ＣＭ
ＯＳ）回路が提供される。これらの電圧は該電流源にお
ける抵抗の温度係数に依存する。従って、充電時間及び
放電時間は、該抵抗の温度に依存する周波数を決定する
ために使用される。従って、該回路の出力周波数に基づ
いて温度が検知される。
する回路に関するものである。更に詳細には、コンデン
サへ印加される充電電圧及び放電電圧を発生するための
電流源を使用する相補的・金属・酸化物・半導体（ＣＭ
ＯＳ）回路が提供される。これらの電圧は該電流源にお
ける抵抗の温度係数に依存する。従って、充電時間及び
放電時間は、該抵抗の温度に依存する周波数を決定する
ために使用される。従って、該回路の出力周波数に基づ
いて温度が検知される。
【０００２】
【従来の技術】コンピュータ及びデータ処理技術におい
ては、より速い処理速度及び並列的に複数個のタスクを
実施することが可能なシステムに対する要求が益々増加
している。しばしば、この増加された処理性能に関連す
るトレードオフ即ち利益衡量が存在している。１つの例
は電力消費レベルの増加とそれに対応して特定の装置又
はＩＣによって発生される熱の量の増加とである。
ては、より速い処理速度及び並列的に複数個のタスクを
実施することが可能なシステムに対する要求が益々増加
している。しばしば、この増加された処理性能に関連す
るトレードオフ即ち利益衡量が存在している。１つの例
は電力消費レベルの増加とそれに対応して特定の装置又
はＩＣによって発生される熱の量の増加とである。
【０００３】温度センサは多くの適用例を有している。
今日の電子装置における多数の回路及び／又は機能的ユ
ニットは温度に敏感であり且つ温度が上昇し過ぎる場合
に補正動作を行うために正確且つ信頼性のある温度情報
を必要とする。例えば、ある温度スレッシュホールドに
到達した場合に、その温度を臨界点以下に減少させるた
めにシステム周波数を減少させることが可能である。更
に、小型の電子装置（ゲーム、ラップトップ、ノートブ
ックコンピュータ、パーソナルデジタルアシスタント）
等のシステム等は電力消費に敏感であり且つ温度の関数
である電力があるレベルに到達する場合にはそれらの動
作の全て又は一部をシャットダウンすることを必要とす
る場合がある。更に、温度が所定のレベルに到達する場
合には幾つかの個別的な回路を切断するか又はシャット
ダウンさせることが必要な場合がある。別の適用例は、
例えば周波数依存性であるクリスタルオシレータ等のオ
シレータ即ち発振器である。この場合には、出力周波数
の精度を調節するために温度センサが必要とされる。再
充電可能なバッテリ適用例は更に別の部門であって、そ
の場合には正確且つ信頼性のある温度センサが有益的で
ある。
今日の電子装置における多数の回路及び／又は機能的ユ
ニットは温度に敏感であり且つ温度が上昇し過ぎる場合
に補正動作を行うために正確且つ信頼性のある温度情報
を必要とする。例えば、ある温度スレッシュホールドに
到達した場合に、その温度を臨界点以下に減少させるた
めにシステム周波数を減少させることが可能である。更
に、小型の電子装置（ゲーム、ラップトップ、ノートブ
ックコンピュータ、パーソナルデジタルアシスタント）
等のシステム等は電力消費に敏感であり且つ温度の関数
である電力があるレベルに到達する場合にはそれらの動
作の全て又は一部をシャットダウンすることを必要とす
る場合がある。更に、温度が所定のレベルに到達する場
合には幾つかの個別的な回路を切断するか又はシャット
ダウンさせることが必要な場合がある。別の適用例は、
例えば周波数依存性であるクリスタルオシレータ等のオ
シレータ即ち発振器である。この場合には、出力周波数
の精度を調節するために温度センサが必要とされる。再
充電可能なバッテリ適用例は更に別の部門であって、そ
の場合には正確且つ信頼性のある温度センサが有益的で
ある。
【０００４】従来の温度検知技術は、典型的に、トラジ
スタスレッシュホールド電圧の所定値に基づいている。
実際には、集積回路（ＩＣ）製造プロセスはウエハのグ
ループ毎、又はロット毎に正確に一貫性を有するもので
はない。従って、ウエハの特定のロットにおいてのトラ
ンジスタに対するスレッシュホールド電圧は別のロット
におけるトランジスタに対するスレッシュホールド電圧
と同一ではない。従って、周波数と温度との間の相関は
異なるロットにおいて製造されたセンサ間において一貫
したものではない。種々のデータ処理動作を実施するた
めに温度に依存する機能的ユニットは異なる温度で動作
する場合があり、その結果異なるロットにおいて製造さ
れた同一の装置において一貫性のない結果を発生する。
スタスレッシュホールド電圧の所定値に基づいている。
実際には、集積回路（ＩＣ）製造プロセスはウエハのグ
ループ毎、又はロット毎に正確に一貫性を有するもので
はない。従って、ウエハの特定のロットにおいてのトラ
ンジスタに対するスレッシュホールド電圧は別のロット
におけるトランジスタに対するスレッシュホールド電圧
と同一ではない。従って、周波数と温度との間の相関は
異なるロットにおいて製造されたセンサ間において一貫
したものではない。種々のデータ処理動作を実施するた
めに温度に依存する機能的ユニットは異なる温度で動作
する場合があり、その結果異なるロットにおいて製造さ
れた同一の装置において一貫性のない結果を発生する。
【０００５】従って、精度を増加させた温度依存性出力
信号を供給するために異なる時間において及び異なるロ
ットにおいて製造される場合により高い一貫性を提供す
る温度センサに対する必要性が存在していることを理解
することが可能である。
信号を供給するために異なる時間において及び異なるロ
ットにおいて製造される場合により高い一貫性を提供す
る温度センサに対する必要性が存在していることを理解
することが可能である。
【０００６】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、向上した精度を有する温度センサを提供す
ることを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、向上した精度を有する温度センサを提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、異なる
装置毎に異なる所定のスレッシュホールド電圧ではな
く、回路内のデバイス即ち装置の実際の温度係数に基づ
く温度センサが提供される。
装置毎に異なる所定のスレッシュホールド電圧ではな
く、回路内のデバイス即ち装置の実際の温度係数に基づ
く温度センサが提供される。
【０００８】広義においては、本発明はデバイス即ち装
置の温度を決定する回路を提供している。より詳細に
は、ＣＭＯＳ回路が提供され、それはコンデンサへ印加
される充電電圧及び放電電圧を発生するための電流源を
使用している。これらの電圧は電流源内の抵抗の温度係
数に依存する。従って、該抵抗の温度に依存する周波数
を決定するために充電時間及び放電時間を使用する。従
って、本回路の出力周波数に基づいて温度が検知され
る。
置の温度を決定する回路を提供している。より詳細に
は、ＣＭＯＳ回路が提供され、それはコンデンサへ印加
される充電電圧及び放電電圧を発生するための電流源を
使用している。これらの電圧は電流源内の抵抗の温度係
数に依存する。従って、該抵抗の温度に依存する周波数
を決定するために充電時間及び放電時間を使用する。従
って、本回路の出力周波数に基づいて温度が検知され
る。
【０００９】
【発明の実施の形態】種々のデータ処理システムが本発
明の機能を使用するために、システムを構成する集積回
路又はチップのうちの選択したものの中に温度センサを
設ける。例えば、本発明の温度センサはクロック部分内
の応用特定集積回路（ＡＳＩＣ）上に設けることが可能
である。このように、クロック回路からの周波数出力
は、本発明のセンサが、所定のスレッシュホールドを超
える温度に到達したことを決定する場合に、低下させる
ことが可能である。従って、チップの温度を規制するた
めに、フェーズロックループ（ＰＬＬ）等のクロック回
路へ制御信号を供給することが可能である。このクロッ
ク回路は、ＡＳＩＣ上に埋め込まれているマイクロプロ
セサ、マイクロコントローラ、デジタルプロセサ（ＤＳ
Ｐ）等の周波数を駆動するために使用することが可能で
ある。別の適用例においては、電力消費及び対応する温
度を減少させるためにＩＣの種々の非臨界的な部分をタ
ーンオフさせるために、本発明のセンサは温度スレッシ
ュホールドにいつ到達したかを決定することが可能であ
る。当業者は、本発明の温度センサの多数のその他の使
用について容易に想起することが可能である。
明の機能を使用するために、システムを構成する集積回
路又はチップのうちの選択したものの中に温度センサを
設ける。例えば、本発明の温度センサはクロック部分内
の応用特定集積回路（ＡＳＩＣ）上に設けることが可能
である。このように、クロック回路からの周波数出力
は、本発明のセンサが、所定のスレッシュホールドを超
える温度に到達したことを決定する場合に、低下させる
ことが可能である。従って、チップの温度を規制するた
めに、フェーズロックループ（ＰＬＬ）等のクロック回
路へ制御信号を供給することが可能である。このクロッ
ク回路は、ＡＳＩＣ上に埋め込まれているマイクロプロ
セサ、マイクロコントローラ、デジタルプロセサ（ＤＳ
Ｐ）等の周波数を駆動するために使用することが可能で
ある。別の適用例においては、電力消費及び対応する温
度を減少させるためにＩＣの種々の非臨界的な部分をタ
ーンオフさせるために、本発明のセンサは温度スレッシ
ュホールドにいつ到達したかを決定することが可能であ
る。当業者は、本発明の温度センサの多数のその他の使
用について容易に想起することが可能である。
【００１０】図１を参照すると、典型的なデータ処理シ
ステムが示されており、それは本発明に関連して使用す
ることが可能である。このデータ処理システムは、ラッ
プトップコンピュータ、ＰＤＡ、デスクトップコンピュ
ータ等を包含するその中に包含されている装置又は回路
の温度を規制することを必要とする事実上任意のシステ
ムを包含することが可能である。例えばペンチアム（Ｐ
ｅｎｔｉｕｍ）ＩＩマイクロプロセサ等のインテルコー
ポレイションから市販されている中央処理装置（ＣＰ
Ｕ）１０を設けることが可能であるが、例えばＩＢＭコ
ーポレイションから市販されているパワーＰＣマイクロ
プロセサ等のその他の製造業者から市販されているその
他のマイクロプロセサを使用することも可能である。マ
イクロプロセサ１０はシステムバス１２によって種々の
その他のコンポーネントへ相互接続されており、リード
オンリメモリ（ＲＯＭ）１６がバス１２を介してＣＰＵ
１０へ接続しており且つ基本的なコンピュータ機能を制
御する基本入力／出力システム（ＢＩＯＳ）を有してい
る。ランダムアクセスメモリ（ＲＡＭ）１４、Ｉ／Ｏア
ダプタ１８、通信アダプタ３４もシステムバス１２へ相
互接続している。Ｉ／Ｏアダプタ１８はディスク格納装
置２０と通信を行う小型コンピュータシステムインター
フェース（ＳＣＳＩ）アダプタとすることが可能であ
る。
ステムが示されており、それは本発明に関連して使用す
ることが可能である。このデータ処理システムは、ラッ
プトップコンピュータ、ＰＤＡ、デスクトップコンピュ
ータ等を包含するその中に包含されている装置又は回路
の温度を規制することを必要とする事実上任意のシステ
ムを包含することが可能である。例えばペンチアム（Ｐ
ｅｎｔｉｕｍ）ＩＩマイクロプロセサ等のインテルコー
ポレイションから市販されている中央処理装置（ＣＰ
Ｕ）１０を設けることが可能であるが、例えばＩＢＭコ
ーポレイションから市販されているパワーＰＣマイクロ
プロセサ等のその他の製造業者から市販されているその
他のマイクロプロセサを使用することも可能である。マ
イクロプロセサ１０はシステムバス１２によって種々の
その他のコンポーネントへ相互接続されており、リード
オンリメモリ（ＲＯＭ）１６がバス１２を介してＣＰＵ
１０へ接続しており且つ基本的なコンピュータ機能を制
御する基本入力／出力システム（ＢＩＯＳ）を有してい
る。ランダムアクセスメモリ（ＲＡＭ）１４、Ｉ／Ｏア
ダプタ１８、通信アダプタ３４もシステムバス１２へ相
互接続している。Ｉ／Ｏアダプタ１８はディスク格納装
置２０と通信を行う小型コンピュータシステムインター
フェース（ＳＣＳＩ）アダプタとすることが可能であ
る。
【００１１】通信アダプタ３４はバス１２を外側のネッ
トワークと相互接続し、本データ処理システムを例えば
インターネット、ローカルエリアネットワーク（ＬＡ
Ｎ）等を介して他のこのようなシステムと通信を行うこ
とを可能とする。入力／出力装置もユーザインターフェ
ースアダプタ２２及びディスプレイアダプタ３６を介し
てシステムバス１２へ接続している。キーボード２４、
トラックボール３２、マウス２６、スピーカ２８がユー
ザインターフェースアダプタ２２を介してバス１２と相
互接続している。ディスプレイモニタ３８はディスプレ
イアダプタ３６によってシステムバス１２へ接続してい
る。このように、ユーザはキーボード２４、トラックボ
ール３２、又はマウス２６を介してシステムへ入力を行
い且つスピーカ２８及びディスプレイ３８を介してシス
テムから出力を受取ることが可能である。更に、マイク
ロソフトコーポレイションから市販されているウインド
ウズのバージョンのうちの１つのようなオペレーティン
グシステムを使用して図１に示した種々のコンポーネン
トの機能を統一化させる。
トワークと相互接続し、本データ処理システムを例えば
インターネット、ローカルエリアネットワーク（ＬＡ
Ｎ）等を介して他のこのようなシステムと通信を行うこ
とを可能とする。入力／出力装置もユーザインターフェ
ースアダプタ２２及びディスプレイアダプタ３６を介し
てシステムバス１２へ接続している。キーボード２４、
トラックボール３２、マウス２６、スピーカ２８がユー
ザインターフェースアダプタ２２を介してバス１２と相
互接続している。ディスプレイモニタ３８はディスプレ
イアダプタ３６によってシステムバス１２へ接続してい
る。このように、ユーザはキーボード２４、トラックボ
ール３２、又はマウス２６を介してシステムへ入力を行
い且つスピーカ２８及びディスプレイ３８を介してシス
テムから出力を受取ることが可能である。更に、マイク
ロソフトコーポレイションから市販されているウインド
ウズのバージョンのうちの１つのようなオペレーティン
グシステムを使用して図１に示した種々のコンポーネン
トの機能を統一化させる。
【００１２】図２を参照すると、本発明温度センサの好
適実施例が示されている。この実施例においては、温度
センサをターンオン及びターンオフさせることを可能と
するスイッチング機構が示されている。ある場合におい
ては、温度センサが動作しているか否かを制御する能力
を有することが有益的である。例えば、データ処理シス
テムが低電力又は「スリープ」モードにある場合には、
温度センサが動作状態にあることは必要ではない。何故
ならば、「スリープ」モード期間中においては、システ
ムの殆どの機能はターンオフされ且つ温度は許容可能な
レベルにあるからである。
適実施例が示されている。この実施例においては、温度
センサをターンオン及びターンオフさせることを可能と
するスイッチング機構が示されている。ある場合におい
ては、温度センサが動作しているか否かを制御する能力
を有することが有益的である。例えば、データ処理シス
テムが低電力又は「スリープ」モードにある場合には、
温度センサが動作状態にあることは必要ではない。何故
ならば、「スリープ」モード期間中においては、システ
ムの殆どの機能はターンオフされ且つ温度は許容可能な
レベルにあるからである。
【００１３】より詳細に説明すると、全体的な電力消費
を更に減少させるために温度センサをディスエーブル即
ち動作不能状態とさせるためにシステムマイクロプロセ
サ又はコントローラによって使用することの可能なスイ
ッチング回路が示されている。入力信号が第一インバー
タ５１へのノード５０上に供給される。更に、第二イン
バータ５３、遅延回路５５、第三インバータ５７も該ス
イッチング回路の一部である。Ｐ型トランジスタ５８の
ゲートはインバータ５１の出力端へ接続している。Ｐ型
装置は、論理「０」（電圧の不存在）がそのゲートへ供
給される場合に、導通状態となる。Ｎ型トランジスタ５
２は、そのゲートをインバータ５３の出力端へ接続して
いる。Ｎ型トランジスタは、論理「１」（電圧）がその
ゲートへ印加される場合に導通状態となる。Ｐ型トラン
ジスタ５４は、そのゲートを遅延回路５５の出力端へ接
続しており、且つＮ型トランジスタ５６はそのゲートを
インバータ５７の出力端へ接続している。
を更に減少させるために温度センサをディスエーブル即
ち動作不能状態とさせるためにシステムマイクロプロセ
サ又はコントローラによって使用することの可能なスイ
ッチング回路が示されている。入力信号が第一インバー
タ５１へのノード５０上に供給される。更に、第二イン
バータ５３、遅延回路５５、第三インバータ５７も該ス
イッチング回路の一部である。Ｐ型トランジスタ５８の
ゲートはインバータ５１の出力端へ接続している。Ｐ型
装置は、論理「０」（電圧の不存在）がそのゲートへ供
給される場合に、導通状態となる。Ｎ型トランジスタ５
２は、そのゲートをインバータ５３の出力端へ接続して
いる。Ｎ型トランジスタは、論理「１」（電圧）がその
ゲートへ印加される場合に導通状態となる。Ｐ型トラン
ジスタ５４は、そのゲートを遅延回路５５の出力端へ接
続しており、且つＮ型トランジスタ５６はそのゲートを
インバータ５７の出力端へ接続している。
【００１４】ノード５０へ入力される「ストップ（ｓｔ
ｏｐ）」信号が論理１と等しく設定されると、トランジ
スタ１０１，１０２，１０３，１０４と抵抗１０５によ
って形成される電流源がターンオフされる。特に、イン
バータ５１の出力が「１」から「０」へ遷移する場合
に、トランジスタ５８は導通状態となり且つノード６０
をＶｃｃへプル即ち引っ張る。ノード５０への入力がセ
ットされると、インバータ５３の出力は「１」である。
従って、トランジスタ５２は導通状態となり且つノード
６１を基準電圧、この場合にはＶｓｓへプルダウンす
る。ノード６０がＶｃｃにある場合には、トランジスタ
１０１及び１０２は導通状態とはならず且つ温度センサ
が動作するのに必要な電流を供給することは不可能であ
る。トランジスタ１０６，１０７，１０８，１０９はＰ
型トランジスタであり且つカレントミラーを形成してい
る。これらのトランジスタの各々はそのゲートをノード
６０へ接続しており、従って、電流源のトランジスタ１
０１及び１０２がオフである場合には、それらもターン
オフされる。
ｏｐ）」信号が論理１と等しく設定されると、トランジ
スタ１０１，１０２，１０３，１０４と抵抗１０５によ
って形成される電流源がターンオフされる。特に、イン
バータ５１の出力が「１」から「０」へ遷移する場合
に、トランジスタ５８は導通状態となり且つノード６０
をＶｃｃへプル即ち引っ張る。ノード５０への入力がセ
ットされると、インバータ５３の出力は「１」である。
従って、トランジスタ５２は導通状態となり且つノード
６１を基準電圧、この場合にはＶｓｓへプルダウンす
る。ノード６０がＶｃｃにある場合には、トランジスタ
１０１及び１０２は導通状態とはならず且つ温度センサ
が動作するのに必要な電流を供給することは不可能であ
る。トランジスタ１０６，１０７，１０８，１０９はＰ
型トランジスタであり且つカレントミラーを形成してい
る。これらのトランジスタの各々はそのゲートをノード
６０へ接続しており、従って、電流源のトランジスタ１
０１及び１０２がオフである場合には、それらもターン
オフされる。
【００１５】システムが温度センサをターンオンさせる
ことを所望する場合には、ノード５０における入力制御
信号が高（１）から低（０）へスイッチされる。このこ
とはトランジスタ５４のゲートにおいてパルスを発生さ
せる（遅延回路５５から）。又、パルスはインバータ５
７からトランジスタ５６のゲートへ供給される。トラン
ジスタ５４が導通状態となると、ノード６１はＶｃｃへ
プルアップされ、電流源のトランジスタ１０３及び１０
４を導通状態とさせる。同様に、トランジスタ５６が導
通状態を開始し且つトランジスタ１０１及び１０２も導
通状態を開始する場合にノード６０はＶｓｓへプルダウ
ンされ、且つ該電流源が動作する。
ことを所望する場合には、ノード５０における入力制御
信号が高（１）から低（０）へスイッチされる。このこ
とはトランジスタ５４のゲートにおいてパルスを発生さ
せる（遅延回路５５から）。又、パルスはインバータ５
７からトランジスタ５６のゲートへ供給される。トラン
ジスタ５４が導通状態となると、ノード６１はＶｃｃへ
プルアップされ、電流源のトランジスタ１０３及び１０
４を導通状態とさせる。同様に、トランジスタ５６が導
通状態を開始し且つトランジスタ１０１及び１０２も導
通状態を開始する場合にノード６０はＶｓｓへプルダウ
ンされ、且つ該電流源が動作する。
【００１６】次に、図２を参照して温度センサの動作に
ついて説明する。上述したように、トランジスタ１０
１，１０２，１０３，１０４及び抵抗１０５は電流源を
形成しており、それはトランジスタ１０２，１０４及び
抵抗１０５を介して電流を供給する。トランジスタ１０
１，１０２，１０３，１０４の全ては弱い反転で動作す
る。
ついて説明する。上述したように、トランジスタ１０
１，１０２，１０３，１０４及び抵抗１０５は電流源を
形成しており、それはトランジスタ１０２，１０４及び
抵抗１０５を介して電流を供給する。トランジスタ１０
１，１０２，１０３，１０４の全ては弱い反転で動作す
る。
【００１７】ノード６２における電圧（Ｖａ）は以下の
式を使用して決定することが可能である。
式を使用して決定することが可能である。
【００１８】 （１） Ｖａ＝ｋＴ／ｑｌｎＳ104Ｓ101／Ｓ103Ｓ102 尚、ｋはボルツマン定数であり、ｑは電荷であり、且つ
Ｔは°Ｋ単位での温度である。この定数（ｋＴ／ｑ）は
３００°Ｋにおいて約２６ｍＶである。式（１）におい
て、「Ｓ」は電流源におけるトランジスタ（１０１，１
０２，１０３，１０４）に対するトランジスタ寸法、即
ち幅／長さ（Ｗ／Ｌ）を表わしている。カレントミラー
がトランジスタ１０６によって形成されており、その場
合にトランジスタ１０２，１０４及び抵抗１０５を介し
て流れるのと同一の電流がトランジスタ１０６及び抵抗
１０９及び１１０を介して流れる。
Ｔは°Ｋ単位での温度である。この定数（ｋＴ／ｑ）は
３００°Ｋにおいて約２６ｍＶである。式（１）におい
て、「Ｓ」は電流源におけるトランジスタ（１０１，１
０２，１０３，１０４）に対するトランジスタ寸法、即
ち幅／長さ（Ｗ／Ｌ）を表わしている。カレントミラー
がトランジスタ１０６によって形成されており、その場
合にトランジスタ１０２，１０４及び抵抗１０５を介し
て流れるのと同一の電流がトランジスタ１０６及び抵抗
１０９及び１１０を介して流れる。
【００１９】ノード６３における電圧（Ｖｄ）は以下の
式に従って決定することが可能である。
式に従って決定することが可能である。
【００２０】 （２） Ｖｄ＝（Ｓ106／Ｓ102）（Ｒ110／Ｒ105）（Ｖａ） 及び、ノード６４における電圧（Ｖｃ）は次式によって
決定することが可能である。
決定することが可能である。
【００２１】 （３） Ｖｃ＝（Ｓ106／Ｓ102）（（Ｒ109＋Ｒ110）／Ｒ105）（Ｖａ）Ｖｃ は抵抗１０９及び抵抗１１０を横断しての電圧降下であ
り、且つＶｄは抵抗１１０を横断しての電圧である。
り、且つＶｄは抵抗１１０を横断しての電圧である。
【００２２】本発明の好適実施例においては、コンデン
サはＮ型デプリション型トランジスタを使用して実現さ
れる。即ち、Ｎ型トランジスタのソース及びドレインを
互いに結合させ且つ該トランジスタのゲートと接続され
たソース／ドレインとを横断して容量即ちコンデンサが
形成される。コンデンサ１２０，１２１，１２２はこの
ようなＮデプリション型トランジスタである。従って、
本発明の温度センサは出力周波数を決定するためにコン
デンサ１２０を使用している。より詳細に説明すると、
電流源がアクティブ即ち活性状態にある場合には、トラ
ンジスタ１０８がターンオンされて導通状態となる。Ｎ
型トランジスタ１１５がオンである場合には、コンデン
サ１２０を充電するために電流が使用される。トランジ
スタ１０８がターンオンされる場合にはＰ型トランジス
タ１０７も導通状態となる。このことはトランジスタ１
１１及び１１２をして導通状態とさせ、従ってコンデン
サ１２０は放電電流に対しＶｓｓへの経路を有する。コ
ンデンサを充電するために使用される電流は次式によっ
て表わされる。
サはＮ型デプリション型トランジスタを使用して実現さ
れる。即ち、Ｎ型トランジスタのソース及びドレインを
互いに結合させ且つ該トランジスタのゲートと接続され
たソース／ドレインとを横断して容量即ちコンデンサが
形成される。コンデンサ１２０，１２１，１２２はこの
ようなＮデプリション型トランジスタである。従って、
本発明の温度センサは出力周波数を決定するためにコン
デンサ１２０を使用している。より詳細に説明すると、
電流源がアクティブ即ち活性状態にある場合には、トラ
ンジスタ１０８がターンオンされて導通状態となる。Ｎ
型トランジスタ１１５がオンである場合には、コンデン
サ１２０を充電するために電流が使用される。トランジ
スタ１０８がターンオンされる場合にはＰ型トランジス
タ１０７も導通状態となる。このことはトランジスタ１
１１及び１１２をして導通状態とさせ、従ってコンデン
サ１２０は放電電流に対しＶｓｓへの経路を有する。コ
ンデンサを充電するために使用される電流は次式によっ
て表わされる。
【００２３】 （４） Ｉｃ＝（Ｓ108／Ｓ102）（Ｖａ／Ｒ105） コンデンサ１２０からの放電電流は次式の如くに特性づ
けることが可能である。 （５） Ｉｄ＝（Ｓ112／Ｓ111）（Ｓ107／Ｓ102）（Ｖａ／Ｒ105） 上述したように、電圧Ｖｃ及びＶｄは、夫々、充電電圧
及び放電電圧である。
けることが可能である。 （５） Ｉｄ＝（Ｓ112／Ｓ111）（Ｓ107／Ｓ102）（Ｖａ／Ｒ105） 上述したように、電圧Ｖｃ及びＶｄは、夫々、充電電圧
及び放電電圧である。
【００２４】ノード７１における電圧は２つのＮ型トラ
ンジスタパスゲート１４６及び１４７を介してＶｃとＶ
ｄとの間でスイッチされる。パスゲート１４６がターン
オンされると、ノード７１上の電圧はＶｃ（充電）であ
る。又、トランジスタ１４６がターンオンされると、Ｎ
型パスゲートトランジスタ１１５もターンオンされ、コ
ンデンサ１２０がノード７０を介してＶｃ電圧レベルへ
充電されることを許容する。ノード７０における電圧が
ノード７１における電圧よりも高い間は、ノード７２に
おける電圧は例えばトランジスタ１３０等のＮ型トラン
ジスタのスレッシュホールド電圧（Ｖｔｎ）とほぼ同一
であり、且つノード７３における電圧は実質的にゼロ
（０）である。次の遷移において、ノード７５は高
（１）へ移行し且つパスゲート１４７及びＮ型パスゲー
トランジスタ１１７をターンオンさせる。この場合に
は、ノード７１における電圧はＶｄ（放電）レベルへス
イッチする。パスゲート１１７がターンオンすると、ノ
ード７０はＶｄ電圧レベルへ放電を開始し且つその放電
電流はトランジスタ１１２を介してＶｓｓへ流れる。
ンジスタパスゲート１４６及び１４７を介してＶｃとＶ
ｄとの間でスイッチされる。パスゲート１４６がターン
オンされると、ノード７１上の電圧はＶｃ（充電）であ
る。又、トランジスタ１４６がターンオンされると、Ｎ
型パスゲートトランジスタ１１５もターンオンされ、コ
ンデンサ１２０がノード７０を介してＶｃ電圧レベルへ
充電されることを許容する。ノード７０における電圧が
ノード７１における電圧よりも高い間は、ノード７２に
おける電圧は例えばトランジスタ１３０等のＮ型トラン
ジスタのスレッシュホールド電圧（Ｖｔｎ）とほぼ同一
であり、且つノード７３における電圧は実質的にゼロ
（０）である。次の遷移において、ノード７５は高
（１）へ移行し且つパスゲート１４７及びＮ型パスゲー
トランジスタ１１７をターンオンさせる。この場合に
は、ノード７１における電圧はＶｄ（放電）レベルへス
イッチする。パスゲート１１７がターンオンすると、ノ
ード７０はＶｄ電圧レベルへ放電を開始し且つその放電
電流はトランジスタ１１２を介してＶｓｓへ流れる。
【００２５】本発明の好適実施例においては、電流対周
波数変換器として比較器が使用されている。より詳細に
説明すると、該比較器はアナログ電流出力センサ信号を
デジタル制御信号へ変換する。該比較器はＮ型トランジ
スタ１２７，１２８，１２９，１３０と共にＰ型トラン
ジスタ１０９，１２５，１２６によって形成されてお
り、その場合にトランジスタ１２８及び１２９は、好適
実施例においては、トランジスタ１２７及び１３０に対
してより多くの利得を付加するために設けられている。
図４によってより詳細に示されるように、ノード７２及
び７３における波形は１８０°フェーズシフトされてい
る準方形波である。これらの方形波の周波数は温度情報
を担持している。この周波数は所定期間にわたって方形
波パルスをカウントすることによってデジタル数値へ変
換することが可能である。
波数変換器として比較器が使用されている。より詳細に
説明すると、該比較器はアナログ電流出力センサ信号を
デジタル制御信号へ変換する。該比較器はＮ型トランジ
スタ１２７，１２８，１２９，１３０と共にＰ型トラン
ジスタ１０９，１２５，１２６によって形成されてお
り、その場合にトランジスタ１２８及び１２９は、好適
実施例においては、トランジスタ１２７及び１３０に対
してより多くの利得を付加するために設けられている。
図４によってより詳細に示されるように、ノード７２及
び７３における波形は１８０°フェーズシフトされてい
る準方形波である。これらの方形波の周波数は温度情報
を担持している。この周波数は所定期間にわたって方形
波パルスをカウントすることによってデジタル数値へ変
換することが可能である。
【００２６】次いで、本発明の好適実施例においては、
差動対単一変換器（レベルシフタ）を使用して、差動型
波形を単一温度依存性信号へ変換する。この変換器はＮ
型トランジスタ１３２，１３５と関連してＰ型トランジ
スタ１３３，１３４によって形成されている。図４から
理解することが可能であるように、ノード７３がＮ型ト
ランジスタのスレッシュホールド電圧（Ｖｔｎ）にある
場合には、ノード７２は低であり、且つその逆も又真で
ある。ノード７２がＶｔｎレベルにある時間期間中に、
トランジスタ１３２はターンオンされ、トランジスタ１
３３及び１３４のゲートをＶｃｃ−Ｖｔｐへプルさせ
る。即ち、これらのトランジスタのゲートは入力電圧
（Ｖｃｃ）−Ｐ型トランジスタのスレッシュホールド電
圧（Ｖｔｐ）の電圧レベルへプルされる。このことは、
ノード７４をして電圧Ｖｃｃへプルアップさせる。ノー
ド７４は実効的には本発明の温度センサの出力端であ
る。然しながら、このノードはノード７４上の信号の速
度を増加させるために使用されている一連のインバータ
へ接続されている。好適実施例においては、４個のイン
バータが接続されている。これらのインバータは、夫
々、Ｎ型トランジスタ１３７，１３９，１４１，１４３
と接続しているＰトランジスタ１３６，１３８，１４
０，１４２によって形成されている。従って、ノード７
２がＶｔｎレベルにある場合には、ノード７４は高状態
であり且つノード１４５における温度センサの出力も高
である。この同一の時間期間中に、ノード７３は低であ
り且つトランジスタ１３５をターンオンさせることはな
い。然しながら、次の時間期間中に、ノード７３はＶｔ
ｎ電圧レベルにあり、そのことはトランジスタ１３５を
ターンオンさせ、そのことはノード７４をＶｓｓへ向か
ってプルダウンさせ、それによりＰ型トランジスタ１３
６がターンオンされる。このことはインバータ（トラン
ジスタ１３６及び１３７によって形成されている）の出
力を高（１）とさせる。この場合には、ノード１４５に
おける温度センサの出力は低（０）である。従って、ノ
ード７３が高状態であると、ノード１４５における出力
は低状態である。
差動対単一変換器（レベルシフタ）を使用して、差動型
波形を単一温度依存性信号へ変換する。この変換器はＮ
型トランジスタ１３２，１３５と関連してＰ型トランジ
スタ１３３，１３４によって形成されている。図４から
理解することが可能であるように、ノード７３がＮ型ト
ランジスタのスレッシュホールド電圧（Ｖｔｎ）にある
場合には、ノード７２は低であり、且つその逆も又真で
ある。ノード７２がＶｔｎレベルにある時間期間中に、
トランジスタ１３２はターンオンされ、トランジスタ１
３３及び１３４のゲートをＶｃｃ−Ｖｔｐへプルさせ
る。即ち、これらのトランジスタのゲートは入力電圧
（Ｖｃｃ）−Ｐ型トランジスタのスレッシュホールド電
圧（Ｖｔｐ）の電圧レベルへプルされる。このことは、
ノード７４をして電圧Ｖｃｃへプルアップさせる。ノー
ド７４は実効的には本発明の温度センサの出力端であ
る。然しながら、このノードはノード７４上の信号の速
度を増加させるために使用されている一連のインバータ
へ接続されている。好適実施例においては、４個のイン
バータが接続されている。これらのインバータは、夫
々、Ｎ型トランジスタ１３７，１３９，１４１，１４３
と接続しているＰトランジスタ１３６，１３８，１４
０，１４２によって形成されている。従って、ノード７
２がＶｔｎレベルにある場合には、ノード７４は高状態
であり且つノード１４５における温度センサの出力も高
である。この同一の時間期間中に、ノード７３は低であ
り且つトランジスタ１３５をターンオンさせることはな
い。然しながら、次の時間期間中に、ノード７３はＶｔ
ｎ電圧レベルにあり、そのことはトランジスタ１３５を
ターンオンさせ、そのことはノード７４をＶｓｓへ向か
ってプルダウンさせ、それによりＰ型トランジスタ１３
６がターンオンされる。このことはインバータ（トラン
ジスタ１３６及び１３７によって形成されている）の出
力を高（１）とさせる。この場合には、ノード１４５に
おける温度センサの出力は低（０）である。従って、ノ
ード７３が高状態であると、ノード１４５における出力
は低状態である。
【００２７】このように、本発明の温度センサは回路内
の種々のコンポーネントの温度に依存する周波数を持っ
た出力信号をノード１４５に供給する。出力における周
波数は２つの時間期間、即ちコンデンサ１２０を充電す
るための時間及び該コンデンサを放電するのにかかる時
間の２つに基づいている。コンデンサを充電するための
時間は次式によって示される。
の種々のコンポーネントの温度に依存する周波数を持っ
た出力信号をノード１４５に供給する。出力における周
波数は２つの時間期間、即ちコンデンサ１２０を充電す
るための時間及び該コンデンサを放電するのにかかる時
間の２つに基づいている。コンデンサを充電するための
時間は次式によって示される。
【００２８】 （６） ｔc＝（Ｃ120）（Ｖｃｄ／Ｉｃ） （７） Ｖｃｄ＝Ｖｃ−Ｖｄ＝（Ｓ106／Ｓ102）（Ｒ109／Ｒ105）（Ｖａ） センサが放電するための時間期間は次式によって決定さ
れる。
れる。
【００２９】 （８） ｔd＝（Ｃ120）（Ｖｃｄ／Ｉｄ） 出力端における周波数は次式で示される。
【００３０】（９） 周波数＝１／（ｔc＋ｔd） 従って、式（４），（５），（６），（７），（８）を
式（９）内に代入すると、次式が得られる。
式（９）内に代入すると、次式が得られる。
【００３１】 （１０） Ｆｒｅｑｕｅｎｃｙ＝［（Ｓ108／Ｓ102）（Ｓ112／Ｓ111）（Ｓ10 7 ／Ｓ102）］／［（Ｓ120）（Ｓ106／Ｓ102）（Ｒ109）］［（Ｓ108／Ｓ102）＋ （Ｓ112／Ｓ111）（Ｓ107／Ｓ102）］ 従って、式（１０）において、Ｒ109が唯一の温度依存
性要素であることを理解することが可能である。トラン
ジスタの温度係数（ＴＣＲ）は既知であるので、周波数
出力はＴＣＲに逆比例する。周波数をモニタすることに
よって、回路の温度を決定することが可能である。即
ち、周波数が変化する場合に、チップ温度を検知する。
当業者によって理解されるように、例えばカウンタ等の
装置を出力ノード１４５へ接続して出力信号の周波数、
即ち与えられた時間期間にわたってコンデンサ１２０が
充電及び放電する回数をモニタすることが可能である。
正のＴＣＲを有する物質の場合には、温度が増加するに
従い、周波数は減少する。同様に、温度が減少するに従
い、周波数は対応して増加する。従って、周波数は検知
回路の温度に逆比例し、即ち抵抗Ｒ109に対する抵抗値
の熱的効果に逆比例する。周波数が検知されると、その
温度が所定のスレッシュホールドレベルより高いか否か
を決定することが可能である。高い場合には、装置内の
種々の機能をシャットオフし、装置全体をターンオフさ
せる等の補正動作をとることが可能である。周波数が減
少して所定のスレッシュホールドより低い温度に対応す
ることとなる場合には、これらの機能は再度ターンオン
させることが可能である。勿論、本発明においては、１
つを超える数の所定のスレッシュホールドレベルを設け
ることを意図しており、その場合に各レベルは該装置上
の異なる機能に対応することが可能である。
性要素であることを理解することが可能である。トラン
ジスタの温度係数（ＴＣＲ）は既知であるので、周波数
出力はＴＣＲに逆比例する。周波数をモニタすることに
よって、回路の温度を決定することが可能である。即
ち、周波数が変化する場合に、チップ温度を検知する。
当業者によって理解されるように、例えばカウンタ等の
装置を出力ノード１４５へ接続して出力信号の周波数、
即ち与えられた時間期間にわたってコンデンサ１２０が
充電及び放電する回数をモニタすることが可能である。
正のＴＣＲを有する物質の場合には、温度が増加するに
従い、周波数は減少する。同様に、温度が減少するに従
い、周波数は対応して増加する。従って、周波数は検知
回路の温度に逆比例し、即ち抵抗Ｒ109に対する抵抗値
の熱的効果に逆比例する。周波数が検知されると、その
温度が所定のスレッシュホールドレベルより高いか否か
を決定することが可能である。高い場合には、装置内の
種々の機能をシャットオフし、装置全体をターンオフさ
せる等の補正動作をとることが可能である。周波数が減
少して所定のスレッシュホールドより低い温度に対応す
ることとなる場合には、これらの機能は再度ターンオン
させることが可能である。勿論、本発明においては、１
つを超える数の所定のスレッシュホールドレベルを設け
ることを意図しており、その場合に各レベルは該装置上
の異なる機能に対応することが可能である。
【００３２】本発明温度センサの１つの利点は、周波数
が実質的に供給電圧とは独立的であるという点である。
更に、本発明はトランジスタモデル独立性である。更に
詳細には、本発明の温度センサはトランジスタのスレッ
シュホールド電圧に依存するものではなく、それはスレ
ッシュホールド電圧（Ｖｔ）独立性である。式（１０）
は回路内のＮ型及びＰ型装置に対する所定のスレッシュ
ホールド電圧値ではなく回路コンポーネントの実際の特
性に完全に依存する。
が実質的に供給電圧とは独立的であるという点である。
更に、本発明はトランジスタモデル独立性である。更に
詳細には、本発明の温度センサはトランジスタのスレッ
シュホールド電圧に依存するものではなく、それはスレ
ッシュホールド電圧（Ｖｔ）独立性である。式（１０）
は回路内のＮ型及びＰ型装置に対する所定のスレッシュ
ホールド電圧値ではなく回路コンポーネントの実際の特
性に完全に依存する。
【００３３】本発明は非常に低い電圧において機能す
る。何故ならば、電流源が単一のＰ型トランジスタ１０
１及び１０２を有するに過ぎないからである。従って、
電流は、これらのトランジスタを横断してのスレッシュ
ホールド電圧（Ｖｔｐ）＋付加的な小さな大きさの電圧
（数百ｍＶの程度）のみを印加することによって供給す
ることが可能である。理解することが可能であるよう
に、本発明によって消費される電力の量も温度センサ回
路が動作するのに必要な電圧が小さいために、比較的低
いものである。即ち、パワー即ち電力は電圧に直接的に
比例する（Ｐ＝ＶＡ）。
る。何故ならば、電流源が単一のＰ型トランジスタ１０
１及び１０２を有するに過ぎないからである。従って、
電流は、これらのトランジスタを横断してのスレッシュ
ホールド電圧（Ｖｔｐ）＋付加的な小さな大きさの電圧
（数百ｍＶの程度）のみを印加することによって供給す
ることが可能である。理解することが可能であるよう
に、本発明によって消費される電力の量も温度センサ回
路が動作するのに必要な電圧が小さいために、比較的低
いものである。即ち、パワー即ち電力は電圧に直接的に
比例する（Ｐ＝ＶＡ）。
【００３４】本発明の別の好適実施例においては、定周
波数オシレータを設けることが可能である。このオシレ
ータも、図３のスイッチング回路の前述した説明に従っ
て、低パワー低電圧システムである。特定の環境温度に
おいてゼロ（０）の抵抗値の温度係数を有するように例
えばＮ型抵抗等の抵抗Ｒ109を適切に選択することによ
って、本回路の周波数出力は一定である。従って、正確
な周波数レベルを維持することが可能である。当業者に
よって理解されるように、例えば、室温における基準周
波数を得るためにレーザトリミング等によって対応する
温度に対しＴＣＲを変化させることが必要である場合が
ある。
波数オシレータを設けることが可能である。このオシレ
ータも、図３のスイッチング回路の前述した説明に従っ
て、低パワー低電圧システムである。特定の環境温度に
おいてゼロ（０）の抵抗値の温度係数を有するように例
えばＮ型抵抗等の抵抗Ｒ109を適切に選択することによ
って、本回路の周波数出力は一定である。従って、正確
な周波数レベルを維持することが可能である。当業者に
よって理解されるように、例えば、室温における基準周
波数を得るためにレーザトリミング等によって対応する
温度に対しＴＣＲを変化させることが必要である場合が
ある。
【００３５】図３を参照すると、本発明のスイッチング
回路のより詳細な概略図が示されており、図３を図２と
関連して説明する。インバータ５１及び５３が遅延回路
を有するパルス発生器５５へ接続されている。この遅延
回路は直列接続されている５個の付加的なインバータ３
００，３０１，３０２，３０３，３０４を有している。
パルス発生器回路５５への入力は、又、ＮＯＲゲート３
０５への一方の入力として供給され、インバータ３０４
からの直列接続されているインバータの出力がＮＯＲゲ
ート３０５の他方の入力である。図２に示されるよう
に、パルス発生器回路５５の出力はインバータ５７へ供
給される。
回路のより詳細な概略図が示されており、図３を図２と
関連して説明する。インバータ５１及び５３が遅延回路
を有するパルス発生器５５へ接続されている。この遅延
回路は直列接続されている５個の付加的なインバータ３
００，３０１，３０２，３０３，３０４を有している。
パルス発生器回路５５への入力は、又、ＮＯＲゲート３
０５への一方の入力として供給され、インバータ３０４
からの直列接続されているインバータの出力がＮＯＲゲ
ート３０５の他方の入力である。図２に示されるよう
に、パルス発生器回路５５の出力はインバータ５７へ供
給される。
【００３６】より詳細に説明すると、論理ゼロ（０）が
ノード５０に入力されると、インバータ５１は図２のト
ランジスタ５８へ論理１（１）を出力し且つインバータ
５３へ１を入力し、インバータ５３は０をトランジスタ
５２及びパルス発生器回路５５へ出力する。この場合に
は、０がノードＡにおいてＮＯＲゲート３０５へ入力さ
れ、一方１がインバータ３０４から出力され且つノード
ＢにおいてＮＯＲゲート３０５へ入力される。当業者に
よって理解されるように、インバータ３００への二進入
力が各インバータ３００，３０１，３０２，３０３，３
０４によって処理され、次いで、論理１としてＮＯＲゲ
ート３０５へ出力される場合に、時間遅延が発生する。
このように、０がノード５０へ入力されると、０がイン
バータ３００へ入力され且つＮＯＲゲート３０５のノー
ドＡへ入力される。遅延インバータ３００，３０１，３
０２，３０３，３０４はＮＯＲゲート３０５のノードＢ
に１を入力させる。この時間において、０がＮＯＲゲー
ト３０５から出力され且つ１がＰ型トランジスタ５４へ
出力され、０がＮ型トランジスタ５６へ出力される。こ
の時間期間中に、トランジスタ５２，５４，５６，５８
のいずれもがターンオンされることはない。論理１
（１）がノード５０に入力されると、１がトランジスタ
５２（オン）及び５４へ出力され、且つ０がトランジス
タ５６及び５８へ出力され、即ちトランジスタ５４及び
５６はターンオンされず、一方トランジスタ５２及び５
８はオンされてセンサをオフ状態に維持する。特に、ノ
ードＡ上のＮＯＲゲート３０５へ入力される１及びノー
ドＢ上でＮＯＲゲート３０５へ入力される０はインバー
タ３０６へ０を出力させる。このことはＰ型トランジス
タ５４（オフ）及びインバータ５７へ１を入力させる。
インバータ５７の出力は０であり、それはＮ型トランジ
スタ５６（オフ）へ入力される。
ノード５０に入力されると、インバータ５１は図２のト
ランジスタ５８へ論理１（１）を出力し且つインバータ
５３へ１を入力し、インバータ５３は０をトランジスタ
５２及びパルス発生器回路５５へ出力する。この場合に
は、０がノードＡにおいてＮＯＲゲート３０５へ入力さ
れ、一方１がインバータ３０４から出力され且つノード
ＢにおいてＮＯＲゲート３０５へ入力される。当業者に
よって理解されるように、インバータ３００への二進入
力が各インバータ３００，３０１，３０２，３０３，３
０４によって処理され、次いで、論理１としてＮＯＲゲ
ート３０５へ出力される場合に、時間遅延が発生する。
このように、０がノード５０へ入力されると、０がイン
バータ３００へ入力され且つＮＯＲゲート３０５のノー
ドＡへ入力される。遅延インバータ３００，３０１，３
０２，３０３，３０４はＮＯＲゲート３０５のノードＢ
に１を入力させる。この時間において、０がＮＯＲゲー
ト３０５から出力され且つ１がＰ型トランジスタ５４へ
出力され、０がＮ型トランジスタ５６へ出力される。こ
の時間期間中に、トランジスタ５２，５４，５６，５８
のいずれもがターンオンされることはない。論理１
（１）がノード５０に入力されると、１がトランジスタ
５２（オン）及び５４へ出力され、且つ０がトランジス
タ５６及び５８へ出力され、即ちトランジスタ５４及び
５６はターンオンされず、一方トランジスタ５２及び５
８はオンされてセンサをオフ状態に維持する。特に、ノ
ードＡ上のＮＯＲゲート３０５へ入力される１及びノー
ドＢ上でＮＯＲゲート３０５へ入力される０はインバー
タ３０６へ０を出力させる。このことはＰ型トランジス
タ５４（オフ）及びインバータ５７へ１を入力させる。
インバータ５７の出力は０であり、それはＮ型トランジ
スタ５６（オフ）へ入力される。
【００３７】本発明の温度センサをターンオンさせるこ
とが所望される場合には、ノード５０における入力が論
理０へ遷移し、そのことがＮＯＲゲート３０５のノード
Ａ上にゼロを与え、同時に、前の論理０はいまだにＮＯ
Ｒゲート３０５のノードＢ上に存在している。従って、
０を遅延インバータ（３００，３０１，３０２，３０
３，３０４）をトラバースさせるために論理１に対して
必要とされる遅延時間期間中（今ノード５０へ入力され
る論理０のために）、０がＮＯＲゲート３０５のノード
Ａ及びＢ上に存在する。この時間期間中に、論理１出力
パルスがＮＯＲゲート３０５から発生される。このパル
スはインバータ３００への０の入力が遅延インバータを
トラバースするのに必要な時間の量と実質的に等しい期
間を有している。従って、ＮＯＲゲート３０５からの出
力パルスは本発明の温度センサをして動作を開始させ
る。即ち、ＮＯＲゲート３０５から論理１が出力され、
従ってインバータ３０６からＰ型トランジスタ５４へ論
理０を供給させ、そのことはこのトランジスタをターン
オンさせる。更に、インバータ５７から１が出力され、
それはＮ型トランジスタ５６の導通状態を開始させる。
前述したように、トランジスタ５４はトランジスタ１０
３，１０４のゲートへＶｃｃを入力し且つトランジスタ
５６はトランジスタ１０１，１０２のゲートをＶｓｓへ
プルして、それをターンオンさせる。従って、温度セン
サの電流源は動作を開始する。発生器５５からの出力パ
ルスの期間の後に、トランジスタ５２及び５８がターン
オフされてノード５０への入力が論理０へ変化されるま
でスイッチング機構はオフ状態を維持し、且つノード５
０において論理１への遷移が発生し且つその後にノード
５０への入力を０へ変化させることによってＮＯＲゲー
ト３０５からパルスが発生されるまで電流発生器は動作
を終了する。
とが所望される場合には、ノード５０における入力が論
理０へ遷移し、そのことがＮＯＲゲート３０５のノード
Ａ上にゼロを与え、同時に、前の論理０はいまだにＮＯ
Ｒゲート３０５のノードＢ上に存在している。従って、
０を遅延インバータ（３００，３０１，３０２，３０
３，３０４）をトラバースさせるために論理１に対して
必要とされる遅延時間期間中（今ノード５０へ入力され
る論理０のために）、０がＮＯＲゲート３０５のノード
Ａ及びＢ上に存在する。この時間期間中に、論理１出力
パルスがＮＯＲゲート３０５から発生される。このパル
スはインバータ３００への０の入力が遅延インバータを
トラバースするのに必要な時間の量と実質的に等しい期
間を有している。従って、ＮＯＲゲート３０５からの出
力パルスは本発明の温度センサをして動作を開始させ
る。即ち、ＮＯＲゲート３０５から論理１が出力され、
従ってインバータ３０６からＰ型トランジスタ５４へ論
理０を供給させ、そのことはこのトランジスタをターン
オンさせる。更に、インバータ５７から１が出力され、
それはＮ型トランジスタ５６の導通状態を開始させる。
前述したように、トランジスタ５４はトランジスタ１０
３，１０４のゲートへＶｃｃを入力し且つトランジスタ
５６はトランジスタ１０１，１０２のゲートをＶｓｓへ
プルして、それをターンオンさせる。従って、温度セン
サの電流源は動作を開始する。発生器５５からの出力パ
ルスの期間の後に、トランジスタ５２及び５８がターン
オフされてノード５０への入力が論理０へ変化されるま
でスイッチング機構はオフ状態を維持し、且つノード５
０において論理１への遷移が発生し且つその後にノード
５０への入力を０へ変化させることによってＮＯＲゲー
ト３０５からパルスが発生されるまで電流発生器は動作
を終了する。
【００３８】これらの出力信号に基づく温度センサのス
イッチング動作については図２を参照して上に説明し
た。従って、電力を節約するために本発明の温度センサ
をシャットオフさせる入力信号をノード５０へ供給する
ために制御回路を使用することが可能である。
イッチング動作については図２を参照して上に説明し
た。従って、電力を節約するために本発明の温度センサ
をシャットオフさせる入力信号をノード５０へ供給する
ために制御回路を使用することが可能である。
【００３９】図４は図２の温度センサ回路におけるノー
ドの種々のものにおいて存在する波形を示したタイミン
グ線図である。理解されるように、ノード７０において
存在する第一波形は実質的に鋸歯状波形であり、それは
充電電圧Ｖｃがノード７１上に存在する時間期間中にお
ける充電状態（上方勾配）及び次いで放電電圧Ｖｄがノ
ード７１上に存在する放電（下方勾配）におけるコンデ
ンサ１２０を表わしている。ノード７０上の波形はコン
デンサの周波数及び抵抗Ｒ２の温度係数に基づいてい
る。この信号は、周波数をモニタすることが可能である
ようにデジタル信号へ変換され、従って、基本的に出力
ノード１４５における信号遷移をカウントすることによ
って電流が検知される。
ドの種々のものにおいて存在する波形を示したタイミン
グ線図である。理解されるように、ノード７０において
存在する第一波形は実質的に鋸歯状波形であり、それは
充電電圧Ｖｃがノード７１上に存在する時間期間中にお
ける充電状態（上方勾配）及び次いで放電電圧Ｖｄがノ
ード７１上に存在する放電（下方勾配）におけるコンデ
ンサ１２０を表わしている。ノード７０上の波形はコン
デンサの周波数及び抵抗Ｒ２の温度係数に基づいてい
る。この信号は、周波数をモニタすることが可能である
ようにデジタル信号へ変換され、従って、基本的に出力
ノード１４５における信号遷移をカウントすることによ
って電流が検知される。
【００４０】第二波形はノード７１上の電圧を示してい
る。充電電圧Ｖｃはコンデンサ１２０の充電動作に対応
しており、それはパスゲートのトランジスタ１４６がタ
ーンオンされる場合に発生する。電圧Ｖｄはコンデンサ
１２０の放電に対応しており、且つパスゲートのトラン
ジスタ１４７がターンオンされる場合に発生する。
る。充電電圧Ｖｃはコンデンサ１２０の充電動作に対応
しており、それはパスゲートのトランジスタ１４６がタ
ーンオンされる場合に発生する。電圧Ｖｄはコンデンサ
１２０の放電に対応しており、且つパスゲートのトラン
ジスタ１４７がターンオンされる場合に発生する。
【００４１】第三波形はノード７２上の電圧を示してお
り、それはトランジスタ１２５，１２６，１２７，１２
８，１２９，１３０によって形成される差動比較器回路
の出力である。第四波形はノード７３上の電圧を表わし
ており、それは該比較器回路の別の出力である。図４か
ら理解することが可能であるように、ノード７２及び７
３における出力信号は互いに１８０度位相がずれてい
る。これらの信号はトランジスタ１３２，１３３，１３
４，１３５によって形成されている差動対単一変換器回
路への入力である。ノード７４はこの変換器回路の出力
端であり且つ４個のインバータに対する出力信号を供給
する。
り、それはトランジスタ１２５，１２６，１２７，１２
８，１２９，１３０によって形成される差動比較器回路
の出力である。第四波形はノード７３上の電圧を表わし
ており、それは該比較器回路の別の出力である。図４か
ら理解することが可能であるように、ノード７２及び７
３における出力信号は互いに１８０度位相がずれてい
る。これらの信号はトランジスタ１３２，１３３，１３
４，１３５によって形成されている差動対単一変換器回
路への入力である。ノード７４はこの変換器回路の出力
端であり且つ４個のインバータに対する出力信号を供給
する。
【００４２】第五波形は温度センサ回路出力である。そ
れはノード７２における波形に追従する。より詳細に説
明すると、ノード７２がＶｔｎにある場合には、トラン
ジスタ１３２がターンオンされ且つＮ型トランジスタ１
３４のゲートへ基準の電圧を入力させ、そのことはノー
ド７４上に論理１を発生させる。このことはノード１４
５上に論理１を出力させる（ノード７４と１４５との間
には偶数個のインバータが存在している）。ノード７３
がＶｔｎであると、Ｎ型トランジスタ１３５がターンオ
ンされ、ノード７４上に基準電圧（論理０）を出力させ
且つ究極的にノード１４５上に出力させる。従って、ノ
ード１４５上の出力はノード７２上の波形に追従する
が、ノード７３上の波形とは補間関係にある。
れはノード７２における波形に追従する。より詳細に説
明すると、ノード７２がＶｔｎにある場合には、トラン
ジスタ１３２がターンオンされ且つＮ型トランジスタ１
３４のゲートへ基準の電圧を入力させ、そのことはノー
ド７４上に論理１を発生させる。このことはノード１４
５上に論理１を出力させる（ノード７４と１４５との間
には偶数個のインバータが存在している）。ノード７３
がＶｔｎであると、Ｎ型トランジスタ１３５がターンオ
ンされ、ノード７４上に基準電圧（論理０）を出力させ
且つ究極的にノード１４５上に出力させる。従って、ノ
ード１４５上の出力はノード７２上の波形に追従する
が、ノード７３上の波形とは補間関係にある。
【００４３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明を実現することの可能なコンポーネン
トを包含するデータ処理システムを示した概略ブロック
図。
トを包含するデータ処理システムを示した概略ブロック
図。
【図２】 本発明の好適実施例を構成する要素を示した
概略図。
概略図。
【図３】 本発明の活性化機構を示した概略図。
【図４】 図２の回路における種々のノードにおいて存
在する特定の時間においての波形を示したタイミング線
図。
在する特定の時間においての波形を示したタイミング線
図。
１０ 中央処理装置（ＣＰＵ） １２ システムバス １４ ランダムアクセスメモリ（ＲＡＭ） １６ リードオンリメモリ（ＲＯＭ） １８ Ｉ／Ｏアダプタ ２０ ディスク格納（記憶）装置 ２２ インターフェースアダプタ ２４ キーボード ２６ マウス ２８ スピーカ ３２ トラックボール ３６ ディスプレイアダプタ ３８ ディスプレイモニタ
Claims (13)
- 【請求項１】 温度センサにおいて、 複数個のトランジスタと少なくとも１個の抵抗とを具備
する電流源、 前記電流源からの電流出力を温度依存性周波数信号へ変
換する手段、を有しており、前記温度依存性周波数信号
が前記複数個のトランジスタのうちのいずれのトランジ
スタを横断してのスレッシュホールド電圧とも独立的で
あることを特徴とする温度センサ。 - 【請求項２】 請求項１において、前記温度依存性周波
数信号が前記少なくとも１個の抵抗の抵抗値の熱係数に
基づいていることを特徴とする温度センサ。 - 【請求項３】 請求項２において、前記温度依存性周波
数信号の周波数が前記少なくとも１個の抵抗の温度に比
例していることを特徴とする温度センサ。 - 【請求項４】 請求項１において、前記変換する手段
が、 前記少なくとも１個の抵抗の抵抗値に関連している充電
電圧及び放電電圧に夫々比例する充電電流及び放電電流
を有している前記電流源の出力端へ結合されているコン
デンサと、 前記コンデンサから入力信号を受取り且つそれに基づい
て差動フェーズシフト制御信号を出力する比較器と、 前記差動フェーズシフト制御信号を結合し且つ前記温度
依存性周波数信号を出力する回路と、を有していること
を特徴とする温度センサ。 - 【請求項５】 請求項４において、更に、前記温度依存
性周波数信号をモニタし且つ所定の温度レベルに基づい
てその他の回路の動作を規制する手段を有していること
を特徴とする温度センサ。 - 【請求項６】 請求項５において、更に、外部制御信号
に基づいて前記温度センサを不活性化させる手段を有し
ていることを特徴とする温度センサ。 - 【請求項７】 集積回路装置における温度を検知する方
法において、 前記集積回路装置内に設けられており複数個のトランジ
スタと少なくとも１個の抵抗とを具備する電流源から電
流を供給し、 前記電流源からの電流出力を温度依存性周波数信号へ変
換させる、上記各ステップを有しており、前記温度依存
性周波数信号が前記複数個のトランジスタのうちのいず
れのトランジスタを横断してのスレッシュホールド電圧
とも独立的であることを特徴とする方法。 - 【請求項８】 請求項７において、前記温度依存性周波
数信号が前記少なくとも１個の抵抗の抵抗値の熱係数に
基づいていることを特徴とする方法。 - 【請求項９】 請求項８において、前記温度依存性周波
数信号の周波数が前記少なくとも１個の抵抗の温度に比
例していることを特徴とする方法。 - 【請求項１０】 請求項９において、前記変換するステ
ップにおいて、 前記少なくとも１個の抵抗の抵抗値に関連している充電
電圧及び放電電圧に夫々比例する充電電流及び放電電流
を有している前記電流源の出力端に結合しているコンデ
ンサを設け、 比較器によって前記コンデンサからの入力信号を受取り
且つ前記比較器によってそれに基づいて差動フェーズシ
フト制御信号を出力し、 前記差動フェーズシフト制御信号を結合し且つ前記温度
依存性周波数信号を出力する、ことを特徴とする方法。 - 【請求項１１】 請求項１０において、更に、 前記温度依存性周波数信号をモニタし、 所定の温度レベルに基づいてその他の回路の動作を規制
する、上記各ステップを有していることを特徴とする方
法。 - 【請求項１２】 請求項１１において、更に、外部制御
信号に基づいて前記温度センサを不活性化させるステッ
プを有していることを特徴とする方法。 - 【請求項１３】 データ処理システム内に設けられてい
るコンポーネントの電力消費を規制するデータ処理シス
テムにおいて、 前記データ処理システムにおけるデータ処理機能のうち
の一部を実施する少なくとも１個の集積回路装置、 複数個のトランジスタと少なくとも１個の抵抗とを具備
している電流源を有しており、前記電流源からの電流出
力を温度依存性周波数信号へ変換する手段を包含してお
り、前記温度依存性周波数信号が前記複数個のトランジ
スタのうちのいずれのトランジスタを横断してのスレッ
シュホールド電圧とも独立的である温度センサ、 前記温度依存性周波数信号がいつ所定レベルに到達した
かを決定し且つそれに基づいて前記少なくとも１個の集
積回路の動作を制御するモニタ、を有していることを特
徴とするデータ処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/187,502 US6421626B1 (en) | 1998-11-06 | 1998-11-06 | Low voltage/low power temperature sensor |
| US09/187502 | 1998-11-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000146710A true JP2000146710A (ja) | 2000-05-26 |
Family
ID=22689252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11316291A Pending JP2000146710A (ja) | 1998-11-06 | 1999-11-08 | 低電圧／低電力温度センサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6421626B1 (ja) |
| EP (1) | EP0999435A3 (ja) |
| JP (1) | JP2000146710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008256694A (ja) * | 2007-04-02 | 2008-10-23 | Korea Univ Industrial & Academic Collaboration Foundation | 発振回路を利用した温度測定装置及び方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6702457B1 (en) * | 2001-12-20 | 2004-03-09 | National Semiconductor Corporation | Method and apparatus for a thermal wake-up circuit |
| US7004625B2 (en) * | 2002-05-21 | 2006-02-28 | Acrolon Technologies, Inc. | System and method for temperature sensing and monitoring |
| FR2845781B1 (fr) | 2002-10-09 | 2005-03-04 | St Microelectronics Sa | Generateur de tension de type a intervalle de bande |
| FR2845767B1 (fr) * | 2002-10-09 | 2005-12-09 | St Microelectronics Sa | Capteur numerique de temperature integre |
| US7069459B2 (en) * | 2003-03-10 | 2006-06-27 | Sun Microsystems, Inc. | Clock skew reduction technique based on distributed process monitors |
| JP2007500356A (ja) * | 2003-05-28 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シグナルインテグリティ自己テストアーキテクチャ |
| US7084695B2 (en) | 2004-08-31 | 2006-08-01 | Micron Technology, Inc. | Method and apparatus for low voltage temperature sensing |
| US7127368B2 (en) * | 2004-11-19 | 2006-10-24 | Stmicroelectronics Asia Pacific Pte. Ltd. | On-chip temperature sensor for low voltage operation |
| US7460932B2 (en) | 2005-11-29 | 2008-12-02 | International Business Machines Corporation | Support of deep power savings mode and partial good in a thermal management system |
| ES2691624T3 (es) | 2006-10-09 | 2018-11-28 | Incide, S.A. | Sensor de temperatura inalámbrico |
| ITUD20070076A1 (it) | 2007-04-26 | 2008-10-27 | Eurotech S P A | Dispositivo di visualizzazione interattivo e procedimento di configurazione con unita' di calcolo |
| TWI358622B (en) * | 2008-04-23 | 2012-02-21 | Nanya Technology Corp | Temperature detector and the method using the same |
| JP5213175B2 (ja) * | 2008-11-14 | 2013-06-19 | セイコーインスツル株式会社 | 温度センサ |
| US7898295B1 (en) | 2009-03-19 | 2011-03-01 | Pmc-Sierra, Inc. | Hot-pluggable differential signaling driver |
| JP5736744B2 (ja) * | 2010-01-26 | 2015-06-17 | セイコーエプソン株式会社 | 熱センサーデバイス及び電子機器 |
| US8931953B2 (en) | 2010-05-27 | 2015-01-13 | The Hong Kong University Of Science And Technology | Low voltage low power CMOS temperature sensor circuit |
| US9590638B2 (en) | 2012-09-07 | 2017-03-07 | University Of Virginia Patent Foundation | Low power clock source |
| US9749739B2 (en) | 2015-09-18 | 2017-08-29 | Qualcomm Incorporated | Protection of a speaker from thermal damage |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217754A (en) * | 1975-07-31 | 1977-02-09 | Meisei Electric Co Ltd | Multivibrator |
| US4150573A (en) * | 1976-12-03 | 1979-04-24 | Tokyo Shibaura Electric Co., Ltd. | Electronic digital thermometer |
| US4277975A (en) * | 1979-11-13 | 1981-07-14 | General Electric Company | Digital thermometer |
| US4618816A (en) * | 1985-08-22 | 1986-10-21 | National Semiconductor Corporation | CMOS ΔVBE bias current generator |
| JPH104318A (ja) * | 1996-04-15 | 1998-01-06 | Mitsumi Electric Co Ltd | 温度補償型水晶発振器 |
| US6005408A (en) * | 1997-07-31 | 1999-12-21 | Credence Systems Corporation | System for compensating for temperature induced delay variation in an integrated circuit |
-
1998
- 1998-11-06 US US09/187,502 patent/US6421626B1/en not_active Expired - Lifetime
-
1999
- 1999-11-01 EP EP99308648A patent/EP0999435A3/en not_active Withdrawn
- 1999-11-08 JP JP11316291A patent/JP2000146710A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008256694A (ja) * | 2007-04-02 | 2008-10-23 | Korea Univ Industrial & Academic Collaboration Foundation | 発振回路を利用した温度測定装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0999435A3 (en) | 2003-01-08 |
| US6421626B1 (en) | 2002-07-16 |
| US20020022941A1 (en) | 2002-02-21 |
| EP0999435A2 (en) | 2000-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000146710A (ja) | 低電圧／低電力温度センサ | |
| JP3752107B2 (ja) | 集積回路用パワーオンリセット回路 | |
| US6695475B2 (en) | Temperature sensing circuit and method | |
| US4296338A (en) | Power on and low voltage reset circuit | |
| US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
| US20060097813A1 (en) | Oscillator of semiconductor device | |
| JP2008506260A (ja) | リーク管理システム及びシステム、方法、適応型リーク制御装置、負電圧調整器、チャージポンプ | |
| JP3369608B2 (ja) | 動的電力補償 | |
| US20160191041A1 (en) | Circuit and Method for Power-On Reset of an Integrated Circuit | |
| JPH08233907A (ja) | 半導体チップのバーンイン電圧感知回路 | |
| JPH10177058A (ja) | 速度検出器を有する集積回路 | |
| EP0604044B1 (en) | Power supply loss sensor | |
| US7286020B1 (en) | Techniques for monitoring and replacing circuits to maintain high performance | |
| US20040008754A1 (en) | On-chip thermal sensing circuit | |
| US6259286B1 (en) | Method and apparatus for a power-on-reset system | |
| US7649406B2 (en) | Short-circuit charge-sharing technique for integrated circuit devices | |
| JPH10199249A (ja) | 半導体メモリ素子の基板電圧発生回路 | |
| US6900701B2 (en) | Automatic detection, selection and configuration of clock oscillator circuitry | |
| KR19980015460A (ko) | 온도 감지기를 구비한 전압 제어 오실레이터 | |
| US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
| US9030246B2 (en) | Semiconductor device | |
| JP3319717B2 (ja) | 電圧比較回路 | |
| JP3579109B2 (ja) | Ｃｐｕの電源電圧監視回路 | |
| JP2616573B2 (ja) | 電圧検出回路 | |
| EP1030331B1 (en) | Switch operated state detector and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100216 |