JP2003248459A - 電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路 - Google Patents
電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路Info
- Publication number
- JP2003248459A JP2003248459A JP2003001995A JP2003001995A JP2003248459A JP 2003248459 A JP2003248459 A JP 2003248459A JP 2003001995 A JP2003001995 A JP 2003001995A JP 2003001995 A JP2003001995 A JP 2003001995A JP 2003248459 A JP2003248459 A JP 2003248459A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- channel
- display panel
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Amplifiers (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 電流書き込み型画素構造を有するＡＭＯＥＬ
パネル用の新規な駆動回路を提供する。 【解決手段】 本発明は、複数の電流出力チャネルと、
電流出力チャネルの間で発生する電流レベルの差を最小
化するために各対応する電流出力チャネルに位置する複
数のチャネル電流発生回路を含み、各チャネル電流発生
回路は、一対のトランジスタからなり、これらのしきい
値電圧の差の自乗に比例する小さい偏差の電流を生成す
る電流生成部と、電流をミラーリングし、ミラーリング
された電流をチャネルの電流として出力する電流ミラー
部を備えていることを特徴とする。
パネル用の新規な駆動回路を提供する。 【解決手段】 本発明は、複数の電流出力チャネルと、
電流出力チャネルの間で発生する電流レベルの差を最小
化するために各対応する電流出力チャネルに位置する複
数のチャネル電流発生回路を含み、各チャネル電流発生
回路は、一対のトランジスタからなり、これらのしきい
値電圧の差の自乗に比例する小さい偏差の電流を生成す
る電流生成部と、電流をミラーリングし、ミラーリング
された電流をチャネルの電流として出力する電流ミラー
部を備えていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電流書き込み型の
アクティブマトリックス有機ＥＬ（ＡＭＯＥＬ：Active
Matrix Organic Electro-Luminescent）ディスプレイ
パネル用データ駆動回路に関する。
アクティブマトリックス有機ＥＬ（ＡＭＯＥＬ：Active
Matrix Organic Electro-Luminescent）ディスプレイ
パネル用データ駆動回路に関する。
【０００２】
【従来の技術】一般に、ＡＭＯＥＬの画素構造は大きく
二つあるが、電圧書き込み方式の画素構造を有するＡＭ
ＯＥＬディスプレイパネルは、しきい値電圧の変化及び
接地線における不規則な電圧上昇のような雑音に敏感で
ある。
二つあるが、電圧書き込み方式の画素構造を有するＡＭ
ＯＥＬディスプレイパネルは、しきい値電圧の変化及び
接地線における不規則な電圧上昇のような雑音に敏感で
ある。
【０００３】図１は従来技術による２能動素子を用いた
電圧書き込み方式の画素構造を示したものである。図１
を参照するとＴＦＴ液晶ディスプレイ（ＬＣＤ）の電荷
を蓄積する電荷蓄積用キャパシタ（Ｃｓｔｇ）が有機Ｅ
Ｌ（Organic Electro Luminescent：ＯＥＬ）を直接駆
動させる駆動用トランジスタ（Ｑ1）と陽電圧源
（ＶDD）とに連結されている。駆動用トランジスタ（Ｑ
1）の一方の電極は有機ＥＬ（ＯＥＬ）のアノードに連
結される。ＯＥＬのスイッチング用トランジスタ
（Ｑ2）のゲートがスキャンラインと連結されスキャン
ラインからの信号によって制御される。このスイッチン
グ用トランジスタ（Ｑ2）のソースはデータラインに連
結され、ドレインは駆動用トランジスタ（Ｑ１）のゲー
トに連結される。電荷蓄積用キャパシタ（Ｃｓｔｇ）は
陽電圧源（ＶDD）と駆動用トランジスタ（Ｑ1）のゲー
トに連結される。図１に示すように、駆動用トランジス
タ（Ｑ1）とスイッチング用トランジスタ（Ｑ2）はＰＭ
ＯＳである。
電圧書き込み方式の画素構造を示したものである。図１
を参照するとＴＦＴ液晶ディスプレイ（ＬＣＤ）の電荷
を蓄積する電荷蓄積用キャパシタ（Ｃｓｔｇ）が有機Ｅ
Ｌ（Organic Electro Luminescent：ＯＥＬ）を直接駆
動させる駆動用トランジスタ（Ｑ1）と陽電圧源
（ＶDD）とに連結されている。駆動用トランジスタ（Ｑ
1）の一方の電極は有機ＥＬ（ＯＥＬ）のアノードに連
結される。ＯＥＬのスイッチング用トランジスタ
（Ｑ2）のゲートがスキャンラインと連結されスキャン
ラインからの信号によって制御される。このスイッチン
グ用トランジスタ（Ｑ2）のソースはデータラインに連
結され、ドレインは駆動用トランジスタ（Ｑ１）のゲー
トに連結される。電荷蓄積用キャパシタ（Ｃｓｔｇ）は
陽電圧源（ＶDD）と駆動用トランジスタ（Ｑ1）のゲー
トに連結される。図１に示すように、駆動用トランジス
タ（Ｑ1）とスイッチング用トランジスタ（Ｑ2）はＰＭ
ＯＳである。
【０００４】図１に示す回路の動作は次のとおりであ
る。先ず、データラインからグレイスケイルが調整され
たデータ電圧が印加され、そのデータ電圧がスイッチン
グ用トランジスタ（Ｑ2）を通って電荷蓄積用キャパシ
タと駆動用トランジスタ（Ｑ1）のゲートに印加され
る。スキャンライン信号によってスイッチング用トラン
ジスタ（Ｑ2）が閉じられると、データラインを介して
各画素のグレイスケイルに相当するデータ電圧が電荷蓄
積用キャパシタに書き込まれる。書き込まれたデータ電
圧は駆動用トランジスタ（Ｑ1）の電流レベルを決定す
る制御電圧になる。制御電圧に相当する電流が駆動用ト
ランジスタ（Ｑ1）を通して有機ＥＬに供給される。Ａ
ＭＯＥＬパネルには数多くの画素が存在するが、画素の
間で駆動用トランジスタ（Ｑ1）の電圧−電流特性が互
いに不均一であれば、データラインを介して電荷蓄積用
キャパシタに書き込まれた電圧が均一でも、各画素内の
ＯＥＬに流れる電流は不均一になる。これは結局ＡＭＯ
ＥＬディスプレイパネル上で不均一なディスプレイ特
性、即ち不均一な輝度特性となる。これが電圧書き込み
方式の短所中の一つである。
る。先ず、データラインからグレイスケイルが調整され
たデータ電圧が印加され、そのデータ電圧がスイッチン
グ用トランジスタ（Ｑ2）を通って電荷蓄積用キャパシ
タと駆動用トランジスタ（Ｑ1）のゲートに印加され
る。スキャンライン信号によってスイッチング用トラン
ジスタ（Ｑ2）が閉じられると、データラインを介して
各画素のグレイスケイルに相当するデータ電圧が電荷蓄
積用キャパシタに書き込まれる。書き込まれたデータ電
圧は駆動用トランジスタ（Ｑ1）の電流レベルを決定す
る制御電圧になる。制御電圧に相当する電流が駆動用ト
ランジスタ（Ｑ1）を通して有機ＥＬに供給される。Ａ
ＭＯＥＬパネルには数多くの画素が存在するが、画素の
間で駆動用トランジスタ（Ｑ1）の電圧−電流特性が互
いに不均一であれば、データラインを介して電荷蓄積用
キャパシタに書き込まれた電圧が均一でも、各画素内の
ＯＥＬに流れる電流は不均一になる。これは結局ＡＭＯ
ＥＬディスプレイパネル上で不均一なディスプレイ特
性、即ち不均一な輝度特性となる。これが電圧書き込み
方式の短所中の一つである。
【０００５】図２は従来技術による電流書き込み方式の
画素構造を示すものである。図１に示す電圧書き込み方
式の画素構造とは異なり電流書き込み方式の画素は駆動
用トランジスタ（Ｐ1）にグレイスケイルに相当する電
流レベルを直接書き込む構造である。
画素構造を示すものである。図１に示す電圧書き込み方
式の画素構造とは異なり電流書き込み方式の画素は駆動
用トランジスタ（Ｐ1）にグレイスケイルに相当する電
流レベルを直接書き込む構造である。
【０００６】図２を参照すれば、画素に属する駆動用ト
ランジスタ（Ｐ1）の電圧−電流特性が互いに不均一で
も書き込み電流（Ｉｄａｔａ）を発生するデータ駆動回
路が均一に動作すると、有機ＥＬパネルの均一なディス
プレイ特性が得られる。しかし、実際は図２のデータ駆
動回路は一つの画素に対応する回路である。書き込み電
流を生成する部分はデータ駆動回路部に一つの回路形態
として存在するのではなく、各データラインごとに、或
いは幾つかのデータラインごとに存在する。従って、書
き込み電流を発生する回路間に誤差が発生すると、電流
書き込み方式の画素構造の長所を生かせず、有機ＥＬパ
ネルは不均一なディスプレイ特性をもつことになる。
ランジスタ（Ｐ1）の電圧−電流特性が互いに不均一で
も書き込み電流（Ｉｄａｔａ）を発生するデータ駆動回
路が均一に動作すると、有機ＥＬパネルの均一なディス
プレイ特性が得られる。しかし、実際は図２のデータ駆
動回路は一つの画素に対応する回路である。書き込み電
流を生成する部分はデータ駆動回路部に一つの回路形態
として存在するのではなく、各データラインごとに、或
いは幾つかのデータラインごとに存在する。従って、書
き込み電流を発生する回路間に誤差が発生すると、電流
書き込み方式の画素構造の長所を生かせず、有機ＥＬパ
ネルは不均一なディスプレイ特性をもつことになる。
【０００７】図２による問題を解決するための方法とし
て、図３による回路が用いられた。図３は基準電流源
（ＩREF）をミラーリングして所望の電流を発生させる
回路である。この場合はデータ駆動回路内に一つの基準
電流源を用いる。しかし、図３に示すように、一つの基
準電流源を全てのデータラインからミラーリングする場
合、ミラーの役割を果たすトランジスタ間の距離が基準
電流源から離れすぎていると基準電流源を正確にミラー
リングすることができないという短所がある。
て、図３による回路が用いられた。図３は基準電流源
（ＩREF）をミラーリングして所望の電流を発生させる
回路である。この場合はデータ駆動回路内に一つの基準
電流源を用いる。しかし、図３に示すように、一つの基
準電流源を全てのデータラインからミラーリングする場
合、ミラーの役割を果たすトランジスタ間の距離が基準
電流源から離れすぎていると基準電流源を正確にミラー
リングすることができないという短所がある。
【０００８】他の方法として図４に示すような基準電流
源（ＩREF）を補正する回路図が用いられた。本回路の
場合は、各データラインでキャリブレーション周期が同
じになるようにトランジスタのような電流源素子と電荷
保存用キャパシタが用いられる。
源（ＩREF）を補正する回路図が用いられた。本回路の
場合は、各データラインでキャリブレーション周期が同
じになるようにトランジスタのような電流源素子と電荷
保存用キャパシタが用いられる。
【０００９】しかし、電荷保存用トランジスタのゲート
とソースとの間に存在する各電荷保存用キャパシタでの
電流漏れなどにより各データラインで電圧変動が発生
し、ひいては各データラインの間における出力電流が不
均一になるという短所がある。
とソースとの間に存在する各電荷保存用キャパシタでの
電流漏れなどにより各データラインで電圧変動が発生
し、ひいては各データラインの間における出力電流が不
均一になるという短所がある。
【００１０】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解決するためのもので、チャネルにおける
出力電流レベルなどの差を最小化して電流書き込み型画
素構造を有するＡＭＯＥＬパネルを均一に駆動できる電
流書き込み型画素構造を有するＡＭＯＥＬパネル用駆動
回路を提供することが目的である。
術の問題点を解決するためのもので、チャネルにおける
出力電流レベルなどの差を最小化して電流書き込み型画
素構造を有するＡＭＯＥＬパネルを均一に駆動できる電
流書き込み型画素構造を有するＡＭＯＥＬパネル用駆動
回路を提供することが目的である。
【００１１】又、本発明の目的は、ＡＭＯＥＬディスプ
レイパネルに流れる電流の大きさによってデータを均
一、且つ正確にＡＭＯＥＬディスプレイチャネル上にデ
ィスプレイできる電流書き込み型ＡＭＯＥＬパネル用デ
ータ駆動回路を提供することが目的である。
レイパネルに流れる電流の大きさによってデータを均
一、且つ正確にＡＭＯＥＬディスプレイチャネル上にデ
ィスプレイできる電流書き込み型ＡＭＯＥＬパネル用デ
ータ駆動回路を提供することが目的である。
【００１２】さらに、本発明の目的は、新規な電流書き
込み型画素構造を有するＴＦＴ−ＡＭＯＥＬ又は単結晶
ＡＭＯＥＬディスプレイパネル用データ駆動回路を提供
することが目的である。
込み型画素構造を有するＴＦＴ−ＡＭＯＥＬ又は単結晶
ＡＭＯＥＬディスプレイパネル用データ駆動回路を提供
することが目的である。
【００１３】
【課題を解決するための手段】上記目的を達成するため
の本発明によると、複数の電流出力チャネルと、それら
の電流出力チャネルの間で発生する電流レベルの差を最
小化するために各電流出力チャネルに対応させて設けた
複数のチャネル電流発生回路とを含んでおり、各チャネ
ル電流発生回路は、一対のトランジスタからなり、これ
らのしきい値電圧の差の自乗に比例する小さい偏差の電
流を生成する電流生成部と、電流をミラーリングし、ミ
ラーリングされた電流をチャネルの中で相当するチャネ
ルの電流として出力する電流ミラー部を備えていること
を特徴とする。
の本発明によると、複数の電流出力チャネルと、それら
の電流出力チャネルの間で発生する電流レベルの差を最
小化するために各電流出力チャネルに対応させて設けた
複数のチャネル電流発生回路とを含んでおり、各チャネ
ル電流発生回路は、一対のトランジスタからなり、これ
らのしきい値電圧の差の自乗に比例する小さい偏差の電
流を生成する電流生成部と、電流をミラーリングし、ミ
ラーリングされた電流をチャネルの中で相当するチャネ
ルの電流として出力する電流ミラー部を備えていること
を特徴とする。
【００１４】上記一対のトランジスタは同一の幅と長さ
を有することが望ましい。
を有することが望ましい。
【００１５】
【発明の実施の形態】以下、添付の図５ａ及び図５ｂを
参照して本発明を更に詳細に説明する。
参照して本発明を更に詳細に説明する。
【００１６】図５ａは本発明実施形態による電流書き込
み型画素構造を有するＡＭＯＥＬパネル用データ駆動回
路を示すブロックダイアグラムである。図５ａによる
と、データ駆動回路は複数の電流出力チャネル（Ｉｏｕ
ｔ１、Ｉｏｕｔ２、…Ｉｏｕｔｋ）と、これらの電流出
力チャネル（Ｉｏｕｔ１、Ｉｏｕｔ２、…Ｉｏｕｔｋ）
の間で発生する電流レベルの差を最小化するために各画
素に対応する電流出力チャネルに設けた複数のチャネル
電流発生回路とを備えている。
み型画素構造を有するＡＭＯＥＬパネル用データ駆動回
路を示すブロックダイアグラムである。図５ａによる
と、データ駆動回路は複数の電流出力チャネル（Ｉｏｕ
ｔ１、Ｉｏｕｔ２、…Ｉｏｕｔｋ）と、これらの電流出
力チャネル（Ｉｏｕｔ１、Ｉｏｕｔ２、…Ｉｏｕｔｋ）
の間で発生する電流レベルの差を最小化するために各画
素に対応する電流出力チャネルに設けた複数のチャネル
電流発生回路とを備えている。
【００１７】図５ｂに示すように、各チャネル電流発生
回路は対応する一つの電流出力チャネルごとに幅と長さ
が同一で、共通ゲートを有する第１のタイプのＭＯＳで
あるＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）、そのＰＭＯ
Ｓトランジスタ対（Ｑ1、Ｑ2）の共通ゲート端子と連結
して共通ゲート端子のフローティングを防止するバイア
ス回路１０，ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出
力電流を入力する第２のタイプのＭＯＳである第１ＮＭ
ＯＳトランジスタ（Ｍ1）、第１ＮＭＯＳトランジスタ
のゲート端子と共通のゲート端子を有し、第１ＮＭＯＳ
トランジスタ（Ｍ1）と各々電流ミラー回路を形成して
ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流をミラ
ーリングするｎ個の第２ＮＭＯＳトランジスタ（Ｍ2、
Ｍ3、、、、Ｍn+1）、又ｎ個の第２ＮＭＯＳトランジス
タ（Ｍ2、Ｍ3、、、、Ｍn+1）の出力側に対応して連結
され、一つの出力チャネルを形成するために互いに並列
接続された出力を有するｎ個の第２ＰＭＯＳトランジス
タ（Ｄ1、Ｄ2、、、、Ｄn）を含んでいる。なお、一対
のＰＭＯＳトランジスタは電流生成部を構成している。
第１のタイプのＭＯＳと第２のタイプのＭＯＳとはそれ
ぞれ異なるタイプであり、実装に際しては互いに交換す
ることも可能である。
回路は対応する一つの電流出力チャネルごとに幅と長さ
が同一で、共通ゲートを有する第１のタイプのＭＯＳで
あるＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）、そのＰＭＯ
Ｓトランジスタ対（Ｑ1、Ｑ2）の共通ゲート端子と連結
して共通ゲート端子のフローティングを防止するバイア
ス回路１０，ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出
力電流を入力する第２のタイプのＭＯＳである第１ＮＭ
ＯＳトランジスタ（Ｍ1）、第１ＮＭＯＳトランジスタ
のゲート端子と共通のゲート端子を有し、第１ＮＭＯＳ
トランジスタ（Ｍ1）と各々電流ミラー回路を形成して
ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流をミラ
ーリングするｎ個の第２ＮＭＯＳトランジスタ（Ｍ2、
Ｍ3、、、、Ｍn+1）、又ｎ個の第２ＮＭＯＳトランジス
タ（Ｍ2、Ｍ3、、、、Ｍn+1）の出力側に対応して連結
され、一つの出力チャネルを形成するために互いに並列
接続された出力を有するｎ個の第２ＰＭＯＳトランジス
タ（Ｄ1、Ｄ2、、、、Ｄn）を含んでいる。なお、一対
のＰＭＯＳトランジスタは電流生成部を構成している。
第１のタイプのＭＯＳと第２のタイプのＭＯＳとはそれ
ぞれ異なるタイプであり、実装に際しては互いに交換す
ることも可能である。
【００１８】電流出力チャネル（Ｉｏｕｔ）はデータ駆
動回路の電流出力のうちの一つの電流出力チャネルを指
示する。
動回路の電流出力のうちの一つの電流出力チャネルを指
示する。
【００１９】図５ｂに示すように、チャネル電流発生回
路でＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）中の一つはそ
のボディーとそのソースが互いに連結して第１外部バイ
アス１（ＶBias1）と連結され、ＰＭＯＳトランジスタ
対の共通ゲート端子はフローティングが防止されるよう
に外部バイアス回路１０と連結される。外部バイアス回
路は、上記共通ゲート端子とグラウンドの間に接続さ
れ、第２外部バイアス（ＶBias2）を共通ゲート電圧と
して用いる直列接続された三つのＮＭＯＳトランジスタ
からなる。
路でＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）中の一つはそ
のボディーとそのソースが互いに連結して第１外部バイ
アス１（ＶBias1）と連結され、ＰＭＯＳトランジスタ
対の共通ゲート端子はフローティングが防止されるよう
に外部バイアス回路１０と連結される。外部バイアス回
路は、上記共通ゲート端子とグラウンドの間に接続さ
れ、第２外部バイアス（ＶBias2）を共通ゲート電圧と
して用いる直列接続された三つのＮＭＯＳトランジスタ
からなる。
【００２０】尚、ｎ個の第２ＰＭＯＳトランジスタ（Ｄ
1、Ｄ2、、、、Ｄn）はそれぞれ対応する第２ＮＭＯＳ
トランジスタを流れる電流を制御するために外部からそ
れぞれ１ビットのデジタル信号をゲート信号として入力
する。第２ＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄ
n）の出力電流は合算されてデータ駆動回路の一つの出
力チャネルの駆動電流として提供される。
1、Ｄ2、、、、Ｄn）はそれぞれ対応する第２ＮＭＯＳ
トランジスタを流れる電流を制御するために外部からそ
れぞれ１ビットのデジタル信号をゲート信号として入力
する。第２ＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄ
n）の出力電流は合算されてデータ駆動回路の一つの出
力チャネルの駆動電流として提供される。
【００２１】一つの出力チャネルの駆動電流は、ｎ個の
ＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄn）用のｎ
−ビットのデジタル信号の組み合わせによってバイナリ
形態の電流レベルを有するように適切に調節される。
ＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄn）用のｎ
−ビットのデジタル信号の組み合わせによってバイナリ
形態の電流レベルを有するように適切に調節される。
【００２２】ｎ個の第２ＮＭＯＳトランジスタ（Ｍ2、
Ｍ3、、、、Ｍn+1）の幅と長さはそれらを流れる電流が
ＰＭＯＳトランジスタ対の出力電流（ＩQ2）の２a（ａ=
０,１,２,…）倍に調節される値になるように決める。
Ｍ3、、、、Ｍn+1）の幅と長さはそれらを流れる電流が
ＰＭＯＳトランジスタ対の出力電流（ＩQ2）の２a（ａ=
０,１,２,…）倍に調節される値になるように決める。
【００２３】前述のように、本発明の実施形態によると
幅と長さを同じくするＰＭＯＳトランジスタ対（Ｑ1、
Ｑ2）を用いて、これらのＰＭＯＳトランジスタ（Ｑ1、
Ｑ2）のしきい値電圧の差の自乗に比例する小さい偏差
の電流が生成され、その生成された電流がｎ＋１個のＮ
ＭＯＳトランジスタ（Ｍ1、Ｍ2、、、、Ｍn+1）からな
るｎ個の電流ミラー回路によってミラーリングされる。
各電流ミラー回路の出力電流は各第２ＰＭＯＳトランジ
スタ（Ｄ）によって調節された後並列に加えられる。そ
の加えられた値が一つのチャネルの電流値になる。この
ように得られた各チャネル電流値はチャネル間の駆動電
流レベルの差を最小化し、ＡＭＯＥＬディスプレイパネ
ルを均一に駆動させる。
幅と長さを同じくするＰＭＯＳトランジスタ対（Ｑ1、
Ｑ2）を用いて、これらのＰＭＯＳトランジスタ（Ｑ1、
Ｑ2）のしきい値電圧の差の自乗に比例する小さい偏差
の電流が生成され、その生成された電流がｎ＋１個のＮ
ＭＯＳトランジスタ（Ｍ1、Ｍ2、、、、Ｍn+1）からな
るｎ個の電流ミラー回路によってミラーリングされる。
各電流ミラー回路の出力電流は各第２ＰＭＯＳトランジ
スタ（Ｄ）によって調節された後並列に加えられる。そ
の加えられた値が一つのチャネルの電流値になる。この
ように得られた各チャネル電流値はチャネル間の駆動電
流レベルの差を最小化し、ＡＭＯＥＬディスプレイパネ
ルを均一に駆動させる。
【００２４】又、図５ｂによると、各出力チャネルで見
た有効接地抵抗が異なって、誘起される電圧が各出力チ
ャネルで異なっても、ｎ＋１個のＮＭＯＳトランジスタ
（Ｍ 1、Ｍ2、、、、Ｍn+1）からなるｎ個の電流ミラー
回路によってＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）で生
成された電流（ＩQ2）はミラーリングされるので、接地
抵抗の変化による出力チャネルにおける電圧上昇は各チ
ャネルの出力電流に大きい影響を及ぼすことはない。即
ち、接地ラインにおける電圧上昇効果が相殺される。
た有効接地抵抗が異なって、誘起される電圧が各出力チ
ャネルで異なっても、ｎ＋１個のＮＭＯＳトランジスタ
（Ｍ 1、Ｍ2、、、、Ｍn+1）からなるｎ個の電流ミラー
回路によってＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）で生
成された電流（ＩQ2）はミラーリングされるので、接地
抵抗の変化による出力チャネルにおける電圧上昇は各チ
ャネルの出力電流に大きい影響を及ぼすことはない。即
ち、接地ラインにおける電圧上昇効果が相殺される。
【００２５】データ駆動回路のチャネルの数が非常に多
い場合、各チャネルが共通に有する接地ラインが非常に
長くなり、互いに遠く離れているチャネルの間で接地ラ
インの有効抵抗が異なるようになる。チャネルの間で接
地抵抗が異なると、接地ラインに誘起される電圧が異な
ることになる。しかしながら、図５ｂによれば、ＰＭＯ
Ｓトランジスタ対（Ｑ1、Ｑ2）の出力電流（ＩQ2）はｎ
＋１個の第２ＮＭＯＳトランジスタ（Ｍ1、Ｍ2、
Ｍ3、、、Ｍn+1）からなる電流ミラー回路の出力電流の
チャネルの駆動電流に比べて非常に小さいので、ＰＭＯ
Ｓトランジスタ対（Ｑ 1、Ｑ2）の出力電流による電圧降
下は無視できる。
い場合、各チャネルが共通に有する接地ラインが非常に
長くなり、互いに遠く離れているチャネルの間で接地ラ
インの有効抵抗が異なるようになる。チャネルの間で接
地抵抗が異なると、接地ラインに誘起される電圧が異な
ることになる。しかしながら、図５ｂによれば、ＰＭＯ
Ｓトランジスタ対（Ｑ1、Ｑ2）の出力電流（ＩQ2）はｎ
＋１個の第２ＮＭＯＳトランジスタ（Ｍ1、Ｍ2、
Ｍ3、、、Ｍn+1）からなる電流ミラー回路の出力電流の
チャネルの駆動電流に比べて非常に小さいので、ＰＭＯ
Ｓトランジスタ対（Ｑ 1、Ｑ2）の出力電流による電圧降
下は無視できる。
【００２６】更に、ＰＭＯＳトランジスタ対（Ｑ1、
Ｑ2）によって発生した一つのチャネルの出力電流（Ｉ
Q2）がＮＭＯＳトランジスタから構成されたミラー回路
によってミラーリングされた後で使われるので、接地抵
抗の変動による電圧上昇はチャネルにおける出力電流に
影響を及ぼさない。従って、互いに異なる有効接地電圧
を有するチャネル間の電流レベルの偏差を極めて小さく
減らすことができる。
Ｑ2）によって発生した一つのチャネルの出力電流（Ｉ
Q2）がＮＭＯＳトランジスタから構成されたミラー回路
によってミラーリングされた後で使われるので、接地抵
抗の変動による電圧上昇はチャネルにおける出力電流に
影響を及ぼさない。従って、互いに異なる有効接地電圧
を有するチャネル間の電流レベルの偏差を極めて小さく
減らすことができる。
【００２７】チャネルから出力した電流（Ｉｏｕｔ）の
レベルは第１ＮＭＯＳトランジスタのソース電流
（ＩQ2）をミラーリングした電流ミラー回路から出力さ
れた電流をｎ個のＰＭＯＳトランジスタ（Ｄ1、Ｄ2,,,
Ｄn）によって制御することで決められる。
レベルは第１ＮＭＯＳトランジスタのソース電流
（ＩQ2）をミラーリングした電流ミラー回路から出力さ
れた電流をｎ個のＰＭＯＳトランジスタ（Ｄ1、Ｄ2,,,
Ｄn）によって制御することで決められる。
【００２８】ここで、ｎ個の第２ＰＭＯＳトランジスタ
（Ｄ1、Ｄ2,,,Ｄn）は外部からのｎビットのデジタル信
号をそれらのゲート信号として用いることによって電流
ミラー回路の出力電流を制御する。ｎビットのデジタル
信号をそれぞれゲート信号に用いるｎ個のＰＭＯＳトラ
ンジスタ（Ｄ1、Ｄ2,,,Ｄn）はｎ個の第２ＮＭＯＳトラ
ンジスタ（Ｍ2、Ｍ3,,,Ｍn+1）と直列連結されている。
各ＮＭＯＳトランジスタの幅と長さはｎビットの組合せ
によって２nの電流レベルを有し、ＰＭＯＳトランジス
タ対（Ｑ1，Ｑ2）の出力電流（ＩQ2）の２a（ａ＝０，
１，２，、、）倍のうち、いずれか一つになるように互
いに異なって決定される。
（Ｄ1、Ｄ2,,,Ｄn）は外部からのｎビットのデジタル信
号をそれらのゲート信号として用いることによって電流
ミラー回路の出力電流を制御する。ｎビットのデジタル
信号をそれぞれゲート信号に用いるｎ個のＰＭＯＳトラ
ンジスタ（Ｄ1、Ｄ2,,,Ｄn）はｎ個の第２ＮＭＯＳトラ
ンジスタ（Ｍ2、Ｍ3,,,Ｍn+1）と直列連結されている。
各ＮＭＯＳトランジスタの幅と長さはｎビットの組合せ
によって２nの電流レベルを有し、ＰＭＯＳトランジス
タ対（Ｑ1，Ｑ2）の出力電流（ＩQ2）の２a（ａ＝０，
１，２，、、）倍のうち、いずれか一つになるように互
いに異なって決定される。
【００２９】この時、第１ＮＭＯＳトランジスタのソー
ス電流は同一の幅と長さを有するＰＭＯＳトランジスタ
対（Ｑ1，Ｑ2）によって生成される。ＰＭＯＳトランジ
スタ対（Ｑ1，Ｑ2）の共通ゲートには、フローティング
を防止するために三つの直列接続されたＮＭＯＳトラン
ジスタと、ＮＭＯＳトランジスタ共通ゲート信号として
用いられる第２外部バイアス電源（ＶBias2）とから構
成された可変抵抗が接続される。
ス電流は同一の幅と長さを有するＰＭＯＳトランジスタ
対（Ｑ1，Ｑ2）によって生成される。ＰＭＯＳトランジ
スタ対（Ｑ1，Ｑ2）の共通ゲートには、フローティング
を防止するために三つの直列接続されたＮＭＯＳトラン
ジスタと、ＮＭＯＳトランジスタ共通ゲート信号として
用いられる第２外部バイアス電源（ＶBias2）とから構
成された可変抵抗が接続される。
【００３０】ＰＭＯＳトランジスタ（Ｑ1）のソースと
ボディーは互いに連結されており、これらは更に第１外
部バイアス電源（ＶBias1）と連結されている。ＰＭＯ
Ｓトランジスタ（Ｑ2）のソースは陽電圧源電圧
（ＶDD）と連結されている。
ボディーは互いに連結されており、これらは更に第１外
部バイアス電源（ＶBias1）と連結されている。ＰＭＯ
Ｓトランジスタ（Ｑ2）のソースは陽電圧源電圧
（ＶDD）と連結されている。
【００３１】ＰＭＯＳトランジスタ（Ｑ2）の出力電流
（ＩQ2）は以下の式（１）及び（２）によって計算され
る。
（ＩQ2）は以下の式（１）及び（２）によって計算され
る。
【００３２】
|IQ1| = K1(VBias1 - Vx - |Vth1|)2 -――――――-- (1)
ここで Vx = VBias1 - |Vth1| - √(|IQ1| / K1)
【００３３】
|IQ2| = K2(VDD - Vx - |Vth2|)2
= K2(VDD - VBias1 + |Vth1| - |Vth2| + √(|IQ1| / K1))2 --- (2)
ここで, K1 = μp Cσx(W1/L1),
K2 = μp Cσx(W2/L2)
【００３４】式（２）に示すように、陽電圧源電圧（Ｖ
DD）と第１外部バイアス電源（ＶBi as1）及び√(|IQ1|
/ K1)が一定であれば、ＰＭＯＳトランジスタ（Ｑ2）を
介して流れる出力電流（ＩQ2）はＰＭＯＳトランジスタ
対（Ｑ1、Ｑ2）のしきい値電圧の差の自乗に比例する値
を有することになる。
DD）と第１外部バイアス電源（ＶBi as1）及び√(|IQ1|
/ K1)が一定であれば、ＰＭＯＳトランジスタ（Ｑ2）を
介して流れる出力電流（ＩQ2）はＰＭＯＳトランジスタ
対（Ｑ1、Ｑ2）のしきい値電圧の差の自乗に比例する値
を有することになる。
【００３５】これは、ＰＭＯＳトランジスタ（Ｑ1、
Ｑ2）が設計上で近くに位置すると、データ駆動回路の
電流出力チャネル間の距離が遠くて、各チャネルに存在
するＰＭＯＳトランジスタ（Ｑ1、Ｑ2）のしきい値電圧
に変化が発生しても、ＰＭＯＳトランジスタ対（Ｑ1、
Ｑ2）は均一なソース電流を得ることを意味する。
Ｑ2）が設計上で近くに位置すると、データ駆動回路の
電流出力チャネル間の距離が遠くて、各チャネルに存在
するＰＭＯＳトランジスタ（Ｑ1、Ｑ2）のしきい値電圧
に変化が発生しても、ＰＭＯＳトランジスタ対（Ｑ1、
Ｑ2）は均一なソース電流を得ることを意味する。
【００３６】即ち、ＰＭＯＳトランジスタ対（Ｑ1、
Ｑ2）がレイアウト上で近くに位置すると、ＰＭＯＳト
ランジスタ対の出力、即ち、ＰＭＯＳトランジスタ（Ｑ
2）のベース電流（ＩＱ2）はＰＭＯＳトランジスタ対
（Ｑ1、Ｑ2）のしきい値電圧の差の自乗に比例する小さ
い偏差の電流値を有することになり、ひいては比較的に
大きい偏差の電流値を有する
Ｑ2）がレイアウト上で近くに位置すると、ＰＭＯＳト
ランジスタ対の出力、即ち、ＰＭＯＳトランジスタ（Ｑ
2）のベース電流（ＩＱ2）はＰＭＯＳトランジスタ対
（Ｑ1、Ｑ2）のしきい値電圧の差の自乗に比例する小さ
い偏差の電流値を有することになり、ひいては比較的に
大きい偏差の電流値を有する
【００３７】又、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）
が互いに離れている場合にはＰＭＯＳトランジスタ（Ｑ
2）のベース電流（ＩQ2）はＰＭＯＳトランジスタ
（Ｑ1、Ｑ 2）のしきい値電圧（Ｖth1、Ｖth2）の差の自
乗に比例する大きい偏差の電流に該当する。
が互いに離れている場合にはＰＭＯＳトランジスタ（Ｑ
2）のベース電流（ＩQ2）はＰＭＯＳトランジスタ
（Ｑ1、Ｑ 2）のしきい値電圧（Ｖth1、Ｖth2）の差の自
乗に比例する大きい偏差の電流に該当する。
【００３８】前述のように、得られた均一なベース電流
（ＩQ2）はＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）に近く
位置しているｎ＋１個のＮＭＯＳトランジスタ（Ｍ1、
Ｍ2、、、Ｍn+1）で構成されたｎ個の電流ミラー回路を
通過することになり、電流ミラー回路の並列の和がデー
タ駆動回路の均一な一つのチャネルに該当する出力電流
（Ｉｏｕｔ）として用いられる。
（ＩQ2）はＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）に近く
位置しているｎ＋１個のＮＭＯＳトランジスタ（Ｍ1、
Ｍ2、、、Ｍn+1）で構成されたｎ個の電流ミラー回路を
通過することになり、電流ミラー回路の並列の和がデー
タ駆動回路の均一な一つのチャネルに該当する出力電流
（Ｉｏｕｔ）として用いられる。
【００３９】又、本実施形態によるデータ駆動回路は各
チャネルごとに接地電圧の差が発生しても次のような原
理によってその差が補われる。前述のようにデータ駆動
回路の電流出力チャネルの数が非常に多い場合、各チャ
ネルが共通に有する接地ラインが各チャネルの位置に応
じて非常に長くなる。互いに離れているチャネルはそれ
ぞれ違う接地ラインの有効抵抗を有するようになる。
チャネルごとに接地電圧の差が発生しても次のような原
理によってその差が補われる。前述のようにデータ駆動
回路の電流出力チャネルの数が非常に多い場合、各チャ
ネルが共通に有する接地ラインが各チャネルの位置に応
じて非常に長くなる。互いに離れているチャネルはそれ
ぞれ違う接地ラインの有効抵抗を有するようになる。
【００４０】例えば、互いに離れている二つのチャネル
が互いに異なる有効接地抵抗を有すると、接地ラインに
誘起される電圧もチャネルに従って異なってくる。この
時データ駆動回路のうち、一つのチャネル用のＰＭＯＳ
トランジスタ対の出力電流（ＩQ2）のレベルは、チャネ
ル出力電流（Ｉｏｕｔ）に比べて非常に小さいので、Ｐ
ＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流（ＩQ2）
による陽電圧源電圧（ＶDD）の電圧降下は無視できる
が、チャネル出力電流による接地ラインにおける電圧上
昇は単にＮＭＯＳトランジスタからなる電流源を用いる
場合には、チャネル出力電流を変化させる原因として作
用する。
が互いに異なる有効接地抵抗を有すると、接地ラインに
誘起される電圧もチャネルに従って異なってくる。この
時データ駆動回路のうち、一つのチャネル用のＰＭＯＳ
トランジスタ対の出力電流（ＩQ2）のレベルは、チャネ
ル出力電流（Ｉｏｕｔ）に比べて非常に小さいので、Ｐ
ＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流（ＩQ2）
による陽電圧源電圧（ＶDD）の電圧降下は無視できる
が、チャネル出力電流による接地ラインにおける電圧上
昇は単にＮＭＯＳトランジスタからなる電流源を用いる
場合には、チャネル出力電流を変化させる原因として作
用する。
【００４１】又、データ駆動回路でＰＭＯＳトランジス
タ対（Ｑ1、Ｑ2）によって出力された電流（ＩQ2）はｎ
＋１個のＮＭＯＳトランジスタ（Ｍ1、Ｍ2，、、
Ｍn+1）からなる電流ミラー回路にミラーリングして用
いられるので、接地抵抗における電圧上昇がチャネル出
力電流（Ｉｏｕｔ）に影響を及ぼさない。また、互いに
異なる有効接地電圧は遠く離れた両チャネルの間におい
て電流レベルの偏差を非常に小さくする。
タ対（Ｑ1、Ｑ2）によって出力された電流（ＩQ2）はｎ
＋１個のＮＭＯＳトランジスタ（Ｍ1、Ｍ2，、、
Ｍn+1）からなる電流ミラー回路にミラーリングして用
いられるので、接地抵抗における電圧上昇がチャネル出
力電流（Ｉｏｕｔ）に影響を及ぼさない。また、互いに
異なる有効接地電圧は遠く離れた両チャネルの間におい
て電流レベルの偏差を非常に小さくする。
【００４２】以上本発明の好適な一実施形態に対して説
明したが、実施形態のものに限定されるわけではなく、
本発明の技術思想に基づいて種々の変形又は変更が可能
である。
明したが、実施形態のものに限定されるわけではなく、
本発明の技術思想に基づいて種々の変形又は変更が可能
である。
【００４３】
【発明の効果】以上説明したように、本発明によると、
次のような効果がある。幅と長さを有するトランジスタ
対を用いて、これらのしきい値電圧の差の自乗に比例す
る小さい偏差の電流を生成する。従って、互いに独立的
に離れている電流出力チャネルの間で従来個別トランジ
スタのしきい値電圧変化の自乗に比例する大きい偏差の
電流を用いる場合とは異なり、出力電流レベルの差を防
止することができる。
次のような効果がある。幅と長さを有するトランジスタ
対を用いて、これらのしきい値電圧の差の自乗に比例す
る小さい偏差の電流を生成する。従って、互いに独立的
に離れている電流出力チャネルの間で従来個別トランジ
スタのしきい値電圧変化の自乗に比例する大きい偏差の
電流を用いる場合とは異なり、出力電流レベルの差を防
止することができる。
【図１】２能動素子を用いた電圧書き込み型ディスプレ
イパネル用従来データ駆動回路である。
イパネル用従来データ駆動回路である。
【図２】電流書き込み型ディスプレイパネル用従来デー
タ駆動回路図である。
タ駆動回路図である。
【図３】基準電流源をミラーリングする方式を用いた従
来の電流書き込み型ディスプレイパネル用データ駆動回
路図である。
来の電流書き込み型ディスプレイパネル用データ駆動回
路図である。
【図４】基準電流源を用いて補正する方式を用いた従来
の電流書き込み型ディスプレイパネル用データ駆動回路
図である。
の電流書き込み型ディスプレイパネル用データ駆動回路
図である。
【図５】ａ：本発明実施形態による電流書き込み型ＡＭ
ＯＥＬ型ディスプレイパネル用データ駆動回路図であ
る。 ｂ：図５ａの中、各チャネル電流発生回路の詳細回路図
である。
ＯＥＬ型ディスプレイパネル用データ駆動回路図であ
る。 ｂ：図５ａの中、各チャネル電流発生回路の詳細回路図
である。
Ｑ1、Ｑ2 ＰＭＯＳトランジスタ対
ＶBias1、ＶBias2 外部バイアス
Ｍ1、Ｍ2、Ｍ3、、、Ｍn+1 ：ＮＭＯＳトランジスタ
Ｄ1、Ｄ12Ｄ3、、、Ｄn ：ＰＭＯＳトランジスタ
ＧＮＤ グラウンド
ＶDD： 陽電圧源
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０３Ｆ 3/343 Ｈ０３Ｆ 3/343 Ａ
Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ
(72)発明者 ナ，ヨン・ソン
大韓民国・キョンギ−ド・クリ−シ・キョ
ムン１−ドン・767・イルソン アパート
メント 102−1004
(72)発明者 クォン，オ・キョン
大韓民国・キョンサンブ−ド・チルゴ−グ
ン・ソッチョック−ミョン・ジュン−リ・
141・３コンダン・ブヨン アパートメン
ト 104−811
Ｆターム(参考） 3K007 AB17 BA06 DB03 GA00
5C080 AA06 BB05 DD05 DD25 EE29
FF01 FF11 JJ02 JJ03
5J091 AA01 AA43 CA00 CA78 FA04
HA10 HA17 HA19 HA29 HA38
HA44 KA05 KA09 KA12 KA33
MA22 SA08 TA01
Claims (10)
- 【請求項１】 複数の電流出力チャネルと、 前記電流出力チャネルの間で発生する電流レベルの差を
最小化するために、それぞれの電流出力チャネルに設け
た複数のチャネル電流発生回路とを含み、 前記各チャネル電流発生回路は、一対のトランジスタか
らなり、これらのしきい値電圧の差の自乗に比例する小
さい偏差の電流を生成する電流生成部と、 前記電流をミラーリングしミラーリングされた電流を前
記チャネルの電流として出力する電流ミラー部とからな
ることを特徴とする、電流書き込み型ＡＭＯＥＬディス
プレイパネル用データ駆動回路。 - 【請求項２】 前記一対のトランジスタが同一の幅と長
さを有することを特徴とする請求項１に記載の電流書き
込み型ＡＭＯＥＬディスプレイパネル用データ駆動回
路。 - 【請求項３】 前記電流生成部は同一の幅と長さを有
し、共通のゲートを有する一対の第１タイプのトランジ
スタによりなることを特徴とする請求項１に記載の電流
書き込み型ＡＭＯＥＬディスプレイパネル用データ駆動
回路。 - 【請求項４】 前記電流ミラー部は前記第１タイプとは
違う第２タイプのＭＯＳトランジスタによりなる複数の
電流ミラー回路であることを特徴とする請求項３に記載
の電流書き込み型ＡＭＯＥＬディスプレイパネル用デー
タ駆動回路。 - 【請求項５】 複数の電流出力チャネルと、 前記電流出力チャネルの間で発生する電流レベルの差を
最小化するためにそれぞれの電流出力チャネルに設けた
複数のチャネル電流発生回路とを有し、 前記各チャネル電流発生回路は、 同一の幅と長さを有し、共通ゲート端子を有する一対の
ＰＭＯＳトランジスタと；前記ＰＭＯＳトランジスタ対
の前記共通ゲート端子と連結され、前記共通ゲート端子
のフローティングを防止する第１バイアス回路と、 前記ＰＭＯＳトランジスタ対の出力電流を入力する第１
ＮＭＯＳトランジスタと、 前記第１ＮＭＯＳトランジスタのゲート端子と連結さ
れ、各々が前記第１ＮＭＯＳトランジスタと電流ミラー
を形成して前記ＰＭＯＳトランジスタ対の出力電流をミ
ラーリングするｎ個の第２ＮＭＯＳトランジスタと、 前記ｎ個の第２ＮＭＯＳトランジスタに各々一つずつ直
列連結されるｎ個のＰＭＯＳトランジスタとを含み、前
記ｎ個のＰＭＯＳトランジスタの出力は互いに並列接続
されることを特徴とする電流書き込み型ＡＭＯＥＬディ
スプレイパネル用データ駆動回路。 - 【請求項６】 前記ＰＭＯＳトランジスタ対のうち、第
１ＰＭＯＳトランジスタのボディーとソースとが互いに
連結され、これらは更に第１外部バイアス回路に接続さ
れ、前記第２ＰＭＯＳトランジスタのボディーとソース
は互いに連結され、これらは更に陽電圧源と接続される
ことを特徴とする請求項５に記載の電流書き込み型ＡＭ
ＯＥＬディスプレイパネル用データ駆動回路。 - 【請求項７】 前記バイアス回路は前記共通ゲートと接
地の間に直列接続された、少なくとも一つのＮＭＯＳト
ランジスタと、前記ＮＭＯＳトランジスタのゲートに共
通ゲート電圧に用いられる第２外部バイアスとからなる
ことを特徴とする請求項５に記載の電流書き込み型ＡＭ
ＯＥＬディスプレイパネル用データ駆動回路。 - 【請求項８】 前記ｎ個のＰＭＯＳトランジスタは外部
からｎビットのデジタル信号をそれらのゲート信号とし
て入力し、前記ｎ個の第２ＮＭＯＳトランジスタに流れ
る電流を制御し、前記チャネルの中で相当するチャネル
の電流として出力することを特徴とする請求項５に記載
の電流書き込み型ＡＭＯＥＬディスプレイパネル用デー
タ駆動回路。 - 【請求項９】 前記相当するチャネルの電流は前記ｎ個
のＰＭＯＳトランジスタに入力するｎビットのデジタル
信号の組合わせによってバイナリ形態の所望の電流レベ
ルを有するように調節されることを特徴とする請求項８
に記載の電流書き込み型ＡＭＯＥＬディスプレイパネル
用データ駆動回路。 - 【請求項１０】 前記ｎ個の第２ＮＭＯＳトランジスタ
の幅と長さは前記ｎ個の第２ＮＭＯＳトランジスタに流
れる電流と前記ＰＭＯＳトランジスタ対の出力電流の２
a（ａ＝０，１，２、、、）倍に調節されるように決め
られることを特徴とする請求項５に記載の電流書き込み
型ＡＭＯＥＬディスプレイパネル用データ駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0001175A KR100442257B1 (ko) | 2002-01-09 | 2002-01-09 | 전류기입형 ａｍｏｅｌ 패널의 데이터 구동회로 |
| KR2002-1175 | 2002-01-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003248459A true JP2003248459A (ja) | 2003-09-05 |
| JP4399169B2 JP4399169B2 (ja) | 2010-01-13 |
Family
ID=19718310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003001995A Expired - Lifetime JP4399169B2 (ja) | 2002-01-09 | 2003-01-08 | 電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6982687B2 (ja) |
| EP (1) | EP1327972B1 (ja) |
| JP (1) | JP4399169B2 (ja) |
| KR (1) | KR100442257B1 (ja) |
| CN (1) | CN1220171C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004032A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 階調表現デバイスの駆動回路、画像出力装置、階調表現デバイスの駆動方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442257B1 (ko) * | 2002-01-09 | 2004-07-30 | 엘지전자 주식회사 | 전류기입형 ａｍｏｅｌ 패널의 데이터 구동회로 |
| JP4066360B2 (ja) * | 2003-07-29 | 2008-03-26 | 松下電器産業株式会社 | 電流駆動装置及び表示装置 |
| US20070273635A1 (en) | 2003-11-19 | 2007-11-29 | Welbers Antonius P G | Circuit Arrangement for Driving Arrangement |
| WO2005093702A1 (ja) * | 2004-03-29 | 2005-10-06 | Rohm Co., Ltd | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| JP2005311591A (ja) * | 2004-04-20 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 電流駆動装置 |
| CN100342416C (zh) * | 2004-04-22 | 2007-10-10 | 友达光电股份有限公司 | 用于有机发光二极管显示器的数据驱动电路 |
| KR100619412B1 (ko) * | 2004-05-04 | 2006-09-08 | 매그나칩 반도체 유한회사 | 평판표시장치용 드라이버 |
| US20060120202A1 (en) * | 2004-11-17 | 2006-06-08 | Yang Wan Kim | Data driver chip and light emitting display |
| KR100600314B1 (ko) * | 2004-11-17 | 2006-07-18 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그것의 데이터 구동 칩 |
| KR100688803B1 (ko) * | 2004-11-23 | 2007-03-02 | 삼성에스디아이 주식회사 | 전류 범위 제어회로, 데이터 구동부 및 발광 표시장치 |
| KR100764736B1 (ko) | 2004-12-09 | 2007-10-08 | 삼성전자주식회사 | 크기가 감소된 데이터 드라이브 집적 회로 및 그것을구비한 디스플레이 장치 |
| KR100775057B1 (ko) * | 2004-12-13 | 2007-11-08 | 삼성전자주식회사 | 트랜지스터 정합 특성이 향상된 데이터 드라이브 집적회로를 구비한 디스플레이 장치 |
| CN100419839C (zh) * | 2005-03-02 | 2008-09-17 | 立锜科技股份有限公司 | 操作被动矩阵式有机发光二极管显示器面板的方法及电路 |
| KR100653846B1 (ko) * | 2005-04-11 | 2006-12-05 | 실리콘 디스플레이 (주) | 유기 발광 다이오드의 구동 회로 및 구동 방법 |
| KR100547515B1 (ko) * | 2005-07-27 | 2006-01-31 | 실리콘 디스플레이 (주) | 유기발광다이오드 표시장치 및 그 구동방법 |
| US8179151B2 (en) | 2008-04-04 | 2012-05-15 | Fairchild Semiconductor Corporation | Method and system that determines the value of a resistor in linear and non-linear resistor sets |
| KR101030004B1 (ko) | 2009-09-30 | 2011-04-20 | 삼성모바일디스플레이주식회사 | 화소 회로 및 이를 이용한 유기전계발광 표시 장치 |
| GB2481008A (en) * | 2010-06-07 | 2011-12-14 | Sharp Kk | Active storage pixel memory |
| US8441318B2 (en) * | 2010-12-15 | 2013-05-14 | Mediatek Inc. | Push-pull low noise amplifier with variable gain, push-pull low noise amplifier with common gate bias circuit and amplifier with auxiliary matching |
| KR101909574B1 (ko) | 2017-04-11 | 2018-10-18 | 지용남 | 열매체 전기보일러 기반의 난방장치 |
| CN108231858B (zh) * | 2018-01-19 | 2020-11-13 | 昆山国显光电有限公司 | 共栅晶体管、集成电路及电子装置 |
| KR20200060588A (ko) | 2018-11-21 | 2020-06-01 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20200087384A (ko) * | 2019-01-10 | 2020-07-21 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN111354300A (zh) * | 2019-08-14 | 2020-06-30 | Tcl科技集团股份有限公司 | 一种驱动电路、驱动方法及显示装置 |
| CN111833822B (zh) * | 2020-04-17 | 2021-10-22 | 北京奕斯伟计算技术有限公司 | 背光源、背光模组、背光驱动方法和显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル／アナログ変換回路 |
| JPH10135814A (ja) * | 1996-10-24 | 1998-05-22 | Toshiba Corp | 半導体集積回路 |
| JPH10132601A (ja) * | 1996-10-29 | 1998-05-22 | Fuji Koki Corp | 信号電圧−電流変換回路 |
| JPH11186909A (ja) * | 1997-09-01 | 1999-07-09 | Nokia Mobile Phones Ltd | 電界効果トランジスタを含む電気回路及び該トランジスタの校正方法 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2000181558A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | バイアス回路及びリセット回路 |
| JP2001067872A (ja) * | 2000-07-06 | 2001-03-16 | Toshiba Corp | ダイナミック型半導体記憶装置およびその制御方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280568A (ja) * | 1987-05-13 | 1988-11-17 | Hitachi Ltd | 発光素子駆動回路 |
| US4996523A (en) * | 1988-10-20 | 1991-02-26 | Eastman Kodak Company | Electroluminescent storage display with improved intensity driver circuits |
| KR970030113A (ko) | 1995-11-30 | 1997-06-26 | 엄길용 | 전계방출 표시기의 셀 구동장치 |
| KR100259287B1 (ko) * | 1997-12-16 | 2000-06-15 | 구자홍 | 디스플레이 소자의 그레이 스케일 레벨 제어장치 |
| JP3252897B2 (ja) | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| JP2001136068A (ja) | 1999-11-08 | 2001-05-18 | Matsushita Electric Ind Co Ltd | 電流加算型ｄ／ａ変換器 |
| KR100327374B1 (ko) | 2000-03-06 | 2002-03-06 | 구자홍 | 액티브 구동 회로 |
| US6323631B1 (en) | 2001-01-18 | 2001-11-27 | Sunplus Technology Co., Ltd. | Constant current driver with auto-clamped pre-charge function |
| JP2001308340A (ja) | 2001-02-13 | 2001-11-02 | Seiko Epson Corp | アクティブマトリクスパネル |
| KR100446694B1 (ko) * | 2001-07-16 | 2004-09-01 | 주식회사 자스텍 | 전류미러를 이용한 전계발광 표시소자의 전류구동장치 |
| US7012597B2 (en) | 2001-08-02 | 2006-03-14 | Seiko Epson Corporation | Supply of a programming current to a pixel |
| GB0130411D0 (en) * | 2001-12-20 | 2002-02-06 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
| KR100442257B1 (ko) * | 2002-01-09 | 2004-07-30 | 엘지전자 주식회사 | 전류기입형 ａｍｏｅｌ 패널의 데이터 구동회로 |
| WO2003091979A1 (fr) * | 2002-04-26 | 2003-11-06 | Toshiba Matsushita Display Technology Co., Ltd. | Procede de commande d'un dispositif d'affichage el |
| JP3707484B2 (ja) * | 2002-11-27 | 2005-10-19 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
-
2002
- 2002-01-09 KR KR10-2002-0001175A patent/KR100442257B1/ko active IP Right Grant
-
2003
- 2003-01-06 US US10/336,743 patent/US6982687B2/en not_active Expired - Lifetime
- 2003-01-08 JP JP2003001995A patent/JP4399169B2/ja not_active Expired - Lifetime
- 2003-01-08 EP EP03000091A patent/EP1327972B1/en not_active Expired - Lifetime
- 2003-01-09 CN CNB031054404A patent/CN1220171C/zh not_active Expired - Lifetime
-
2005
- 2005-10-14 US US11/249,353 patent/US7561125B2/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル／アナログ変換回路 |
| JPH10135814A (ja) * | 1996-10-24 | 1998-05-22 | Toshiba Corp | 半導体集積回路 |
| JPH10132601A (ja) * | 1996-10-29 | 1998-05-22 | Fuji Koki Corp | 信号電圧−電流変換回路 |
| JPH11186909A (ja) * | 1997-09-01 | 1999-07-09 | Nokia Mobile Phones Ltd | 電界効果トランジスタを含む電気回路及び該トランジスタの校正方法 |
| JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
| JP2000181558A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | バイアス回路及びリセット回路 |
| JP2001067872A (ja) * | 2000-07-06 | 2001-03-16 | Toshiba Corp | ダイナミック型半導体記憶装置およびその制御方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004032A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 階調表現デバイスの駆動回路、画像出力装置、階調表現デバイスの駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1431643A (zh) | 2003-07-23 |
| CN1220171C (zh) | 2005-09-21 |
| KR100442257B1 (ko) | 2004-07-30 |
| US20030128202A1 (en) | 2003-07-10 |
| US6982687B2 (en) | 2006-01-03 |
| US20060028411A1 (en) | 2006-02-09 |
| JP4399169B2 (ja) | 2010-01-13 |
| EP1327972A3 (en) | 2004-07-14 |
| KR20030060461A (ko) | 2003-07-16 |
| US7561125B2 (en) | 2009-07-14 |
| EP1327972B1 (en) | 2012-03-07 |
| EP1327972A2 (en) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003248459A (ja) | 電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路 | |
| US7109953B2 (en) | Drive circuit of active matrix type organic EL panel and organic EL display device using the same drive circuit | |
| US7576718B2 (en) | Display apparatus and method of driving the same | |
| JP3767877B2 (ja) | アクティブマトリックス発光ダイオード画素構造およびその方法 | |
| JP3647443B2 (ja) | 有機ｅｌ駆動回路の駆動電流値調整回路、有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US20090122090A1 (en) | Data line driving circuit, electro-optic device, and electronic apparatus | |
| US7479937B2 (en) | Semiconductor device for driving current load device, and display device | |
| JP4661324B2 (ja) | デジタルアナログ回路とデータドライバ及び表示装置 | |
| JP4589922B2 (ja) | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 | |
| US7436248B2 (en) | Circuit for generating identical output currents | |
| US7508259B2 (en) | Differential amplifier and data driver for display | |
| US20050099412A1 (en) | Pixel circuit, method of driving the same, and electronic apparatus | |
| JP2005017653A (ja) | 電流源回路、並びに電流源回路を有する半導体装置 | |
| US7317441B2 (en) | Constant current circuit, drive circuit and image display device | |
| JP3706936B2 (ja) | アクティブマトリックス型有機ｅｌパネルの駆動回路およびこれを用いる有機ｅｌ表示装置 | |
| US7667538B2 (en) | Differential amplifier, data driver and display | |
| US7391393B2 (en) | Low power and high density source driver and current driven active matrix organic electroluminescent device having the same | |
| JP2007086328A (ja) | 駆動回路及び表示装置の駆動方法 | |
| US11875738B2 (en) | Driving circuit including a first and second driving mode and method of operating the same | |
| KR100655779B1 (ko) | Ａｍｏｌｅｄ 구동을 위한 프리차지 회로 | |
| JP5461754B2 (ja) | 有機ｅｌ表示装置の駆動装置 | |
| JP2009156929A (ja) | 表示装置並びにそれを備えるディスプレイ及びデジタルカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070919 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070925 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071019 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4399169 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |