KR20160148937A - 반도체 장치의 기준전압 발생 장치 - Google Patents

반도체 장치의 기준전압 발생 장치 Download PDF

Info

Publication number
KR20160148937A
KR20160148937A KR1020150085754A KR20150085754A KR20160148937A KR 20160148937 A KR20160148937 A KR 20160148937A KR 1020150085754 A KR1020150085754 A KR 1020150085754A KR 20150085754 A KR20150085754 A KR 20150085754A KR 20160148937 A KR20160148937 A KR 20160148937A
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
unit
trimming
output
Prior art date
Application number
KR1020150085754A
Other languages
English (en)
Inventor
김영경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150085754A priority Critical patent/KR20160148937A/ko
Priority to US14/943,547 priority patent/US10296031B2/en
Publication of KR20160148937A publication Critical patent/KR20160148937A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술은 반도체 장치의 기준전압 발생 장치에서 기준전압의 레벨을 트리밍하는 기준전압 트리밍 회로의 새로운 배치 구조를 개시한다. 본 발명의 기준전압 발생 장치는 외부전압을 인가받아 이를 분배하는 전압 분배부 및 상기 전압 분배부에서 분배된 전압들을 분배제어신호에 따라 트리밍하여 공급기준전압들을 출력하는 기준전압 출력부를 포함하되, 상기 기준전압 출력부는 상기 전압 분배부의 양측에 대칭되게 배치할 수 있다.

Description

반도체 장치의 기준전압 발생 장치{REFERENCE VOLTAGE GENERATOR OF SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치의 기준전압 발생 장치에 관한 것으로, 보다 상세하게는 반도체 장치의 기준전압 발생 장치에서 기준전압의 레벨을 트리밍하는 기준전압 트리밍 회로의 배치 구조에 관한 것이다.
일반적으로, 반도체 장치에는 일정한 레벨의 전압을 생성하는 전압 발생회로가 채용된다. 전압 발생회로에서 전압이 출력될 때, 실제로 출력되는 전압의 레벨은 목표로 하는 전압 레벨과 일치하여야 하는데, 공정 프로세스 또는 장비의 오차, 소자 모델 파라미터의 부정확함 등 여러 가지 요인들로 인해 오차가 생기게 된다.
따라서, 반도체 장치의 전압 발생 장치에는 출력 레벨이 목표 레벨과 일치되도록 회로 특성을 조정하기 위한 트리밍 회로가 구비되어 있다. 기준 전압을 생성하는 기준전압 발생 장치에도 트리밍 회로가 구비된다.
그런데, 기준전압의 트리밍을 위한 기준전압 트리밍 회로 블록(VREF TRIM Block)은 도 1에서와 같이 가로 방향으로는 800 라인 정도의 배선들이 배치되고 세로 방향으로는 130 라인 정도의 배선들이 배치되어야 하는데, 이처럼 많은 배선들을 한정된 공간에 형성함으로써 배선의 병목(bottleneck)이 발생할 수 있다.
따라서 트리밍 회로가 차지하는 면적을 최소화하면서 배선의 병목이 발생되지 않도록 할 수 있는 새로운 배치 구조가 요구되고 있다.
본 발명은 기준전압 발생 장치에서 기준전압의 레벨을 트리밍하는 기준전압 트리밍 회로의 배치 구조를 개선하여 배선의 병목이 발생하지 않도록 하는데 목적이 있다.
본 발명의 일 실시 예에 따른 반도체 장치의 기준전압 발생 장치는 외부전압을 인가받아 이를 분배하는 전압 분배부 및 상기 전압 분배부에서 분배된 전압들을 분배제어신호에 따라 트리밍하여 공급기준전압들을 출력하는 기준전압 출력부를 포함하되, 상기 기준전압 출력부는 상기 전압 분배부의 양측에 대칭되게 배치할 수 있다.
본 발명은 기준전압 발생 장치에서 기준전압의 레벨을 트리밍하는 기준전압 트리밍 회로의 배치 구조를 개선함으로써 배선의 병목이 발생하지 않도록 할 수 있다.
도 1은 종래의 기준전압 발생 장치에서 필요로 하는 배선의 수를 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 기준전압 발생 장치(VREF TRIM Block)의 배치 구조를 보여주는 도면.
도 3은 도 2에서 각 단위 기준전압 트리밍 블록(UNIT VREF TRIM Block)의 내부 회로 구조를 간략하게 나타낸 회로도.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2는 본 발명의 일 실시 예에 따른 기준전압 발생 장치의 배치 구조를 보여주는 도면이다.
본 실시 예에 따른 기준전압 발생 장치는 전압 분배부(10) 및 기준전압 출력부(20a, 20b)를 포함한다.
전압 분배부(10)는 외부전압(VR)을 인가받아 이를 분배하여 기준전압 출력부(20a, 20b)에 출력한다. 예컨대, 전압 분배부(10)는 복수의 외부 전압들을 인가받아 각 외부 전압을 32 스텝(step) 레벨의 전압들로 분배할 수 있다. 전압 분배부(10)는 직렬 연결된 복수의 저항 소자들을 포함하며, 저항들이 연결된 각 노드(출력노드)에서 분배된 전압을 출력한다. 이러한 전압 분배부(10)는 기준전압 트리밍 회로 블록의 중앙부에 예컨대 세로 방향으로 배치되며, 저항들을 직렬로 연결하기 위한 60 라인 정도의 로컬(local) 배선들이 나란하게 세로 방향으로 배치된다.
기준전압 출력부(20a, 20b)는 전압 분배부(10)에서 분배된 전압들을 분배제어신호(trim input)에 따라 트리밍하여 공급기준전압들 VREF을 출력한다. 이러한 기준전압 출력부(20a, 20b)는 전압 분배부(10)에서 분배된 전압들을 분배제어신호에 따라 트리밍하여 하나의 공급기준전압 VREF을 출력하는 복수의 단위 기준전압 트리밍 블록(UNIT VREF TRIM Block)들을 포함한다. 본 실시 예에서 기준전압 발생 장치는 18개의 단위 기준전압 트리밍 블록들을 포함한다. 이때, 기준전압 출력부(20a, 20b)의 단위 기준전압 트리밍 블록들은 전압 분배부(10)의 양측에 대칭되게 배치된다. 예컨대, 전압 분배부(10)를 중심으로 기준전압 출력부(20a)의 9개의 단위 기준전압 트리밍 블록들과 기준전압 출력부(20b)의 9개의 단위 기준전압 트리밍 블록들이 전압 분배부(10)를 중심으로 좌우에 대칭되게 배치된다.
이때, 각 단위 기준전압 트리밍 블록에는 전압 분배부(10)의 출력노드와의 연결 및 분배제어신호 수신을 위해 44라인의 배선들이 가로 방향으로 나란하게 배치된다. 예컨대, 각 단위 기준전압 트리밍 블록에는 전압 분배부(10)의 출력노드와의 연결을 위한 32 라인의 배선들 및 전압 트리밍을 위한 분배제어신호를 인가받기 위한 12 라인의 배선들이 가로 방향으로 배치된다.
단위 기준전압 트리밍 블록들 중 서로 대칭되게 배치되는 블록들 즉 기준전압 출력부(20a)의 단위 기준전압 트리밍 블록 및 이에 대칭되는 기준전압 출력부(20b)의 단위 기준전압 트리밍 블록은 전압 분배부(10) 내의 동일한 출력노드에 연결될 수 있다. 또한, 좌우로 대칭되게 배치되는 단위 기준전압 트리밍 블록들의 배선들은 같은 라인 상에 배치되도록 한다.
이처럼, 본 실시 예에서는 기준전압 출력부(20a, 20b)가 전압 분배부(10)의 좌우에 대칭되게 배치됨으로써 가로 방향으로 배치되는 채널의 수가 1/2로 감소되어 전체 칩 사이즈의 감소에도 도움이 될 수 있다.
또한 기준전압 발생 장치에서 다른 블록들과의 연결을 위해 세로 방향으로 배치되는 130 라인 정도의 배선들도 전압 분배부(10)를 기준으로 양측으로 1/2씩 균등하게 나뉘어서 배치된다.
도 3은 도 2에서 각 단위 기준전압 트리밍 블록(UNIT VREF TRIM Block)의 내부 회로 구조를 간략하게 나타낸 회로도이다.
각 단위 기준전압 트리밍 블록은 분배제어신호 TRIMN02<0:7>, TRIMN34<0> ~ TRIMN34<3>에 따라 전압 분배부(10)의 출력노드들로부터 인가받은 전압레벨 값들 ROUT<0:31> 중 어느 하나를 공급기준전압 VREF으로 출력한다. 예컨대, 단위 기준전압 트리밍 블록은 전압 분배부(10)의 출력노드들로부터 인가받은 전압레벨 값들 ROUT<0:31>을 8개씩 구분 ROUT<0:7>, ROUT<8:15>, ROUT<16:23>, ROUT<24:31>한 후 구분된 신호들의 출력(전달 게이트 통과) 여부를 분배제어신호 TRIMN02<0:7>, TRIMN34<0> ~ TRIMN34<3>를 이용하여 제어함으로써 전압레벨 값들 ROUT<0:31> 중 어느 하나를 기준전압 VREF로서 출력한다.
이를 위해, 각 단위 기준전압 트리밍 블록에는 전압 분배부(10)의 출력노드와 연결되는 32개의 배선들 ROUT<0:31>과 분배제어신호를 입력받기 위한 12개의 배선들 TRIMN02<0:7>, TRIMN34<0> ~ TRIMN34<3>이 포함된다. 즉, 각 단위 기준전압 트리밍 블록에는, 도 2에서와 같이, 전압 분배부(10)의 출력노드와의 연결 및 분배제어신호를 위한 44개의 배선들이 가로 방향으로 배치된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 전압 분배부
20a, 20b : 기준전압 출력부

Claims (6)

  1. 외부전압을 인가받아 이를 분배하는 전압 분배부; 및
    상기 전압 분배부에서 분배된 전압들을 분배제어신호에 따라 트리밍하여 공급기준전압들을 출력하는 기준전압 출력부를 포함하되,
    상기 기준전압 출력부는 상기 전압 분배부의 양측에 대칭되게 배치되는 반도체 장치의 기준전압 발생 장치.
  2. 제 1항에 있어서, 상기 기준전압 출력부는
    상기 전압 분배부에서 분배된 전압들을 분배제어신호에 따라 트리밍하여 각각 하나의 공급기준전압을 출력하는 단위 기준전압 트리밍 블록들이 상기 전압 분배부의 양측에 대칭되게 배치되는 것을 특징으로 하는 반도체 장치의 기준전압 발생 장치.
  3. 제 2항에 있어서, 상기 기준전압 출력부는
    18개의 단위 기준전압 트리밍 블록들이 상기 전압 분배부의 양측에 대칭되게 배치되는 것을 특징으로 하는 반도체 장치의 기준전압 발생 장치.
  4. 제 2항에 있어서,
    상기 전압 분배부의 좌우에 대칭되게 배치되는 단위 기준전압 트리밍 블록들은 상기 전압 분배부의 동일한 출력노드에 연결되는 것을 특징으로 하는 반도체 장치의 기준전압 발생 장치.
  5. 제 2항에 있어서, 상기 단위 기준전압 트리밍 블록은
    제 1 방향으로 진행하며 상기 전압 분배부의 출력노드들과 연결되는 복수의 제 1 배선들; 및
    상기 제 1 방향으로 진행하며 상기 분배제어신호가 전달되는 복수의 제 2 배선들을 포함하는 것을 특징으로 하는 반도체 장치의 기준전압 발생 장치.
  6. 제 1항에 있어서, 상기 전압 분배부는
    직렬 연결된 복수의 저항들을 포함하는 것을 특징으로 하는 반도체 장치의 기준전압 발생 장치.
KR1020150085754A 2015-06-17 2015-06-17 반도체 장치의 기준전압 발생 장치 KR20160148937A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150085754A KR20160148937A (ko) 2015-06-17 2015-06-17 반도체 장치의 기준전압 발생 장치
US14/943,547 US10296031B2 (en) 2015-06-17 2015-11-17 Reference voltage generator and reference voltage generator for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150085754A KR20160148937A (ko) 2015-06-17 2015-06-17 반도체 장치의 기준전압 발생 장치

Publications (1)

Publication Number Publication Date
KR20160148937A true KR20160148937A (ko) 2016-12-27

Family

ID=57586971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150085754A KR20160148937A (ko) 2015-06-17 2015-06-17 반도체 장치의 기준전압 발생 장치

Country Status (2)

Country Link
US (1) US10296031B2 (ko)
KR (1) KR20160148937A (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321167B1 (ko) * 1998-06-30 2002-05-13 박종섭 앤티퓨즈로미세조정되는기준전압발생기
KR20010060478A (ko) 1999-12-27 2001-07-07 윤종용 반도체 메모리장치에서의 기준전압발생회로 배치방법
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
US6396339B1 (en) * 2000-06-28 2002-05-28 Texas Instruments Incorporated Operational amplifier trim method with process and temperature error compensation
US7492645B2 (en) * 2005-09-29 2009-02-17 Hynix Semiconductor Inc. Internal voltage generator for semiconductor memory device
KR100792430B1 (ko) * 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생장치
US7487661B2 (en) * 2006-10-11 2009-02-10 Freescale Semiconductor, Inc. Sensor having free fall self-test capability and method therefor
KR20090088257A (ko) * 2008-02-14 2009-08-19 주식회사 하이닉스반도체 플래쉬 아날로그 디지털 컨버터
KR101014982B1 (ko) * 2009-05-29 2011-02-16 주식회사 하이닉스반도체 전압 발생부를 구비한 반도체 장치
KR101027699B1 (ko) * 2010-01-29 2011-04-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 트리밍 회로
KR101094947B1 (ko) * 2010-02-26 2011-12-15 주식회사 하이닉스반도체 반도체 집적회로
KR20120045329A (ko) * 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 반도체 장치 및 그 전압 트리밍 방법
WO2012081213A1 (ja) * 2010-12-17 2012-06-21 シャープ株式会社 表示装置の駆動装置、駆動方法、および表示装置システム
KR20120115860A (ko) * 2011-04-11 2012-10-19 에스케이하이닉스 주식회사 집적회로
KR20120121732A (ko) 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 트리밍 전압 발생회로를 구비하는 반도체 장치의 레이아웃 구조
KR20130072085A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로의 기준전압 발생회로
KR20140029818A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 반도체 장치의 전압 트리밍 회로 및 트리밍 방법
KR20160077544A (ko) * 2014-12-23 2016-07-04 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템

Also Published As

Publication number Publication date
US10296031B2 (en) 2019-05-21
US20160370820A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
JP6058649B2 (ja) 動的に再構成可能な電気インターフェース
US20100085076A1 (en) Circuit comprising a matrix of programmable logic cells
US9910472B1 (en) Power system configuration monitoring
KR20100043194A (ko) 실행 불가능한 네트워크 디바이스를 바이패스하기 위한 네트워크 인터페이스 장치
WO2020136010A3 (de) Basismodul und funktionsmodul für ein schaltschranksystem und schaltschranksystem
US20050094330A1 (en) Intermediate bus power architecture
KR20160045506A (ko) 메모리 장치 테스트장치 및 메모리 시스템 테스트장치
US9215160B2 (en) Adjustment test apparatus for AI module
EP3061173B1 (en) Method for controlling electrical power in a microgrid and arrangement comprising distributed generators
KR20160148937A (ko) 반도체 장치의 기준전압 발생 장치
JP2011141274A (ja) ユニバーサルチャネルインタフェース試験回路及びシステム
JPH0519028A (ja) 論理回路試験装置および論理回路の試験方法
DE102018005776A1 (de) Feldbuskoppler/Feldbuscontroller-Modul
US20150138959A1 (en) Method and arrangement for providing data plane redundancy
KR20150063734A (ko) 전압 트리밍 장치를 포함하는 반도체 장치
US9967006B2 (en) Scalable beam steering controller systems and methods
RU2290760C2 (ru) Способ динамического распределения нагрузки для сигнальных точек и подсистем
JP6783994B2 (ja) 電圧測定装置、電圧検出回路、及び電圧検出方法
KR101307205B1 (ko) 로드-쉐어링을 위한 전원 공급 장치
CN104238401B (zh) 模拟输入组件
US5423005A (en) Programmable automatic controller having a configuration circuit cooperating with a monitor logic to selectively transmit a different return output frame
JP2010032401A (ja) 半導体試験装置
US10452507B2 (en) Bench and software for testing electrical equipment, in particular a computer
JP7113677B2 (ja) 信号処理装置および信号処理モジュール
JPH03253130A (ja) クロック分配装置