JP6058649B2 - 動的に再構成可能な電気インターフェース - Google Patents

Description

民間航空機及び軍用航空機は、種々の電子システム（多くの場合“ａｖｉｏｎｉｃｓ（アビオニクス：航空電子機器）”と呼ばれている）を備え、これらの電子システムがデータを収集し、そして情報を他の構成要素との間で、電子システムの通常動作中に授受する。このようなアビオニクスは、フライトマネジメントコンピュータと、娯楽システムと、コンピュータと、無線機と、センサと、そしてＧＰＳ関連機器と、を含むことができる。通常、信号伝送のための通信プロトコルを規定する標準化電気通信インターフェースを利用して、種々の構成要素の間の相互接続及び通信を容易にしている。

種々の電気インターフェースが規定されて、このような構成要素の間の相互接続を容易にしている。このようなインターフェースは、例えばＡＲＩＮＣ−４２９を含むことができ、このＡＲＩＮＣ−４２９は、アビオニクスデータ通信用の技術規格であり、そしてシリアルデータバス及び関連プロトコルの物理／電気インターフェースを規定する。他のアビオニクス規格はＭＩＬ−ＳＴＢ−１５５３Ｂを含み、このＭＩＬ−ＳＴＢ−１５５３Ｂは、軍用航空機に使用される場合が多いシリアルデータバスインターフェースである。機内ビデオ娯楽装置のような民間旅客機の他のアビオニクスは、デジタルビデオ信号の授受及び処理を行なうことができる。他の航空機構成要素は、Ｅｌｅｃｔｒｏｎｉｃｓ Ｉｎｄｕｓｔｒｙ Ａｓｓｏｃｉａｔｉｏｎ（“ＥＩＡ”：米国電子工業会）のＥＩＡ−２３２規格、ＥＩＡ−４２２規格、及びＥＩＡ−４８５規格を含む他のシリアルデータインターフェースを用いることができる。パーソナルコンピュータで広く使われているユニバーサルシリアルバス（“ＵＳＢ”）のような他の電気インターフェースは、航空機のサブシステムに見られる。

専用集積回路（“ｃｈｉｐｓ（チップ）”）を利用してこれらの種々の通信インターフェースを実現することができるが、結果的に得られる構成要素は依然として、チップにより実現されるインターフェースに限定される。新規のインターフェース、または更新されたインターフェースを搭載するためには、新規のハードウェア及びソフトウェアを搭載して新規チップを制御する必要がある。このような構成要素を製造する前に、各インターフェース専用チップ、及び当該チップの搭載先の構成要素は、当該インターフェース専用チップ、及び当該構成要素を、民間航空機または軍用航空機に使用する認可が出る前に、試験され、認可され、そして設計されてモジュールとする必要がある。航空機は、非常に多くの異なる電気インターフェースを有することができ、これにより、各種類のインターフェースまたはシステムに使用される構成要素群を保守する際の複雑さが増してしまう。

種々の電気インターフェースに対応することができる柔軟な手法によって、これらの局面を打開する。本明細書における開示は、これらの注意事項及び他の注意事項に関連して提示される。

この概要は、詳細な説明で以下に更に詳細に説明される考え方のうちの選択部分を簡略化して紹介するために提供される。この概要は、請求する主題の範囲を限定するために使用されてはならない。

本開示の１つの実施形態では、受信インターフェース信号を処理する動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）が提供される。前記ＤＲＥＩは、第１スイッチと、シグナルコンディショニングパスユニット（ｓｉｇｎａｌ ｃｏｎｄｉｔｉｏｎｉｎｇ ｐａｔｈ ｕｎｉｔ）と、第２スイッチと、アンプと、アナログ−デジタル変換器（“ＡＤＣ”）と、そしてプロセッサと、を含む。前記第１スイッチは、入力信号を受信し、そして前記入力信号を、前記入力信号の電気特性を変更して第１変更入力信号を生成するように適合させるシグナルコンディショニングパスユニットにルーティングする。前記第２スイッチは、前記第１変更入力信号を入力ポートで受信し、そして前記第１変更入力信号を出力ポートに、スイッチ制御命令に従ってルーティングするように構成される。前記アンプは、前記第１変更入力信号を前記第２スイッチの前記出力ポートから受信し、そして前記第１変更入力信号の電圧レベルを調整して第２変更入力信号を生成するように構成される。前記ＡＤＣは、前記第２変更入力信号を受信し、そして前記プロセッサに、対応する数値を、前記第２変更入力信号に応じて供給する。前記プロセッサは、前記対応する数値を受信し、そして前記受信インターフェース信号に関連する通信プロトコルのメッセージを確認する。

本開示の別の実施形態では、第１通信プロトコルのＤＲＥＩで受信する複数の入力信号を処理する方法が提供され、該方法は、第１電圧を有する前記入力信号群を第１スイッチで受信するステップと、そして前記入力信号をシグナルコンディショニングパスユニットにルーティングするステップと、を含み、前記シグナルコンディショニングパスユニットは、前記複数の入力信号を複数の対応する第２電圧に変更する。対応する第２電圧群を有する前記入力信号群を次に、第２スイッチで、入力ポートから出力ポートにルーティングし、そして前記複数の入力信号をアンプに供給する。前記アンプは、前記第２電圧を複数の対応する第３電圧に調整し、そして前記第３電圧群を有する前記複数の入力信号をアナログ−デジタル変換器（“ＡＤＣ”）に供給するように構成される。前記ＡＤＣが今度は、前記第３電圧に応じた複数の数値をプロセッサに供給する。前記プロセッサは、メッセージを通信プロトコルに基づいて確認するように構成され、前記プロセッサは、命令群を実行して、前記メッセージを前記通信プロトコルに基づいて確認する。

本開示の更に別の実施形態では、１つ以上の動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）装置を備えるアビオニクスデータ処理システムが提供され、各ＤＲＥＩは、複数の命令セットを格納するメモリを備え、各命令セットは、複数の通信プロトコルのうちの１つの通信プロトコルに関連付けられる。プロセッサは、前記複数の命令セットのうちの１つの命令セットを選択し、そして数値を、ＤＲＥＩ装置の出力信号を生成することにより生成するように構成される。次に、前記数値をデジタル−アナログ変換器（“ＤＡＣ”）に供給し、該ＤＡＣは、前記数値を受信し、そして第１電圧を有する第１中間出力信号を生成するように構成される。次に、前記第１中間出力信号をアンプに供給し、該アンプは、前記第１中間出力信号を受信し、そして第２電圧を有する第２中間出力信号を生成するように構成される。第１スイッチは、前記第２中間出力信号を受信し、そして前記第２中間出力信号を前記第１スイッチの出力ポートに供給するように構成される。シグナルコンディショニングパスユニットは、前記第２中間出力信号を受信し、そして前記第２中間出力信号を第２スイッチに供給するように構成され、前記第２スイッチは、前記第２中間出力信号を出力ポートにルーティングして、前記出力信号を生成する。

説明してきた特徴、機能、及び利点は、本開示の種々の実施形態において個別に実現することができる、または更に他の実施形態において組み合わせることができ、これらの実施形態に関する更なる詳細は、次の説明、及び以下の図面を参照することにより理解することができる。

図１は、複数の動的に再構成可能な電気インターフェース装置を用いるアビオニクス構成要素とのインターフェースとなる複数の入力及び出力構成要素を利用する環境の１つの実施形態を示している。 図２は、動的に再構成可能な電気インターフェースの１つの実施形態を示している。 図３Ａは、入力信号を、動的に再構成可能な電気インターフェースにおいて処理する方法の１つの実施形態を示している。 図３Ｂは、出力信号を、動的に再構成可能な電気インターフェースにおいて処理する方法の１つの実施形態を示している。 図４Ａは、本明細書に開示される実施形態による単一のプロセッサと、そして多数の通信インターフェースと、を含む動的に再構成可能な電気インターフェースの他の実施形態を示している。 図４Ｂは、本明細書に開示される実施形態による単一のプロセッサと、そして多数の通信インターフェースと、を含む動的に再構成可能な電気インターフェースの他の実施形態を示している。 図４Ｃは、本明細書に開示される実施形態による単一のプロセッサと、そして多数の通信インターフェースと、を含む動的に再構成可能な電気インターフェースの他の実施形態を示している。 図５は、多数のプロセッサと、そして多数の通信インターフェースと、を含む動的に再構成可能な電気インターフェースの別の実施形態を示している。

以下の詳細な説明は、柔軟かつ動的に再構成可能な電気インターフェース（ｄｙｎａｍｉｃａｌｌｙ ｒｅｃｏｎｆｉｇｕｒａｂｌｅ ｅｌｅｃｔｒｉｃａｌ ｉｎｔｅｒｆａｃｅ：“ＤＲＥＩ”）に関するシステム及び方法に関するものである。種々の実施形態が、航空機に係る電子システム（“ａｖｉｏｎｉｃｓ（アビオニクス）”について説明されるが、本開示の適用はアビオニクスシステムに限定されるのでもなく、開示される通信システムに限定されるのでもないことを理解されたい。以下の詳細な説明では、添付の図面を一例として参照し、そして本開示の種々の実施形態を参照する。これらの図面では、同様の参照番号は同様の構成要素を表わす。

航空機は、種々のオンボードデータハンドリングシステムを搭載し、これらのオンボードデータハンドリングシステムとしてこれらには限定されないが：フライトマネジメントコンピュータ、通信システム、慣性座標系、エアデータコンピュータ、レーダ高度計、無線機、及びＧＰＳシステムを挙げることができる。構成要素間での情報の授受を必要とする他のシステムを搭載することができる。例えば、旅客航空機には多くの場合、機内娯楽システムが設けられ、これらの機内娯楽システムは、ビデオ、オーディオ、及びデータ転送のインターフェースとなる構成要素を必要とする機内ビデオ、オーディオ、及び機内インターネット接続を提供する。全てのこれらの構成要素が、航空機の飛行管理のために必要である訳ではないが、または設けられる訳ではないが、これらの構成要素は、異なる電気インターフェースを用いる構成要素の例を示している。

全てのこれらのシステムは通常、他のシステム群の他の構成要素と、通信プロトコルを使用して通信する構成要素群を含む。これらの通信プロトコルは、これらの構成要素が接続を行ない、そして情報を授受するために必要な種々の方式を規定する。これらの方式は、物理プラグの規定、ピン指定、電圧規定、情報符号化規定、メッセージ規定、データ授受手順、及び制御信号及びデータ信号から区別する手順を含む。種々の工業規格が作成され、これらの工業規格のうちの幾つかの工業規格は、アビオニクスを目標として作成され、そして他の工業規格は、アビオニクスに適合させてきたもの以外の他の用途に関して作成されてきた。既存のアビオニクス規格は、ＡＲＩＮＣ−４２９規格、及び軍用プラットフォームに通常関連するＭＩＬ−ＳＴＤ−１５５３Ｂ規格を含む。軍用機以外を起源とする他の規格は、民間航空機サブシステムにおいて使用することができ、そしてＥＩＡ−２３２，ＥＩＡ−４２２，ＵＳＢなどのようなデータ転送プロトコルを含むことができる。

これらの電気インターフェースの各電気インターフェースは異なる特徴を有している。例えば、ＡＲＩＮＣ−４２９規格では、７８Ωのシールド付きツイステッドペアケーブルを使用する。これは、７０〜８５Ωのケーブルを指定しているＭＩＬ−ＳＴＤ−１５５３Ｂ規格に対応しているが、逆に、７８ΩのケーブルがＭＩＬ−ＳＴＤ−１５５３Ｂ規格で指定されている訳ではない（例えば、ＭＩＬ−ＳＴＤ−１５５３Ｂは７８Ωのケーブルに限定されない）。更に、ＡＲＩＮＣ−４２９規格が、１０ボルトピーク電圧差を規定しているのに対し；ＭＩＬ−ＳＴＤ−１５５３Ｂは、１８〜２７ボルトピークツーピーク出力電圧を規定している。同様に、ＥＩＡ−２３２規格は、＋／−１５ボルトの受信入力範囲を規定しているが、ＥＩＡ−４２２規格は、＋／−１０ボルトの受信入力範囲しか規定していない。これらの例は、種々の電気インターフェースのほんの幾つかの非互換性を示しているに過ぎない。これらの異なるインターフェースには、異なるインターフェース専用回路（例えば、特定の電気インターフェースを実装した回路）を用いて対応することができるが、そのような構成にすると、構成要素が当該専用インターフェースに限定されてしまう。明らかなことであるが、ハードウェア専用チップを搭載するためには、支援構成要素を、当該特定のインターフェース専用回路用に設計する必要がある。他のインターフェース専用回路を将来のフレキシビリティを確保するために追加することができるが、そのようにすると、他のインターフェース専用回路が不要になった場合には、構成要素のコストを不必要に増やしてしまう。

インターフェース専用回路を使用するためには、特定のチップを使用する各構成要素を設計する必要があるだけでなく、次に各構成要素を、必要に応じて、試験する作業、デバッグする作業、及び修理用の保守人員を訓練する作業、修理部品を保管する作業などを必要とする。これらのコストは、これらの異なる通信インターフェースに容易に適合させることができる動的に再構成可能な電気インターフェースを開発することにより最小限に抑えることができる。

図１に示す本開示の１つの実施形態では、システム１００は、種々の入力または出力（“Ｉ／Ｏ”）デバイスまたは他の構成要素群１０２と通信する種々のポートまたはインターフェース１５０を有するアビオニクス構成要素１１０を備えることができる。異なる物理ポートが図示されているが、これらの物理ポートは論理ポートと見なすことができ、この場合、種々の構成要素１０２ａ，１０２ｂ，及び１０４への情報は、１つの物理通信装置で多重化される。これらのＩ／Ｏデバイスは、１つの実施形態では、例を挙げると、センサ構成要素１０２ａと、監視構成要素１０２ｂと、そして出力構成要素１０４と、を備えることができる。これらの構成要素の機能及び目的は、変えることができ、そして本明細書において記載される実施形態に限定されない。これらの構成要素１０２ａ、１０２ｂ、及び１０４は、必要に応じて、入力、出力、または入力及び出力の組み合わせとすることができる。更に、これらのＩ／Ｏ構成要素だけでなく、アビオニクス構成要素は、１個の、または多数のマイクロプロセッサ、並列プロセッサ、または他のプログラマブルロジック回路を用いる種々のハードウェア／ソフトウェア構成を備えることができる。

図１の実施形態は、アビオニクス構成要素１１０を示しており、このアビオニクス構成要素１１０は、異なる電気インターフェースを用いる３つの個別の構成要素１０２ａ，１０２ｂ，及び１０４と通信する３つのポートを備える。個別のインターフェース専用チップを用いて電気インターフェース（当該電気インターフェースは、３つのインターフェース専用集積回路を必要とする）を実現するのではなく、本開示の１つの実施形態によって、１個の動的に再構成可能な構成要素を複製し、そして各ポートに接続して、異なる電気インターフェースの各電気インターフェースとのインターフェースとすることができる。この実施形態は、本開示の原理を適用する３つの異なる手法を示し、そして１個の汎用ＤＲＥＩ（動的に再構成可能な電気インターフェース）を用いて多種多様な電気インターフェースを実現することができる過程を示している。多種多様な通信インターフェースに適合させることができる共通のＤＲＥＩを用いると、図１の構成要素の設計、製造、試験、及び修理が容易になり、そして航空機に使用されるような複雑なシステムを製造し、そして保守する作業に関連する全体コストを低減することができる。

図１は更に、アビオニクス構成要素１１０が、ＤＲＥＩを当該アビオニクス構成要素の物理アセンブリ内に組み込む様子を示している。これにより、所望の通信インターフェース及びプロトコルが、構成要素１１０からセンサ構成要素１０２ａまでの部分として現われることができる。この実施形態では、通信は、一方向に行なわれるが、双方向に行なうこともできる。従って、所望の通信インターフェースと互換性のある任意のセンサ構成要素１０２ａをアビオニクス構成要素１１０に容易にプラグ接続することができ、かつアビオニクス構成要素１１０と通信することができる。アビオニクス構成要素１１０は、他の種類のインターフェースを組み込むことができるので、本開示の原理を用いると、サブシステムを、多種多様なデバイスと通信するように容易に適合させることができる。

図１に示すように、ＤＲＥＩ１５０ｂは、監視構成要素１０２ｂ自体に組み込むことができる。この実施形態は、データをアビオニクス構成要素１１０にリクエストがあると供給することができる監視構成要素１０２ｂを示している。従って、通信は双方向で行なわれ、そして双方向矢印で図示されている。しかしながら、当該通信は、センサ構成要素１０２ａまたは出力構成要素１０４と容易に機能的に全く同様とすることもできる。このように、監視構成要素１０２ｂを“ｃｏｎｖｅｒｔｅｄ（変換して）” 、構成要素１１０が認識し、かつそのような構成にしなければ構成要素１０２ｂには本来備わっていなかった通信プロトコルを使用することができる。

更に別の実施形態では、個別のスタンドアローン型ＤＲＥＩ１５０ｃを用い、このＤＲＥＩ１５０ｃはアビオニクス構成要素１１０及び出力構成要素１０４とは異なる。この実施形態では、ＤＲＥＩにより、ＤＲＥＩを用いない場合には非互換性となる構成要素群は互いに、中間ＤＲＥＩ１５０ｃを介して通信することができる。この実施形態のＤＲＥＩは、更に別の機能をＤＲＥＩに取り入れて、アビオニクスシステム１１０と通信することができるようにしている。更に、これらの構成のうちの何れかの構成において、多数のＤＲＥＩを組み込むことにより、多数の異なる物理または論理インターフェースを実現することができる。

図１に示す実施形態は、異なる構成におけるＤＲＥＩの３つの応用形態を示している。他の実施形態では、ＤＲＥＩは、１つだけ組み込むことができる、または図１には示していない或る他の組み合わせとすることができる。更に、複数のＤＲＥＩは、上記構成のうちの何れかの構成として組み込むことができる。更に、ＤＲＥＩは、データのプロトコルを１つのプロトコルから別のプロトコルに変換する動作に関与させることができる。従って、ＤＲＥＩには、例えばこれに限定されないが、マイクロコンピュータバス（例えば、ペリフェラルコンポーネント相互接続“ＰＣＩ”バス）のような公知のデータ通信プロトコルを実装することができる。例えば、ＤＲＥＩ１５０ａは、コンピュータに差し込む基板として実装することができ、そして内部コンピュータバスを介して通信する。

本明細書における原理は、多種多様な目的に適合させることができ、そしてアビオニクスに限定されず、かつ異なる構成要素に取り入れることができる他の種々の通信方式に適用することができる。これは、他のシステムを含むことができ、他のシステムは通常、自動車、船舶、列車、軍用輸送ビークル、コンシューマ電子機器、電化製品、建物制御システム、電力制御システムなどに搭載される多数のインターフェースを含む。

図２は、ＤＲＥＩ２００の１つの実施形態を示している。この実施形態は双方向通信装置を示しており、この双方向通信装置では、ＤＲＥＩは着信情報を受信し、そして発信情報を送信する。通常、ＤＲＥＩに供給される情報／ＤＲＥＩから供給される情報はデジタル形式であり、そして例を挙げると、“ｍｅｓｓａｇｅｓ”という用語を用いて、適用インターフェースにおいて定義される制御情報を表わすことができ、この適用インターフェースを用いて、命令またはデータを伝送することができる。この技術分野の当業者であれば、本開示の原理を適合させて、アナログ信号だけでなく、デジタルメッセージの受信及び生成に適用することができる。

ＤＲＥＩ２００は、特定の通信プロトコルに関連する入力信号２４１ａを受信し、そして１つの実施形態において、当該入力信号を処理し、そして対応する信号、または応答信号を、共通の双方向Ｉ／Ｏシステムインターフェース２０１を介して送信することができる。同様に、ＤＲＥＩ２００は、情報を共通のＩ／Ｏシステムインターフェース２０１で受信し、そしてインターフェース専用通信出力信号２４１ｂを生成することができる。他の実施形態では、ＤＲＥＩは、受信信号を操作するか、または出力信号２４１ｂを、ＤＲＥＩ独自で生成することができる。この同じＤＲＥＩ２００は、入力／出力２４１に使用される種々の種類の専用通信プロトコルについて必要に応じて再プログラムされるか、または再構成されるようにすることができる。入力信号２４１ａ、２４１ｂは、差動信号伝送により送受信することができるか、または他の実施形態において、シングルエンド信号伝送により送受信することができる。更に、複数の異なる入力信号を受信することができる。

例示のために、入力信号２４１ａが、特定の通信プロトコルの送信信号を含み、この送信信号をＤＲＥＩ２００が受信すると仮定する。これらの信号は、２ワイヤインターフェースで伝送することができ、これらの信号はスイッチ２５０の入力ポートで受信される。スイッチ２５０は、これらの着信信号を、ポート群２３３ａを経由してシグナリングパスコンディショニング（ｓｉｇｎａｌｉｎｇ ｐａｔｈ ｃｏｎｄｉｔｉｏｎｉｎｇ）構成要素２４０にルーティングするか、またはスイッチ２５０は、シグナルコンディショニングパスユニット２４０を迂回し、そして入力信号をスイッチ２３０に直接ルーティングすることができる。シグナルコンディショニングパスユニット２４０は、信号を第１処理段階で、適合させる、変更する、またはその他として、調整することにより、これらの入力信号が、次の処理構成要素（例えば、スイッチ２３０またはアンプ２２２）と互換性のある特性を持つようになって、特定の規格に適合することができる。例えば、ＭＩＬ−ＳＴＤ−１５５３Ｂは、着信信号が、絶縁型トランスに伝送される必要があることを指示しているのに対し、他の規格はこのようなことを規定していない。従って、スイッチ２５０を用いて、着信信号２４１ａを正しいシグナルコンディショニングパスユニット２４０にルーティングすることができる。別の実施形態では、入力信号２４１ａは、光学系信号として受信することができるのに対し、ＤＲＥＩ２００は、電気系信号を扱う。この場合、シグナルコンディショニングパスユニットは、光−電気変換回路を備えることができる。更に、他の実施形態では、降圧トランスを用いて信号をコンディショニングすることにより、入力信号を変更することができる。シグナルコンディショニングパスにある他の構成要素群は、入力２４１ａに生じている危険な電圧レベルを制限する、変更する、または当該電圧レベルから保護する、または電流またはインピーダンス特性を変更することができる。

一旦、信号がシグナルコンディショニングパスユニット２４０によって変更されると、これらの信号は、第２スイッチのポート２３１で受信される。スイッチ２３０は、差動信号２２５ａ，２２５ｂをそれぞれの正しいアンプ２２２ａまたは２２２ｂに伝送するように機能する。他の実施形態では、スイッチ２３０は設けなくてもよいが、この機能を取り入れることにより、以下の説明から分かるように、フレキシビリティを高めることができる。スイッチ２３０によって、入力ラインまたは出力ラインを動的に再構成することができ、そしてプロセッサ２０４は、スイッチ２３０（に加えて、スイッチ２５０）を、スイッチ２３０に制御ライン２０７を介して送信されるスイッチ制御信号またはスイッチ制御命令を用いて制御する。例えば、もし仮にＤＲＥＩ２００が、２つの個別の入力２４１ａをハンドリングする場合、スイッチ２３０及びスイッチ２５０は、この能力を取り込み易くすることができ、そして対応する入力信号を２つのシグナルコンディショニングパスユニットにルーティングすることができる。別の実施形態では、これらの入力信号が仮に、２４１ａではなく、ライン２４１ｂで受信されるとした場合、プロセッサ２０４は、それに応じてスイッチに制御ライン２０７を介して命令することにより、入力を２４１ｂで受け入れることができる。当該スイッチは、この実施形態では、プロセッサ２０４がスイッチ制御信号を生成することにより制御されるが、当該スイッチは、他の実施形態では、外部入力によって制御することができる。例えば、プロセッサ２０４への制御入力２０２を拡張して、スイッチ２３０及び／又はスイッチ２５０を直接制御することができる。

結果的に得られるコンディショニング後の入力信号、または変更後の入力信号は、入力信号として信号レベル調整ユニット２２０に供給され、この信号レベル調整ユニット２２０は、１つの実施形態では、オペアンプ２２２ａ、２２２ｂを備える。この実施形態では、オペアンプ２２２ａは、入力される信号を受信し、そして更に変更された信号を生成し、変更されたこの信号は、出力ライン２１３に現われる電圧調整後の信号である。適切な調整レベルは、プロセッサ２０４により、制御ライン２０７に現われるアンプ制御信号を利用して制御することができる。この実施形態では、制御ライン２０７は、種々の制御を多重化して信号調整ユニット２２０及びスイッチ２３０，２５０に伝送するが、別の制御ライン群を用いることもできる。アンプ２２２ａは更に、信号を変更し、そしてアンプの出力２１３から供給される信号レベルが確実に、予測レベルに正規化されるようにする。このように、任意の入力信号２４１ａは、当該入力信号が、光方式、無線方式、または電気形式であるかどうかに関係なく、アナログ−デジタル変換器（“ＡＤＣ”）２１０が読み取ることができる適切なレベルを持つ信号レベル電気信号に変換される。１つの実施形態では、ＡＤＣ２１０への入力信号レベルは通常、ＡＤＣが処理して正確な値を供給することができる最大入力レベル以下である。最大入力レベル以下ではない場合、ＡＤＣの入力を超えるレベルには、単一の数値が割り当てられる。これは、幾つかの実施形態では、許容することができる。

アンプの出力２１３は、ＡＤＣ２１０により受信される。ＡＤＣ２１０は、アナログ信号を受信し、そして当該アナログ信号をデジタル値に変換する。ＡＤＣ２１０は電圧信号を１つの数値に変換し、この数値は、ライン２０３を介してプロセッサ２０４に送信される。ＡＤＣ２１０は入力を十分高速にデジタル化して、プロセッサ２０４宛に伝送される変化する着信情報が失われないようにする能力を備えている必要がある。この速度は、出力２１３の性質によって異なる。

次に、プロセッサ２０４は、適切な通信処理ルールを適用して、適切な構文、意味、及び手順を決定することにより、メッセージがインターフェース２４１ａを介して送信されるのを確認する。詳細には、プロセッサ２０４は、１つ以上の通信ライブラリルーチンを格納して、対応する信号レベル、タイミング、及び使用する符号化方式を確認することにより、プロセッサ２０４は、いずれのメッセージがＤＲＥＩに入力信号２４１ａで送信されたかを確認し、そしていずれのプロトコル手順を適用して入力信号２４１ａを、プロセッサ２０４で受信する数値に基づいて解釈する必要があるかを確認することができる。特定の実施形態では、プロセッサ２０４は、当該プロセッサ自体を、検出している着信信号に基づいて自動的に再構成し、そしてこれらの着信信号の特性を、既知の特性テーブルと比較してインターフェースを決定する。プロセッサは、当該インターフェースを別の処理エンティティに報告するか、または適切な通信ライブラリルーチンを選択して使用することができる。

プロセッサ２０４は、この情報を、共通のＩ／Ｏインターフェース２０１を介して変換することができ、このＩ／Ｏインターフェース２０１を別の規格（例えば、ＰＣＩバス）に従って形式化することができる。インターフェース２０１は、既知の計算アーキテクチャのバックプレーンまたはデータバスとすることができ、既知の計算アーキテクチャとしては、これらには限定されないが、Ｖｉｒｔｕａｌ Ｍｅｍｏｒｙ Ｅｘｔｅｎｓｉｏｎ（仮想メモリ拡張：“ＶＭＥ”）、Ｍｉｃｒｏ Ｃｈａｎｎｅｌ Ａｒｃｈｉｔｅｃｈｔｕｒｅ（マイクロチャネルアーキテクチャ：“ＭＣＡ”）、またはＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ペリフェラルコンポーネントインターコネクト：“ＰＣＩ”）を挙げることができる。或いは、プロセッサ２０４は、他のアプリケーションレベルコントロールロジックを搭載して、受信メッセージをハンドリングすることができる（例えば、プロセッサは、受信情報を操作することができる）。この場合、プロセッサ２０４が情報を別のエンティティに中継する必要は全くない。

例示のために、アビオニクスコントローラ１１０のような他の或る構成要素が、インターフェース２０１を介してプロセッサ２０４に応答すると仮定する。プロセッサ２０４は、メモリ２１４内の格納プログラム情報を利用して、送信すべきアプリケーション専用情報を決定することができる。メモリは、この技術分野で公知の種々の方式とすることができ、そして同じ集積回路にプロセッサとして集積化することができるか、または別の回路に格納することができる。メモリは、種々の方式の揮発性メモリまたは不揮発性メモリとすることができる。

インターフェース２４１ａに現われる着信メッセージが、例えば特定種類のデータに関するリクエストである場合、このリクエストをプロセッサがインターフェース２０１を介して、アビオニクスコントローラ１１０の別の構成要素にルーティングすることができる。この構成要素は、プロセッサ２０４にインターフェース２０１を介して、リクエストされたデータで応答する。特定のインターフェース２４１ａによって異なるが、当該応答はプロセッサ２０４が特定の方法で出力２４１ｂを経由して送信することができる。プロセッサ２０４は、使用すべき適切なメッセージ、符号化方式、タイミングなどを、各電気インターフェースに対応する命令ライブラリに基づいて決定する。幾つかの実施形態では、入力信号が現われるインターフェース２４１ａが、出力インターフェース２４１ｂとは異なる電気インターフェースである状態が起こり得る。

次に、プロセッサ２０４が、ライン２４１ｂに現われる応答（または、出力信号）を生成する過程について注目する。プロセッサ２０４は、適切な数値を生成し、ライン２０５を経由して、デジタル−アナログ変換器（“ＤＡＣ”２１２）に送信し、このＤＡＣ２１２は、それに応答して、離散電圧レベル信号を生成する。この値は、後続のユニット群が処理した後に、適切な信号を表わす適切な値となる。例えば、プロセッサが、特定の時間長、電圧、及びタイミングを有する“１０１”のデジタルビットストリームを送信しようとする場合、プロセッサは、適切な値を生成し、そしてこれらの値を、ＤＡＣ２１２に提示する。ＤＡＣが今度は、デジタル値を、適切なアナログ電圧レベルを持つ信号に（更に詳細には、アナログ電圧波を近似する種々の離散電圧レベルのうちの１つの電圧レベルに）変換する。

今度は、アンプ２２２ｂは、適切な増幅電圧信号２２５ｂを生成し、これらの増幅電圧信号２２５ｂをスイッチ２３０が、ポート２３１ｂを介してシグナルコンディショニングパスユニット２４０に接続する。アンプ２２２ｂはこの場合も同じく、プロセッサによって、アンプ制御信号２０７を利用して制御されて、出力レベルが、通信インターフェース２４１ｂに関して適切となるようにする。例えば、論理“１”が特定時間周期の１５Ｖ信号により表わされる場合、アンプ２２２ｂは、入力信号を１５Ｖ信号に増幅するように設定される。プロセッサ２０４は、当該時間長を、適切な出力信号をＤＡＣ２１２に、対応する時間長に亘って供給することにより制御する。

ＤＡＣの増幅出力電圧は、必要に応じて、スイッチ２３０を経てシグナルコンディショニングパスユニット２４０に供給される。このシグナルコンディショニングパスユニットは、適切な構成要素を組み込んで、必要なレベルの適切な種類の信号を生成する。例えば、出力信号が光学的な性質を持つ場合、これらのシグナルコンディショニングパスユニットは、電子−光学変換器を有することができる。他のシグナリングパスコンディショニング構成要素によって確実に、適切なインピーダンス、電流、電圧などが出力に現われるようにすることができる。このようにして、プロセッサは、多種多様な信号レベルを生成することができ、これらの信号レベルを定義して、特定のメッセージを特定の通信プロトコルでインターフェース２４１ｂを介して伝送する。

特定の実施形態では、シグナルコンディショニングは必要ではない。この場合、ポート２３１ｂに現われるスイッチ２３０の出力は、シグナルコンディショニングパスユニットが必要ではない場合に、シグナルコンディショニングパスユニット２４０を迂回することができる。従って、出力はスイッチ２５０に直接ルーティングすることができる。別の構成として、“ｎｕｌｌ（ヌル）” シグナルコンディショニングパス機能は、シグナルコンディショニングパスユニットが実行するものとして定義することができることにより、同じ結果を効果的に実現することができる。シグナルコンディショニングパスユニット２４０を迂回しない場合、当該出力は、スイッチ２３０のポート２３１ａを介してシグナルコンディショニングパスユニット２４０に供給される。シグナルコンディショニングパスユニット２４０の出力は、スイッチ２５０のポート２３３ａに供給することができ、このスイッチ２５０が出力信号２４１ｂを供給する。

プロセッサ２０４は、汎用マイクロプロセッサ、特殊目的のプログラム化マイクロプロセッサ、特定用途向け集積回路、または他の種類のシステムオンチップ（“ＳＯＣ”）プロセッサとすることができる。他の種類のプロセッサも可能である。他の実施形態では、ＡＤＣ（群）及びＤＡＣ（群）は、プロセッサに集積化されるようにすることができ、そしてデジタル信号プロセッサまたは他の特殊目的のデバイスを用いて実装することができる。前に説明したように、入力／出力信号を処理し、そして生成するルールを格納するメモリは、プロセッサ２０４に集積化される、またはプロセッサ２０４の外部に設けられるメモリ２１４に格納することができる。

他の実施形態では、プロセッサはフィールドプログラマブルゲートアレイとすることができ、このフィールドプログラマブルゲートアレイに、ＡＤＣ群及びＤＡＣ群を集積化することもできる。更に、種々の実施形態では、アンプ２２０及び／又はスイッチ２３０，２５０は、上記構成要素群に集積化されるようにすることができる。この技術分野の当業者であれば、他の実施形態が可能であることを認識することができるであろう。

要約すると、インターフェース２４１ａで受信する入力信号を処理する装置２００が実行する操作は、図３Ａの概要３００として図示される。図３Ａに図示され、かつ本明細書に説明される操作よりも多い、または少ない操作を実行することができることを理解されたい。更に、これらの操作は、本明細書に説明される順番とは異なる順番で実行することもできる。ステップ３００においてインターフェース２４１ａで受信する入力信号を、ステップ３０１において、スイッチ２５０でルーティングしてコンディショニングすることにより確実に、電気形式の入力信号が、装置２００内の上流の処理構成要素群に適合するようにする。幾つかの他の実施形態では、信号のルーティングでは、シグナリングコンディショニングユニットを迂回するようにすることができる。ステップ３０２で行なわれるコンディショニングでは、信号の種類、または電圧、電流、及びインピーダンスのような電気特性を変換することができる。ステップ３０４では、結果として得られるコンディショニング後の信号を次に、別のスイッチング素子に供給し、このスイッチング素子で出力を適切なアンプにルーティングする。ステップ３０６では、選択されたアンプが、当該信号を受信し、そして当該信号を適切な信号レベルに増幅することができ、この信号レベルは、アナログ状態を保持しているので、この信号レベルはＡＤＣで処理することができる。ステップ３０８では、ＡＤＣがアナログ信号を、デジタル値を有する（例えば、複数の離散値のうちの１つの離散値を有する）信号に変換し、このデジタル値をステップ３１０において、プロセッサが処理して、何れの情報を受信したかを確認する。具体的には、この処理では、構文、意味、及び手順に関する情報を取り出して、何れのメッセージが伝送されているかを確認することができる。この時点で、プロセッサは、入力信号を無事に受信しており、そして対応する通信プロトコルで伝送されている情報を認識することができる。

ＤＲＥＩに提示され、かつ入力ポート２４１ａに現われる数値をプロセッサによって処理する操作は、組み込まれる特定の通信インターフェースによって異なる。プロセッサは通常、値（この値は信号レベルを表わす）、適用可能な符号化方式、タイミング情報、及び他の形式を比較して、論理“０”または“１”のいずれかが送信されたかを確認する。追加のビット群が確認されると、プロセッサは、メッセージを当該プロトコルで伝送するために使用される特定のフレーミング構造を定義する更に別のルールを適用し、そしてフレーミング構造内のメッセージの内容を確認することができる。この技術分野の当業者であれば、各通信プロトコルにおいて、プロセッサが個別の異なる処理を行なって、伝送される構文及び意味を認識し、そしてステップ３１２に示すように処理を終了させることができることを認識するであろう。

装置２００が実行して、インターフェース２４１ｂに現われる出力信号を処理する操作を、図３Ｂの概要３５０に示す。図３Ａに示され、かつ本明細書に記載される操作と比べると、より多くの操作、またはより少ない操作を図３Ｂのプロセスにおいて実行することができることを理解されたい。ステップ３５２では、プロセッサはデジタル数値を供給し、このデジタル数値によって、該当する電気インターフェースに対応するインターフェース２４１ｂに現われる対応する出力信号を確認することができる。この数値をステップ３５４でＤＡＣに供給し、このＤＡＣが当該数値をアナログ出力に変換する。ステップ３５６では、アナログ出力をアンプに供給し、このアンプが当該信号を、プロセッサから供給される制御情報に基づいて増幅する。ステップ３５８では、増幅信号をスイッチに供給し、このスイッチが当該増幅信号をコンディショニング装置にルーティングする。ステップ３６０では、コンディショニング装置が当該信号を必要に応じてコンディショニングし、そして出力信号を当該コンディショニング装置の出力インターフェースに供給する。ステップ３６１では、別のスイッチが出力信号を受信し、そして当該出力信号を適切な出力ポートにルーティングする。この時点で、プロセッサは、出力信号を、対応する通信プロトコルに関する電気インターフェース仕様に基づいて無事に生成している。

図２に示す構成は、入力２４１ａ機能、及び出力２４１ｂ機能の両方を備える単一の入力通信インターフェースを処理することができる１つの実施形態である。他の実施形態は、入力のみを用いるか、または出力のみを用いることができる。

多くの実施形態では、各インターフェースが入力及び出力を含む構成の複数の通信インターフェースを設ける。種々のインターフェースの多種多様な異なる通信装置と、インターフェース２４１の複数の通信プロトコルを使用して同時に、または異なる時点で通信することが望ましい。１つのこのようなアーキテクチャ４００を図４Ａに示す。この実施形態は、更に別の利点及びフレキシビリティを示している。

この実施形態では、プロセッサ２０４は、異ならせることができる２つ以上の通信プロトコルを処理する命令をメモリ２１４に格納するか、またはその他には、当該命令にアクセスすることができる。この実施形態では、スイッチ４５０、シグナルコンディショニングパスユニット４４０ａ、スイッチ４３０、アンプ及びＡＤＣ／ＤＡＣアセンブリ４２０ａは、図２に関連して説明したように、プロセッサ２０４と通信する。しかしながら、ＡＤＣ／ＤＡＣ及びアンプ構成要素群４２０ａは、アセンブリ４２０ｎで指示されるように、ｎ倍に複製される。各アセンブリ４２０は、スイッチ４３０に接続され、そして特定のシグナルコンディショニングパスユニット４４０ｎに接続することができ（または、シグナルコンディショニングパスユニット４４０ｎを迂回することができ）、そして次に、インターフェース４４１ａ〜４４１ｎに接続することができる。従って、インターフェース４４１ａは、例えば１つのインターフェースタイプとすることができ、そしてインターフェース４４１ｎは、別のインターフェースタイプとすることができる。これにより、プロセッサは、２つ以上の異なるタイプのインターフェースを同時に受け持つか、または時間的に多重化して受け持つことができる。各インターフェースに関する異なるシグナルコンディショニングパス要求をハンドリングすることができる能力が、図４Ａに示すアーキテクチャの利点でもある。

更に、プロセッサ２０４を、何れのプロトコルをインターフェース４４１ａ及び４４１ｎに使用すべきかについてのインターフェース４０２に関する命令を利用して設定することができる。次に、プロセッサは、適切な命令セットを適用して、入力／出力を適切なプロトコルに従って処理する。従って、プロセッサは、動的にプログラムすることにより、インターフェース４４１ａ及び４４１ｎに対応する異なる通信プロトコルをハンドリングすることができる。別の実施形態では、特定の通信プロトコルをハンドリングする命令セットは、プロセッサ２０４に必要に応じてダウンロードすることができる。従って、新規に開発されたプロトコルであって、シグナリング要求を行なうプロトコルには、システム４００によって、適切なプロトコル処理命令をプロセッサにダウンロードすることにより対応することができる。

何れのインターフェース４４１ａ〜４４１ｎを何れのプロトコルに関連付けるべきかに応じて、スイッチ４３０及びスイッチ４５０に制御ライン４３１ａ及び４３１ｂそれぞれを介して指示することにより、信号を適切なアンプ／ＡＤＣ／ＤＡＣアセンブリ４２０及びシグナルコンディショニングパスユニット４４０にルーティングすることができる。従って、システムは、所定のインターフェースライン４４１ａ、４４１ｂの何れかの入力（または、出力）をハンドリングするように容易に再構成することができる。

図４Ｂは、図４Ａのアーキテクチャの一部を示し、そして更に、スイッチ４３０及び４５０の接続接点を接続する１つの装置を示している。この実施形態では、これらのスイッチは、リレースイッチに類似する機能を持つことができ、このリレースイッチは、接続を行なって回路を閉じるか、または接続解除して回路を開放するかの何れかである。図４Ｂでは、インターフェース４４１ａは、入力に対応する信号４４３ａ、及び出力に対応する信号４４１ｂを備える。指示されると、スイッチ４５０は、リード４６０ａ、４６１ａをリード４６０ｂ、４６１ｂに接続する。このように、当該出力は出力インターフェース４４３ｂに対応して設けられる。

しかしながら、他の実施形態では、これらのスイッチは、任意のポートを任意のポートに接続することができるマトリクス型電子スイッチング素子とすることができる。この実施形態を図４Ｃに示す。図４Ｃでは、インターフェース４４１ａはこの場合も同じく、１組の入力及び出力を備えるが、入力群４４３及び出力群４４７は、必ずしも図４Ｂに示す通りには配置されていない。この実施形態では、１組の入力群及び出力群を１つのインターフェースとして定義することができる。この場合、スイッチ４５０は、信号群を、ポート４６５ｂからポート４６０ａと、ポート４６６ｂからポート４６１ａとの間で切り替えてルーティングすることができる。このタイプの装置は、例えば複数のインターフェースに対応する複数の入力及び出力を１本の光ファイバに多重化する場合に用いることができる。更に、このタイプの装置は、Ｎ＋１冗長度を実現して、シグナルコンディショニングパスユニットの故障に対処することができる。例えば、シグナルコンディショニングパスユニット４４０ａが故障した場合、スイッチ４３０及び４５０に指示して、代わりに別のシグナルコンディショニングパスユニット（例えば、４４０ｎ）を使用させることができる。

別の実施形態５００を図５に示す。この実施形態では、プロセッサ５０４が複製される（５０４ａ〜５０４ｎ）。この実施形態では、各プロセッサ５０４は、該当するメモリ５１４に接続されるものとして図示されているが、他の実施形態では、これらのプロセッサの全ては、共通のメモリにアクセスすることができる。更に、各プロセッサ５０４ａ〜５０４ｎが今度は、ＡＤＣ／ＤＡＣ／アンプアセンブリ５２０ａ〜５２０ｎに接続され、そして共通のスイッチ５３０に相互接続される。当該スイッチが今度は、ｎ個のシグナルコンディショニングパスユニット５４０ａ〜５４０ｎに必要に応じて接続される。当該シグナルコンディショニングパスユニットの出力群は、別のスイッチ５５０に供給され、このスイッチ５５０が次に、信号をインターフェース５４１ａ〜５４１ｎに必要に応じて提示する。この実施形態では、各プロセッサ５０４は、特定のインターフェース５４１をハンドリングするように構成される。このアーキテクチャにより、ｎ個のプロセッサ及びｎ個のインターフェースを備えるユニットは、ｎ個の異なる通信プロトコルをハンドリングするように構成することができる。

上のこれらの図から、単一の動的に再構成可能なインターフェース構造（例えば、システム２００，４００，または５００）は、１つ以上の通信プロトコルをハンドリングするように容易に適合させることができることは明白である。単一のインターフェース構造は、命令群をストレージに読み込むことができ、これらの命令をプロセッサが使用して、特定の通信インターフェース（“プロトコルＡ”）をハンドリングする。このようにして、このようなインターフェース構造は、別の通信インターフェース（“プロトコルＢ”）に適合するように容易に再構成することができる。これは、同じインターフェース構造２００を用い、かつその代わりにＤＲＥＩを、異なる通信インターフェース（“プロトコルＢ”）に対応する命令群で再構成することにより行なうことができる。このように、単一のインターフェース構造基板は、部品倉庫に保管することができ、そして多種多様なユニットの代わりに用いられるように構成することができるので、全ての可能なインターフェースタイプに対応する部品を保管する必要を無くすことができる。

また、ＤＲＥＩを設置した後に、ＤＲＥＩに命令群を読み込んで、多種多様な通信インターフェースをハンドリングすることができることは明白である（設置前に適切な命令群を読み込むのとは異なる）。このようなモジュールの代わりにＤＲＥＩ機能ユニットを用いると、他の（外部）構成要素群でプロセッサを構成して、所定の通信インターフェースを選択し、そして使用することができる。このようにして、容易に再構成可能な置き換えモジュールを規定することができる。

上に説明した主題は、例示として提供されているに過ぎず、限定的に捉えられてはならない。種々の変形及び変更は、本明細書において記載される主題に、例示され、そして説明される例示的な実施形態及び用途に従うことなく、かつ以下の請求項に記載される本開示の真の思想及び範囲から逸脱しない限り加えることができる。

本明細書において開示される主題の種々の実施形態は、受信インターフェース信号を処理する動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）を提供し、このＤＲＥＩは、当該ＤＲＥＩで受信される入力信号を受信し、そして該入力信号をルーティングするように構成される第１スイッチと、そして前記入力信号を受信し、かつ前記入力信号の電気特性を変更するように適合させたシグナルコンディショニングパスユニットと、を備える。シグナルコンディショニングパスユニットは、第１変更入力信号を前記入力信号に基づいて生成する。第２スイッチは、前記第１変更入力信号を入力ポートで受信するように構成される。前記第２スイッチは、前記入力ポートの前記第１変更入力信号を出力ポートにスイッチ制御命令に基づいてルーティングするように構成される。アンプは、前記第１変更入力信号を前記出力ポートから受信するように構成される。前記アンプは、前記第１変更入力信号の電圧レベルを調整して第２変更入力信号を生成するように構成される。アナログ−デジタル変換器（“ＡＤＣ”）は、前記第２変更入力信号を受信するように構成される。前記ＡＤＣは、対応する数値を前記第２変更入力信号に応じて供給する。プロセッサは、対応する前記数値を受信するように構成され、この場合、前記プロセッサは、受信したインターフェース信号に関連する通信プロトコルのメッセージを確認するように構成される。

前記電気インターフェースは更に、前記通信プロトコルに関連する命令セットを格納するメモリを備え、この通信プロトコルを前記プロセッサが使用して前記通信プロトコルのメッセージを確認する。

前記プロセッサは、アンプ制御信号を前記アンプに供給して、前記電圧レベルを調整することにより前記第２変更入力信号を生成するように構成される。

前記アンプは、前記電圧レベルを調整して前記第２変更入力信号を生成することにより、前記ＡＤＣが異なる対応する数値を生成することができる。

前記プロセッサは、前記通信プロトコルに関連する命令セットにより構成されて、前記第１スイッチを制御して、前記入力信号を前記シグナルコンディショニングパスユニットにルーティングする。

前記電気インターフェースは更に、複数のアンプと；そして複数のＡＤＣと、を備え、この場合、各アンプは、該当するＡＤＣに接続され、そして該当する各ＡＤＣは、該当する対応する数値を前記プロセッサに供給するように構成される。

前記プロセッサは、複数のアンプの各１つのアンプを制御するように構成される。

前記電気インターフェースは更に、第２数値を前記プロセッサから受信し、そして出力電圧レベルを生成するように構成されるデジタル−アナログ変換器と；前記出力電圧レベルを受信し、そしてそれに応答して、増幅出力電圧レベルを生成するように構成される第２アンプであって、前記第２スイッチが、前記増幅出力電圧レベルを別の入力ポートで受信し、そして前記増幅出力電圧を別の出力ポートに供給するように構成される、前記第２アンプと；そして対応する出力信号を前記第１スイッチに供給するように適合させた第２シグナルコンディショニングパスユニットと、を備え、前記第１スイッチは前記出力信号を出力インターフェースに供給する。

複数の入力信号を処理する方法では、第１電圧を有する前記複数の入力信号を第１スイッチで受信し；前記複数の入力信号を前記第１スイッチでルーティングし；前記複数の入力信号を、シグナルコンディショニングパスユニットで受信し、該シグナルコンディショニングパスユニットは、前記複数の入力信号を複数の対応する第２電圧に変更し；前記複数の対応する第２電圧を有する前記複数の入力信号を前記第２スイッチで、入力ポートから出力ポートにルーティングし；前記複数の第２電圧を有する前記複数の入力信号をアンプに供給し、該アンプは、前記複数の第２電圧を複数の対応する第３電圧に調整するように構成され；前記第３電圧を有する前記複数の入力信号をアナログ−デジタル変換器（“ＡＤＣ”）に供給し、該ＡＤＣは、複数の数値を前記第３電圧に応じて供給し；そして前記複数の数値をプロセッサで受信し、該プロセッサは、メッセージを通信プロトコルに基づいて確認するように構成され、前記プロセッサは、命令群を実行して、前記メッセージを前記通信プロトコルに基づいて確認する。

前記方法では、前記プロセッサは、前記命令群を受信して、複数のメッセージを前記通信プロトコルに基づいて確認するように構成される。

前記方法では、前記プロセッサは、前記アンプの調整レベルを前記命令群に基づいて制御する。

前記方法では、前記プロセッサは、前記複数の入力信号を前記入力ポートから前記出力ポートにルーティングする前記スイッチを制御する。

前記方法では更に、第２数値を前記プロセッサにより生成し、前記第２数値は、前記通信プロトコルに関連する出力信号に関連し；前記第２数値をデジタル−アナログ変換器（“ＤＡＣ”）が受信し、該ＤＡＣはそれに応答して出力電圧を供給し；前記出力電圧を第２アンプで、前記ＤＡＣから受信し、前記第２アンプは第２出力電圧を供給し；前記第２出力電圧を前記第２スイッチで受信し、前記第２スイッチは、前記第２出力電圧を前記シグナルコンディショニングパスユニットに供給し；出力信号を前記シグナルコンディショニングパスユニットから前記第１スイッチに供給し；そして前記出力信号を前記第１スイッチから供給する。

前記方法では更に、前記プロセッサは制御信号を前記第２アンプに供給し、前記制御信号によって前記第２出力電圧が決定される。

前記方法は更に、通信プロトコル選択信号を前記プロセッサで受信するステップを含み、前記プロセッサは、前記通信プロトコルに関連する命令セットをメモリから、前記通信プロトコル選択信号に基づいて選択する。

１つ以上の動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）装置を備えるアビオニクスデータ処理システムであり、各ＤＲＥＩは：複数の命令セットを格納するメモリであって、各命令セットが、複数の通信プロトコルのうちの１つの通信プロトコルに関連付けられる、前記メモリと；前記複数の命令セットのうちの１つの命令セットを選択し、そして数値を生成して、特定の出力信号が、ＤＲＥＩ装置の出力インターフェースで生成されるように構成されるプロセッサと；前記数値を受信し、そして第１電圧を有する第１中間出力信号を生成するように構成されるデジタル−アナログ変換器（“ＤＡＣ”）と；前記第１中間出力信号を受信し、そして第２電圧を有する第２中間出力信号を生成するように構成されるアンプと；前記第２中間出力信号を受信し、そして前記第２中間出力信号を第１スイッチの出力ポートに供給するように構成される第１スイッチと；前記第２中間出力信号を受信し、そして前記出力信号を生成するように構成されるシグナルコンディショニングパスユニットと；そして前記出力信号を受信し、そして前記出力信号を前記出力インターフェースに供給するように構成される第２スイッチと、を備える。

前記システムでは、前記プロセッサは、前記第２中間出力信号を供給するための増幅レベルを決定するアンプ制御信号を供給するように構成される。

前記システムでは、前記増幅レベルは、前記複数の命令セットのうちの１つの命令セットに含まれる命令サブセットにより決定される。

前記システムでは、前記プロセッサは、前記第２スイッチの出力ポートを選択するスイッチング制御信号を供給するように構成される。

前記システムは更に、前記複数の通信プロトコルに関連する複数の数値を受信するように構成される複数のアンプを備える。
また、本願は以下に記載する態様を含む。
（態様１）
受信インターフェース信号（２４１ａ）を処理する動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）（２００）であって：
前記ＤＲＥＩ（２００）で受信する入力信号（２４１ａ）を受信し、そして前記入力信号をルーティングするように構成される、第１スイッチ（２５０）と、
前記入力信号を受信し、前記入力信号の電気特性を変更するように適合させたシグナルコンディショニングパスユニット（２４０）であって、該シグナルコンディショニングパスユニット（２４０）が、第１変更入力信号を前記入力信号（２４１ａ）に基づいて生成する、前記シグナルコンディショニングパスユニット（２４０）と、
前記第１変更入力信号を入力ポート（２３１ａ）で受信するように構成される第２スイッチ（２３０）であって、該第２スイッチ（２３０）が、前記入力ポート（２３１ａ）の前記第１変更入力信号を出力ポート（２２５ａ）に、スイッチ制御命令に基づいてルーティングするように構成される、前記第２スイッチ（２３０）と、
前記第１変更入力信号を前記出力ポート（２２５ａ）から受信するように構成されるアンプ（２２２ａ）であって、該アンプ（２２２ａ）が、前記第１変更入力信号の電圧レベルを調整して第２変更入力信号（２１３）を生成するように構成される、前記アンプ（２２２ａ）と、
前記第２変更入力信号（２１３）を受信するように構成されるアナログ−デジタル変換器（“ＡＤＣ”）（２１０）であって、該ＡＤＣ（２１０）が、対応する数値を、前記第２変更入力信号（２１３）に応じて供給する、前記アナログ−デジタル変換器（“ＡＤＣ”）（２１０）と、
前記対応する数値を受信するように構成されるプロセッサ（２０４）であって、該プロセッサ（２０４）が、前記受信インターフェース信号（２４１ａ）に関連する通信プロトコルのメッセージを確認するように構成される、前記プロセッサ（２０４）と
を備える、動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）（２００）。
（態様２）
前記通信プロトコルに関連する命令セットを格納するメモリ（２１４）を更に備え、前記通信プロトコルを前記プロセッサ（２０４）が使用して、前記通信プロトコルの前記メッセージを確認する、
態様１に記載の電気インターフェース。
（態様３）
前記プロセッサ（２０４）は、アンプ制御信号を前記アンプ（２２２ａ）に供給して前記電圧レベルを調整することにより、前記第２変更入力信号（２１３）を生成するように構成される、態様１又は２に記載の電気インターフェース。
（態様４）
前記アンプ（２２２ａ）は、前記電圧レベルを調整して前記第２変更入力信号（２１３）を生成することにより、前記ＡＤＣ（２１０）が、異なる対応する数値を生成することができる、態様１ないし３のいずれか一項に記載の電気インターフェース。
（態様５）
前記プロセッサ（２０４）は、前記通信プロトコルに関連する命令セットにより構成されて、前記第１スイッチ（２５）を制御することにより、前記入力信号（２４１ａ）を前記シグナルコンディショニングパスユニット（２４０）にルーティングするように構成される、態様１ないし４のいずれか一項に記載の電気インターフェース。
（態様６）
複数のアンプ（２２２ａ）と、
複数のＡＤＣと、を更に備え、各アンプ（２２２ａ）は、該当するＡＤＣ（２１０）に接続され、そして該当する各ＡＤＣ（２１０）は、該当する対応する数値を前記プロセッサ（２０４）に供給するように構成される、先行する態様１ないし５のいずれか一項に記載の電気インターフェース。
（態様７）
前記プロセッサ（２０４）は、前記複数のアンプ（２２２ａ）の各１つのアンプを制御するように構成される、態様６に記載の電気インターフェース。
（態様８）
第２数値を前記プロセッサ（２０４）から受信し、そして出力電圧レベル（２１５）を生成するように構成されるデジタル−アナログ変換器（２１２）と、
前記出力電圧レベル（２１５）を受信し、そしてそれに応じて増幅出力電圧レベル（２２５ｂ）を生成するように構成される第２アンプ（２２２ｂ）であって、前記第２スイッチ（２３０）が、前記増幅出力電圧レベル（２２５ｂ）を別の入力ポート（２３１ｂ）で受信し、そして前記増幅出力電圧を別の出力ポート（２３１ｂ）に供給するように構成される、前記第２アンプ（２２２ｂ）と、
対応する出力信号を前記第１スイッチ（２５０）に供給するように適合させた第２シグナルコンディショニングパスユニット（４４０ｎ）であって、前記第１スイッチ（２５０）が、前記出力信号（２４１ｂ）を出力インターフェースに供給する、前記第２シグナルコンディショニングパスユニット（４４０ｎ）と
を更に備える、態様７又は６に記載の電気インターフェース。
（態様９）
複数の入力信号を処理する方法であって：
第１電圧を有する前記複数の入力信号（２４１ａ）を第１スイッチ（２５０）で受信すること（３００）と、
前記複数の入力信号（２４１ａ）を前記第１スイッチ（２５０）でルーティングすること（３０１）と、
前記複数の入力信号（２４１ａ）を複数の対応する第２電圧に変更するシグナルコンディショニングパスユニット（２４０）で、前記複数の入力信号（２４１ａ）を受信すること（３０２）と、
前記複数の対応する第２電圧を有する前記複数の入力信号を第２スイッチ（２３０）で、前記入力ポート（２３１ａ）から出力ポート（２３１ａ）にルーティングすること（３０４）と、
前記複数の第２電圧を有する前記複数の入力信号をアンプに供給することであって、該アンプ（２２２ａ）が、前記複数の第２電圧を複数の対応する第３電圧（２１３）に調整するように構成される、前記供給すること（３０６）と、
前記第３電圧群を有する前記複数の入力信号をアナログ−デジタル変換器（“ＡＤＣ”）（２１０）に供給すること（３０８）であって、前記ＡＤＣ（２１０）が、複数の数値を前記第３電圧（２１３）に応じて供給する、前記供給すること（３０８）と、
前記複数の数値をプロセッサ（２０４）で受信すること（３１０）であって、前記プロセッサ（２０４）が、メッセージを通信プロトコルに基づいて確認するように構成され、前記プロセッサ（２０４）が、命令群を実行して、前記メッセージを前記通信プロトコルに基づいて確認する、前記受信すること（３１０）と
を含む、方法。
（態様１０）
前記プロセッサ（２０４）は、前記命令群を受信して、複数のメッセージを前記通信プロトコルに基づいて確認するように構成される、態様９に記載の方法。
（態様１１）
前記プロセッサ（２０４）は、前記アンプ（２２２ａ）の調整レベルを、前記命令群に基づいて制御する、態様１ないし１０のいずれか一項に記載の方法。
（態様１２）
前記プロセッサ（２０４）は、前記複数の入力信号を前記入力ポートから前記出力ポートにルーティングする前記スイッチを制御する、態様１ないし１１のいずれか一項に記載の方法。
（態様１３）
前記通信プロトコルに関連する出力信号に関連する第２数値を前記プロセッサ（２０４）により生成すること（３５２）と、
前記第２数値をデジタル−アナログ変換器（“ＤＡＣ”）（２１２）が受信すること（３５４）であって、前記ＤＡＣ（２１２）がそれに応じて、出力電圧を供給する、前記受信すること（３５４）と、
前記出力電圧を第２アンプ（２２２ｂ）で、前記ＤＡＣ（２１２）から受信すること（３５６）であって、前記第２アンプ（２２２ｂ）が、第２出力電圧を供給する、前記受信すること（３５６）と、
前記第２出力電圧を前記第２スイッチ（２３０）で受信することであって、前記第２スイッチ（２３０）が前記第２出力電圧を前記シグナルコンディショニングパスユニット（２４０）に供給する、前記受信することと、
出力信号を前記シグナルコンディショニングパスユニット（２４０）から前記第１スイッチ（２５０）に供給することと、
前記出力信号を前記第１スイッチ（２５０）から供給することと、
を更に含む、態様１ないし１２のいずれか一項に記載の方法。
（態様１４）
前記プロセッサ（２０４）が制御信号を前記第２アンプ（２２２ｂ）に供給することを更に含み、前記制御信号によって前記第２出力電圧が決定される、態様１３に記載の方法。
（態様１５）
通信プロトコル選択信号を前記プロセッサ（２０４）で受信するステップを更に含み、前記プロセッサ（２０４）は、前記通信プロトコルに関連する命令セットをメモリ（２１４）から前記通信プロトコル選択信号に基づいて選択する、態様９又は１０に記載の方法。

Claims (12)

1. 受信インターフェース信号を処理する動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）であって：
   前記ＤＲＥＩで受信される受信インターフェース信号である入力信号を受信し、そして前記入力信号をルーティングするように構成される、第１スイッチと、
   前記入力信号を受信し、前記入力信号の電気特性を変更するように適合させたシグナルコンディショニングパスユニットであって、該シグナルコンディショニングパスユニットが、第１変更入力信号を前記入力信号に基づいて生成する、前記シグナルコンディショニングパスユニットと、
   前記第１変更入力信号を入力ポートで受信するように構成される第２スイッチであって、該第２スイッチが、前記入力ポートの前記第１変更入力信号を出力ポートに、スイッチ制御命令に基づいてルーティングするように構成される、前記第２スイッチと、
   前記第１変更入力信号を前記出力ポートから受信するように構成されるアンプであって、該アンプが、前記第１変更入力信号の電圧レベルを調整して第２変更入力信号を生成するように構成される、前記アンプと、
   前記第２変更入力信号を受信するように構成されるアナログ−デジタル変換器（“ＡＤＣ”）であって、該ＡＤＣが、第１の数値を、前記第２変更入力信号に基づいて供給する、前記アナログ−デジタル変換器（“ＡＤＣ”）と、
   前記第１の数値を受信するように構成されるプロセッサであって、該プロセッサが、前記受信インターフェース信号に関連する通信プロトコルのメッセージを確認するように構成される、前記プロセッサとを備え、さらに 複数のアンプと、複数のＡＤＣとを備え、各アンプは、該当するＡＤＣに接続され、そして該当する各ＡＤＣは、該当する対応する数値を前記プロセッサに供給するように構成され、さらに、
   第２数値を前記プロセッサから受信し、そして出力電圧レベルを生成するように構成されるデジタル−アナログ変換器と、
   前記出力電圧レベルを受信し、そしてそれに応じて増幅出力電圧レベルを生成するように構成される第２アンプとを備え、
   前記第２スイッチが、前記増幅出力電圧レベルを別の入力ポートで受信し、そして前記増幅出力電圧レベルを別の出力ポートに供給するように構成され、
   第２シグナルコンディショニングパスユニットが対応する出力信号を前記第１スイッチに供給するように適合され、
   前記第１スイッチが、前記出力信号を出力インターフェースに供給する、
   電気インターフェース。
2. 前記通信プロトコルに関連する命令セットを格納するメモリを更に備え、前記通信プロトコルを前記プロセッサが使用して、前記通信プロトコルの前記メッセージを確認する、
   請求項１に記載の電気インターフェース。
3. 前記プロセッサは、アンプ制御信号を前記アンプに供給して前記電圧レベルを調整することにより、前記第２変更入力信号を生成するように構成される、請求項１又は２に記載の電気インターフェース。
4. 前記アンプは、前記電圧レベルを調整して前記第２変更入力信号を生成することにより、前記ＡＤＣが、異なる対応する数値を生成することができる、請求項１から３のいずれか一項に記載の電気インターフェース。
5. 前記プロセッサは、前記通信プロトコルに関連する命令セットにより、前記第１スイッチを制御することにより、前記入力信号を前記シグナルコンディショニングパスユニットにルーティングするように構成される、請求項１から４のいずれか一項に記載の電気インターフェース。
6. 前記プロセッサは、前記複数のアンプの各１つのアンプを制御するように構成される、請求項１に記載の電気インターフェース。
7. 複数の入力信号を処理する方法であって：
   第１電圧を有する前記複数の入力信号を第１スイッチで受信することと、
   前記複数の入力信号を前記第１スイッチでルーティングすることと、
   前記複数の入力信号を複数の対応する第２電圧に変更するシグナルコンディショニングパスユニットで、前記複数の入力信号を受信することと、
   前記複数の対応する第２電圧を有する前記複数の入力信号を第２スイッチで、入力ポートから出力ポートにルーティングすることと、
   前記複数の第２電圧を有する前記複数の入力信号をアンプに供給することであって、該アンプが、前記複数の第２電圧を複数の対応する第３電圧に調整するように構成される、前記供給することと、
   前記複数の対応する第３電圧を有する前記複数の入力信号をアナログ−デジタル変換器（“ＡＤＣ”）に供給することであって、前記ＡＤＣが、複数の数値を前記第３電圧に基づいて供給する、前記供給することと、
   前記複数の数値をプロセッサで受信することであって、前記プロセッサが、メッセージを通信プロトコルに基づいて確認するように構成され、
   前記プロセッサが、命令群を実行して、前記メッセージを前記通信プロトコルに基づいて確認する、前記受信することとを含み、さらに
   前記通信プロトコルに関連する出力信号に関連する第２数値を前記プロセッサにより生成することと、
   前記第２数値をデジタル−アナログ変換器（“ＤＡＣ”）が受信することであって、前記ＤＡＣが対応して、出力電圧を供給する、前記受信することと、
   前記出力電圧を第２アンプで、前記ＤＡＣから受信することであって、前記第２アンプが、第２出力電圧を供給する、前記受信することと、
   前記第２出力電圧を前記第２スイッチで受信することであって、前記第２スイッチが前記第２出力電圧を前記シグナルコンディショニングパスユニットに供給する、前記受信することと、
   出力信号を前記シグナルコンディショニングパスユニットから前記第１スイッチに供給することと、
   前記出力信号を前記第１スイッチから供給することと、
   を含む、方法。
8. 前記プロセッサは、前記命令群を受信して、複数のメッセージを前記通信プロトコルに基づいて確認するように構成される、請求項７に記載の方法。
9. 前記プロセッサは、前記アンプの調整レベルを、前記命令群に基づいて制御する、請求項７または８に記載の方法。
10. 前記プロセッサは、前記複数の入力信号を前記入力ポートから前記出力ポートにルーティングする前記第２スイッチを制御する、請求項７から９のいずれか一項に記載の方法。
11. 前記プロセッサが制御信号を前記第２アンプに供給することを更に含み、前記制御信号によって前記第２出力電圧が決定される、請求項１０に記載の方法。
12. 通信プロトコル選択信号を前記プロセッサで受信するステップを更に含み、
    前記プロセッサは、前記通信プロトコルに関連する命令セットをメモリから前記通信プロトコル選択信号に基づいて選択する、請求項７または請求項８に記載の方法。

Images