JP6241216B2

JP6241216B2 - センサーデバイス、センサーユニット及び電子機器

Info

Publication number: JP6241216B2
Application number: JP2013234285A
Authority: JP
Inventors: 泰宏須藤; 牧　克彦; 克彦牧
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-11-12
Filing date: 2013-11-12
Publication date: 2017-12-06
Anticipated expiration: 2033-11-12
Also published as: JP2015094672A

Description

本発明は、センサーデバイス、センサーユニット及び電子機器等に関する。

マスター−スレーブ間の通信方式として、ＳＰＩ（Serial Peripheral Interface）という通信規格が知られている。特許文献１の図３は、マスターデバイスと複数のスレーブデバイスとを、ＳＰＩ方式の３本の配線にチップセレクト配線を追加した計４本（クロック、データイン、データアウト、チップセレクト）の配線で接続することを開示している。

特開２００５−１４１４１２号公報

特許文献１の図３に示すように、３つのスレーブデバイスがホストデバイスと４本の配線に共通接続されるためには、３つのスレーブデバイスの向きを揃えなければならない。もし一つのスレーブデバイスの向きを異ならせると、その一つのスレーブデバイスへの配線のために４本の配線を引き回さなくてはならない。冗長な配線を回避するには、配線が交差して短絡しないように多層配線としなければならない。センサーデバイスのように検出軸が異なると、複数のセンサーデバイスの向きを変える必要があり、冗長な配線の引き回しや多層配線基板の使用が余儀なくされる。

本発明の幾つかの態様は、デバイスの向きに応じて端子の配列を変更することで、冗長な配線の引き回しや多層配線基板の使用を不要としたセンサーデバイス及びセンサーユニット等を提供することを目的とする。

本発明の他の幾つかの態様は、ＳＰＩを採用しながらホストデバイスと複数のセンサーデバイスとの間で一斉に送受信することができるセンサーユニット等を提供することを目的とする。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

（１）本発明の一態様は、
矩形の輪郭の一辺と平行な第１方向に沿って設けられたＮ（Ｎは複数）個の外部端子と、
前記Ｎ個の外部端子と対応するＮ個の内部ノードと、
前記Ｎ個の外部端子と前記Ｎ個の内部ノードとの間に配置された接続切り替え部と、
前記Ｎ個の外部端子と前記Ｎ個の内部ノードとの間に配置され、前記Ｎ個の外部端子の各々を、入力端子、出力端子及びハイインピース状態の一つに切り替えるＮ個の端子切り替え部と、
前記接続切り替え部と前記Ｎ個の端子切り替え部との切り替え状態を設定する設定部と、
を有し、
前記接続切り替え部は、前記設定部により第１接続状態と第２接続状態とに切り替えられ、前記第１接続状態では、前記第１方向の上流から下流に向かう正順方向でｎ（１≦ｎ≦Ｎ）番目に位置する内部ノード及び外部端子同士を接続し、前記第２接続状態では、前記正順方向でｎ番目に位置する内部ノードと、前記第１方向の下流から上流に向かう逆順方向でｎ番目に位置する外部端子とを接続するセンサーデバイスに関する。

本発明の一態様では、接続切り替え部が第１接続状態と第２接続状態とに切り替えることで、Ｎ個の外部端子とＮ個の内部ノードとの接続が切り換えられ、Ｎ個の外部端子の機能を変更できる。よつて、センサーデバイスの取付向きを変更しても、他のセンサーデバイスと同じ並びでＮ個の外部端子を機能させることが可能となる。それにより、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。

（２）本発明の一態様では、前記一辺と対向する対向辺側に少なくとも一つの外部端子をさらに設けることができる。こうすると、矩形の一辺から対向辺に向けてセンサーデバイスの下面に配線を通すと、一辺上のＮ個の外部端子と対向辺上の少なくとも一つの外部端子とが、配線を介して短絡する虞がある。本発明の一態様によれば、センサーデバイスの下面を迂回させることなく、配線を最短としながら第１，第２のセンサーデバイス同士を接続することができる。

（３）本発明の一態様では、前記Ｎ個の端子切り替え部の各々は、前記Ｎ個の外部端子の一つに共通接続される入力素子及び出力素子を含むことができ、前記設定部は、前記入力素子を入力可能状態／入力不能状態に切り替える入力イネーブル信号と、前記出力素子を出力可能状態／ハイインピーダンス状態に切り替える出力イネーブル信号とを出力することができる。

こうすると、このような構成を有する２つの第１及び第２のセンサーデバイスを用いる場合、第１及び第２のセンサーデバイスの一方に入力されるべきデータが、共通配線を介して第１及び第２のセンサーデバイスの他方に誤入力されることを防止できる。

（４）本発明の一態様では、前記Ｎ個の外部端子は、チップセレクト端子ＣＳ、シリアルデータイン端子ＳＤＩ、シリアルデータアウト端子ＳＤＯ及びクロック端子ＣＬＫの４端子を含むことができる。

（５）本発明の一態様では、前記Ｎ個の外部端子は、チップセレクト端子ＣＳ、シリアルデータイン／アウト双方向端子ＳＤＩＯ及びクロック端子ＣＬＫの３端子を含むことができる。

上述した（４）または（５）の構成によれば、最小の配線でセンサーデバイスをホストデバイスと接続することができる。

（６）本発明の他の態様は、
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、上述した（１）〜（５）のいずれ記載のセンサーデバイスにて構成され、
前記第１のセンサーデバイスが前記第１接続状態に設定され、前記前記第２のセンサーデバイスが前記第２接続状態に設定されるセンサーユニットに関する。

本発明の他の態様によれば、第１及び第２のセンサーデバイスの各Ｎ個の外部端子が接近する位置関係で配置しても、第１方向の上流から下流に向かう正順方向でｎ（１≦ｎ≦Ｎ）番目に位置する外部端子同士を共通配線に接続することができる。それにより、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。

（７）本発明のさらに他の態様は、
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
前記配線基板の前記Ｎ本の配線に接続されるホストデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、上述した（３）〜（５）のいずれか記載のセンサーデバイスにて構成され、
前記第１のセンサーデバイスにて前記正順方向にてｎ番目の外部端子に前記ホストデバイスからデータインされる時には、前記第２のセンサーデバイスにて前記正順方向にてｎ番目の外部端子はハイインピーダンス状態に設定されるセンサーユニットに関する。

こうすると、第１及び第２のセンサーデバイスの一方に入力されるべきデータが、共通配線を介して第１及び第２のセンサーデバイスの他方に誤入力されることを防止できる。

（８）本発明のさらに他の態様は、
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
前記配線基板の前記Ｎ本の配線に接続されるホストデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、上述した（４）記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第１及び第２のセンサーデバイスの前記チップセレクト端子ＣＳにアクティブ信号が入力され、前記第１のセンサーデバイスの前記シリアルデータイン端子に、前記第１及び第２のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第１及び第２のセンサーデバイスにデータが一斉に送信されるセンサーユニットに関する。

（９）本発明のさらに他の態様は、
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
前記配線基板の前記Ｎ本の配線に接続されるホストデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、上述した（５）記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第１及び第２のセンサーデバイスの前記チップセレクト端子ＣＳにアクティブ信号が入力され、前記第１のセンサーデバイスの前記シリアルデータイン／アウト双方向端子に、前記第１及び第２のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第１及び第２のセンサーデバイスにデータが一斉に送信されるセンサーユニットに関する。

上述した（８）または（９）によれば、ホストデバイスが第１，第２のセンサーデバイスをグローバルアドレスにより同時に指定することで、ホストデバイスから前記第１及び第２のセンサーデバイスにデータが一斉に送信することができ、ＳＰＩ規格以上の送信効率を達成できる。

（１０）本発明のさらに他の態様は、上述した（６）〜（９）のいずれか記載のセンサーユニットを有する電子機器を定義している。

本発明の一態様に係るセンサーデバイスのブロック図である。第１接続状態の第１のセンサーデバイスと第２接続状態の第２のセンサーデバイスを最短の配線で接続した配置例を示す図である。Ｉ／Ｏ回路のロジック回路図である。Ｉ／Ｏ回路の真理値を示す図である。本発明の一態様に係る３軸センサーユニットの概略斜視図である。ホストデバイスをマスターとし、第１〜第３のセンサーデバイスをスレーブとし、マスター−スレーブ間の通信方式を説明するための図である。マルチスレーブのＳＰＩコマンド体系を説明するための図である。マスター−スレーブ間の他の通信方式を説明するための図である。マルチスレーブの他のＳＰＩコマンド体系を説明するための図である。

以下、図面を参照して、本発明の好適な実施形態の一例について説明する。但し、本発明を適用可能な実施形態が以下説明する実施形態に限定されるわけでないことは勿論である。

１．センサーデバイス
図１に本発明の一態様に係るセンサーデバイス１０のブロック図を示す。図１において、センサーデバイス１０は、センサー素子例えばジャイロセンサー２０と、センサーＩＣ１００とを含んでいる。センサーデバイス１０は、ジャイロセンサー２０の検出軸の周りの角速度信号を検出する。

センサーＩＣ１００は、ジャイロセンサー２０からの角速度信号をＱ−Ｖ回路等で検出して増幅する検出回路、駆動回路を含むアナログ回路１１０を含む。アナログ回路１１０からのアナログ信号はアナログ−デジタル変換器１２０にてデジタル信号に変換される。デジタル信号処理回路（ＤＳＰ）１３０は、デジタル信号にフィルタ処理等を実施する。これらアナログ回路１１０、ＡＤ変換器１２０及びＤＳＰ１３０は、ＭＰＵ１４０により制御される。

ジャイロセンサーＩＣ１００は、矩形のデバイス輪郭の一辺１１に、第１方向Ｄ１に沿ってＮ＝４個の外部端子Ｐ１〜Ｐ４を有する。なお、ジャイロセンサーＩＣ１００は、一辺１１と対向する対向辺１２に、ジャイロセンサー２０との接続端子や、他の外部端子Ｐ５〜Ｐ７を有することができる。外部端子Ｐ５はＶＤＤ端子、外部端子Ｐ６はＶＳＳ端子、外部端子Ｐ７はメモリ書込み用高電圧端子ＶＰＰとすることができる。

Ｎ個の外部端子Ｐ１〜Ｐ４は、端子切り換え機能により２つの機能に切り替え可能である。外部端子Ｐ１はチップセレクト端子ＣＳ／シリアルデータアウト端子ＳＤＯに切り替え可能である。外部端子Ｐ２は、シリアルクロック端子ＳＣＬＫ／シリアルデータイン端子ＳＤＩに切り替え可能である。外部端子Ｐ３は、シリアルデータイン端子ＳＤＩ／シリアルクロック端子ＳＣＬＫに切り替え可能である。外部端子Ｐ４は、シリアルデータアウト端子ＳＤＯ／チップセレクト端子ＣＳに切り替え可能である。

ジャイロセンサーＩＣ１００には、Ｎ個の外部端子Ｐ１〜Ｐ４と対応するＮ個の内部ノードＮ１〜Ｎ４が設けられている。内部ノードＮ１はチップセレクト用ノードであり、内部ノードＮ２はシリアルクロック用ノードであり、内部ノードＮ３はシリアルデータイン用ノードであり、内部ノードＮ４はシリアルデータアウト用ノードである。

Ｎ個の外部端子Ｐ１〜Ｐ４とＮ個の内部ノードＮ１〜Ｎ４との間には、Ｎ個の外部端子Ｐ１〜Ｐ４の各々を、入力端子、出力端子及びハイインピース状態の一つに切り替えるＮ個のＩ／Ｏ回路（端子切り替え部）１５１〜１５４が設けられている。Ｎ個の外部端子Ｐ１〜Ｐ４とＮ個の内部ノードＮ１〜Ｎ４との間にはさらに、マルチプレクサ（接続切り替え部）１６０が設けられている。また、Ｎ個のＩ／Ｏ回路１５１〜１５４とマルチプレクサ１６０との切り替え状態を設定する設定部として、不揮発性メモリ１７０が設けられている。

不揮発性メモリ１７０の設定により、マルチプレクサ１６０はＮ個の外部端子Ｐ１〜Ｐ４とＮ個の内部ノードＮ１〜Ｎ４との接続を第１接続状態と第２接続状態とに切り替えることができる。第１接続状態では、第１方向Ｄ１の上流から下流に向かう正順方向Ｄ１でｎ（１≦ｎ≦Ｎ）番目に位置する内部ノード及び外部端子同士を接続する。これにより、Ｐ１−Ｎ１、Ｐ２−Ｎ２、Ｐ３−Ｎ３及びＰ４−Ｎ４の接続状態が実現される。第２接続状態では、第１方向Ｄ１の上流から下流に向かう正順方向Ｄ１でｎ番目に位置する内部ノードと、第１方向Ｄ１の下流から上流に向かう逆順方向Ｄ２でｎ番目に位置する外部端子とを接続する。これにより、Ｐ１−Ｎ４、Ｐ２−Ｎ３、Ｐ３−Ｎ２及びＰ４−Ｎ１の接続状態が実現される。

マルチプレクサ１６０が第１接続状態と第２接続状態とに切り替えることで、Ｎ個の外部端子Ｐ１〜Ｐ４とＮ個の内部ノードＮ１〜Ｎ４との接続が切り換えられ、Ｎ個の外部端子Ｐ１〜Ｐ４の機能を変更できる。よつて、図２に示すように、第1接続状態に設定される第１のセンサーデバイス１０Ａに対して、左回りに１８０°回転させて配置される第２のセンサーデバイス１０Ｂは、第２の接続状態に切り替えられる。こうすると、図２に示すように、第１，第２のセンサーデバイス１０Ａ，１０Ｂを最短の配線で接続するために外部端子Ｐ１〜Ｐ４同士を対向させることができる。それにより、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。

図３は、Ｎ個のＩ／Ｏ回路１５１〜１５４に共通の構成を示す図である。Ｉ／Ｏ回路１５１は、出力バッファ１５５とアンドゲート１５６を有する。出力バッファ１５５の出力線とアンドゲート１５６の第１入力線とが外部端子Ｐ１に共通接続されている。アンドゲート１５６の第２入力線には、不揮発性メモリ１７０からのインプットイネーブル信号ＩＥが入力される。出力バッファ１５５は、不揮発性メモリ１７０からのアウトプットイネーブル信ＯＥにより出力能状態／Ｈｉ−ｚ（ハイインピーダンス状態）が切り替えられる。図４に、ＩＥ／ＯＥの論理とＩ／Ｏ回路１５１の状態との関係を示した。

次に、ＭＰＵ１４０について図１を参照して説明する。ＭＰＵ１４０は、内部ノードＮ３（ＳＤＩ）に接続されるシリアルパラレル（Ｓ／Ｐ）変換回路１４１と、内部ノードＮ４（ＳＤＯ）に接続されるにパラレルシリアル（Ｐ／Ｓ）変換回路１４２とを有する。Ｐ／Ｓ変換回路１４２はＤＳＰ１３０に接続され、検出された角速度信号を内部ノードＮ２（ＳＣＬＫ）に同期し、シリアル変換して内部ノードＮ４（ＳＤＯ）を介して外部にシリアル出力する。Ｓ／Ｐ変換回路１４１は、内部ノードＮ３を介してコマンド／データが入力され、内部ノードＮ２（ＳＣＬＫ）に同期し、パラレル変換してコマンドデコーダ１４３またはスレーブ選択レジスタ１４４に出力する。コマンドデコーダ１４３はコマンドをデコードし、コマンドの後に入力されるデータを格納するレジスタ１４５〜１４７を指定する。スレーブ選択レジスタ１４４は、内部ノードＮ１に接続されるチップセレクト端子ＣＳへの信号がアクティブとなった後に入力されるスレーブアドレスと、予め設定されたアドレスとを比較し、その後の動作を制御する。レジスタ１４５〜１４７は、例えばアナログ回路１１０、ＡＤ変換器１２０及びＤＳＰ１３０の制御データを格納する領域として用いられる。

２．センサーユニット
図５は、本発明の一態様に係る３軸センサーユニット２００の概略斜視図である。３軸センサーユニット２００は、第１〜第３のセンサーデバイス１０Ａ〜１０Ｃと、Ｎ＝４本の配線（ＣＳ，ＳＣＫ，ＳＤＩ，ＳＤＯ）が形成された配線基板２１０（２１０Ａ，２１０Ｂ２１０Ｃ）とを有する。配線基板２１０は一枚のフレキシブル印刷回路基板でも良いが、本実施例では互いに直交関係にある３枚のリジット基板２１０Ａ，２０Ｂ，２１０Ｃとしている。第１〜第３のセンサーデバイス１０Ａ〜１０Ｃは検出軸をＸ，Ｙ，Ｚ軸とする。このため、Ｘ軸ジャイロセンサーデバイス１０Ａ、Ｙ軸ジャイロセンサーデバイス１０Ｂ、Ｚ軸ジャイロセンサーデバイス１０Ｃとも称する。３軸センサーユニット２０は、撮像装置等の各種電子機器に搭載して姿勢制御などに用いることができる。

３枚のリジット基板２１０Ａ，２０Ｂ，２１０Ｃの外表面にはＮ＝４本の配線（ＣＳ，ＳＣＫ，ＳＤＩ，ＳＤＯ）が形成される。配線の一部は第１のセンサーデバイス１０Ａの下面に延びているが、対向辺１２に到達する前にスルーホール２１１を介して裏面に引き出されている。第１〜第３のセンサーデバイスをスレーブとするホストデバイス３０は、基板２１０Ａの裏面にて４本の配線と接続されている。

図５に示す構造を得るために、第１及び第３のセンサーデバイス１０Ａ，１０Ｃはマルチプレクサ１６０により第１の接続状態に設定される一方で、第２のセンサーデバイス１０Ｂは第２の接続状態に設定される。こうして、冗長な配線の引き回しや多層配線基板の使用を不要とすることができる。

図６は、ホストデバイス３０をマスターとし、第１〜第３のセンサーデバイス１０Ａ〜１０Ｃをスレーブとし、マスター−スレーブ間の通信方式を説明するための図である。本実施形態では、２ビットのスレーブアドレスとし、第１のセンサーデバイス１０Ａは（０１）、第２のセンサーデバイス１０Ｂは（１０）、第３のセンサーデバイス１０Ｃは（１１）とし、グローバルアドレスを（００）としている。グローバルアドレス（００）は、第１〜第３のセンサーデバイス１０Ａ〜１０Ｃを同時に指定するものである。

図７は、反転チップセレクトＸＣＳ、シリアルクロックＳＣＬＫ、シリアルデータインＳＤＩ及びシリアルデータアウトＳＤＯの一例を示している。反転チップセレクトＸＣＳがアクティブＬＯＷとなると、シリアルクロックＳＣＬＫに同期して、シリアルデータインＳＤＩにコマンド（Ｒ／Ｗ）、スレーブアドレスＡ［１：０］、コマンドＣ［４：０］、レジスタへの転送データＰ［７：０］が送信される。コマンド（Ｒ／Ｗ）はスレーブアドレスａ［１：０］の後でも良い。

ここで、センサーユニット２００への電源投入後、不揮発性メモリ１７０に格納されている値から、外部端子Ｐ１〜Ｐ４がＳＰＩ通信のどの機能（ＣＳ、ＳＣＬＫ、ＳＤＩ、ＳＤＯ）に割り当てられているか判断し、マルチプレクサ１６０およびＩ／Ｏ回路１５１〜１５４の設定を行う。なお、不揮発性メモリ１７０に限らず、外部端子により設定しても良い。その後、図７の通りＳＰＩ通信を行う。通信開始直後にセンサーデバイス１０Ａ〜１０Ｃに設定してあるスレーブアドレスと、通信で入力された値とを例えばスレーブ選択レジスタ１４４が比較し、合致した場合はその後の通信を行う。コマンドデコーダ１４３がライトコマンドをデコーダすると、スレーブ選択レジスタ１４４で選択されたレジスタ１４５〜１４７の値が書き換えられる。コマンドデコーダ１４３がリードコマンドをデコーダすると、内部ノードＮ４のＳＤＯと接続された外部端子が不揮発性メモリ１７０の設定により出力可能状態となり、角速度データがホストデバイス３０に送信される。

スレーブアドレスと通信で入力された値とが合致しなかった場合では、コマンドデコーダ１４３がリードコマンドをデコーダしても、レジスタ１４５〜１４７の値は変更されない(書き込みは強制的にディセーブルされる)。コマンドデコーダ１４３がライトコマンドをデコーダすると、内部ノードＮ４のＳＤＯと接続された外部端子が不揮発性メモリ１７０の設定によりハイインピーダンス状態とされる。

次に、コマンドが入力された場合のセンサーデバイスの具体的な内部処理の例として、スリープモードにするための処理について説明する。先ず、スリープさせるためのコマンドデータがＳ／Ｐ変換回路１４１に入力される。Ｓ／Ｐ変換回路１４１は、シリアルのコマンドデータをパラレルデータに変換し、コマンドデコーダ１４３に出力する。コマンドデコーダ１４３は、スリープコマンドに対応するレジスタを選択し、選択されたレジスタにコマンドデータを出力する。スリープコマンドに対するレジスタは、スリープコマンドが書き込まれたら、スリープ動作させるための信号を、ＩＣ１００内のスリープ動作に関係する部分に出力する。例えば、スリープ動作させるための信号を、アナログ回路１１０のセンサー素子を駆動するための駆動回路やＡＤ変換器１２０に出力する。アナログ回路１１０内のセンサー素子を駆動するための駆動回路では、例えば、特許第５１０４０９４号に記載されているようなスリープ動作を行う。ＡＤ変換器１２０では、ＡＤ変換の処理を停止する処理を行う。なお、スレーブアドレスとしてグローバルアドレスが指定されれば、上述したスリープ動作は全てのスレーブデバイス１０Ａ〜１０Ｃにて一斉に実施される。このグローバルアドレスの指定は、外部端子Ｐ１〜Ｐ４と内部ノードＮ１〜Ｎ４との接続切り替えを実施するマスター−スレーブ装置やセンサーデバイスの通信に限らず、マスター−スレーブ間の通信に広く適用できる。

図８は、マスター−スレーブ間の他のＳＰＩ通信形式を説明するための図である。図８では、図６とは異なりＮ＝３本の配線（ＸＣＳ，ＳＤＩＯ，ＳＣＬＫ）を有する。図６に示すシリアルデータインＳＤＩとシリアルデータアウトＳＤＯとが１本のシリアルデータイン／アウトＳＤＩＯに統一されている。この場合、第１〜第３のセンサーデバイス１０Ａ〜１０Ｃにも外部端子Ｐ１〜Ｐ３の一つが、シリアルデータイン／アウト双方向端子となる。

ここで、コマンドでライト（Ｗ）が指定された場合、図６と同様にホストデバイス３０から第１〜第３のセンサーデバイス１０Ａ〜１０Ｃの少なくとも一つにデータが書き込まれる。コマンドでリード（Ｒ）が指定された場合、図９に示すように１バイト目はホストデバイス３０からスレーブ（第１〜第３のセンサーデバイス１０Ａ〜１０Ｃ）への入力となり、次の１バイトはスレーブアドレスで指定されたスレーブ（例えば第１のセンサーデバイス１０Ａ）からホストデバイス３０への読み出しとなり、他の第２および第３のセンサーデバイス１０Ｂ，１０Ｃのシリアルデータイン／アウト双方向端子はハイインピーダンス状態となる。

本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、上述の実施形態では、通信方式としてＳＰＩを例として説明したが、ＳＰＩと類似の通信方式に対しても本発明を適用可能である。

１０，１０Ａ〜１０Ｂセンサーデバイス、２０センサー素子、１００センサーＩＣ、１５１〜１５４Ｎ個の端子切り替え部（Ｉ／Ｏ回路）、１６０接続切り替え部（マルチプレクサ）、１７０設定部（不揮発性メモリ）、２００センサーユニット、２１０，２１０Ａ〜２１０Ｃ基板、Ｎ１〜Ｎ４Ｎ個の内部ノード、Ｐ１〜Ｐ４Ｎ個の外部端子

Claims

平面視で矩形の輪郭を有するセンサーデバイスであって、
前記矩形の輪郭の一辺と平行な第１方向に沿って設けられたＮ（Ｎは２以上の整数）個の外部端子と、
前記Ｎ個の外部端子と対応するＮ個の内部ノードと、
前記Ｎ個の外部端子と前記Ｎ個の内部ノードとの接続状態を切り替える接続切り替え部と、
前記Ｎ個の外部端子と前記Ｎ個の内部ノードとの間に接続され、前記Ｎ個の外部端子の各々を、入力端子、出力端子及びハイインピース状態のうちのいずれか一つに切り替えるＮ個の端子切り替え部と、
前記接続切り替え部の切り替え状態および前記Ｎ個の端子切り替え部の切り替え状態を設定する設定部と、
を有し、
前記接続切り替え部は、前記設定部により第１接続状態と第２接続状態とに切り替えられ、前記第１接続状態では、前記第１方向の上流から下流に向かう正順方向でｎ（１≦ｎ≦Ｎ）番目に位置する内部ノードと外部端子とを接続し、前記第２接続状態では、前記正順方向でｎ番目に位置する内部ノードと、前記第１方向の下流から上流に向かう逆順方向でｎ番目に位置する外部端子とを接続することを特徴とするセンサーデバイス。
請求項１に記載のセンサーデバイスにおいて、
前記一辺と対向する対向辺側に少なくとも一つの外部端子がさらに設けられていることを特徴とするセンサーデバイス。
請求項１または２に記載のセンサーデバイスにおいて、
前記Ｎ個の端子切り替え部の各々は、前記Ｎ個の外部端子の一つに共通接続される入力素子及び出力素子を含み、
前記設定部は、前記入力素子を入力可能状態／入力不能状態に切り替える入力イネーブル信号と、前記出力素子を出力可能状態／ハイインピーダンス状態に切り替える出力イネーブル信号とを出力することを特徴とするセンサーデバイス。
請求項３に記載のセンサーデバイスにおいて、
前記Ｎ個の外部端子は、チップセレクト端子ＣＳ、シリアルデータイン端子ＳＤＩ、シリアルデータアウト端子ＳＤＯ及びクロック端子ＣＬＫの４端子を含むことを特徴とするセンサーデバイス。
請求項３に記載のセンサーデバイスにおいて、
前記Ｎ個の外部端子は、チップセレクト端子ＣＳ、シリアルデータイン／アウト双方向端子ＳＤＩＯ及びクロック端子ＣＬＫの３端子を含むことを特徴とするセンサーデバイス。
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、請求項１〜５のいずれか１項に記載のセンサーデバイスにて構成され、
前記第１のセンサーデバイスが前記第１接続状態に設定され、前記前記第２のセンサーデバイスが前記第２接続状態に設定されていることを特徴とするセンサーユニット。
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
前記配線基板の前記Ｎ本の配線に接続されるホストデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、請求項３〜５のいずれか１項に記載のセンサーデバイスにて構成され、
前記第１のセンサーデバイスにて前記正順方向にてｎ番目の外部端子に前記ホストデバイスからデータインされる時には、前記第２のセンサーデバイスにて前記正順方向にてｎ番目の外部端子はハイインピーダンス状態に設定されることを特徴とするセンサーユニット。
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
前記配線基板の前記Ｎ本の配線に接続されるホストデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、請求項４に記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第１及び第２のセンサーデバイスの前記チップセレクト端子ＣＳにアクティブ信号が入力され、前記第１のセンサーデバイスの前記シリアルデータイン端子ＳＤＩに、前記第１及び第２のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第１及び第２のセンサーデバイスにデータが一斉に送信されることを特徴とするセンサーユニット。
Ｎ本の配線が形成された配線基板と、
前記配線基板の第１面に搭載され、前記Ｎ本の配線に接続される第１センサーデバイスと、
前記配線基板の前記第１面と交差する第２面に搭載され、前記Ｎ本の配線に接続される前記第１センサーデバイスとは異なる検出軸を有する第２センサーデバイスと、
前記配線基板の前記Ｎ本の配線に接続されるホストデバイスと、
を有し、
前記第１及び第２のセンサーデバイスの各々が、請求項５に記載のセンサーデバイスにて構成され、
前記ホストデバイスより、前記第１及び第２のセンサーデバイスの前記チップセレクト端子ＣＳにアクティブ信号が入力され、前記第１のセンサーデバイスの前記シリアルデータイン／アウト双方向端子ＳＤＩＯに、前記第１及び第２のセンサーデバイスの双方を指定するグローバルアドレス信号及びコマンド信号が入力されて、前記ホストデバイスから前記第１及び第２のセンサーデバイスにデータが一斉に送信されることを特徴とするセンサーユニット。
請求項６〜９のいずれか１項に記載のセンサーユニットを有することを特徴とする電子機器。