JP2014527209A5

JP2014527209A5 -

Info

Publication number: JP2014527209A5
Application number: JP2014515827A
Authority: JP
Filing date: 2012-05-16
Publication date: 2015-07-09
Anticipated expiration: 2032-05-16

Description

前記システムは更に、前記複数の通信プロトコルに関連する複数の数値を受信するように構成される複数のアンプを備える。
また、本願は以下に記載する態様を含む。
（態様１）
受信インターフェース信号（２４１ａ）を処理する動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）（２００）であって：
前記ＤＲＥＩ（２００）で受信する入力信号（２４１ａ）を受信し、そして前記入力信号をルーティングするように構成される、第１スイッチ（２５０）と、
前記入力信号を受信し、前記入力信号の電気特性を変更するように適合させたシグナルコンディショニングパスユニット（２４０）であって、該シグナルコンディショニングパスユニット（２４０）が、第１変更入力信号を前記入力信号（２４１ａ）に基づいて生成する、前記シグナルコンディショニングパスユニット（２４０）と、
前記第１変更入力信号を入力ポート（２３１ａ）で受信するように構成される第２スイッチ（２３０）であって、該第２スイッチ（２３０）が、前記入力ポート（２３１ａ）の前記第１変更入力信号を出力ポート（２２５ａ）に、スイッチ制御命令に基づいてルーティングするように構成される、前記第２スイッチ（２３０）と、
前記第１変更入力信号を前記出力ポート（２２５ａ）から受信するように構成されるアンプ（２２２ａ）であって、該アンプ（２２２ａ）が、前記第１変更入力信号の電圧レベルを調整して第２変更入力信号（２１３）を生成するように構成される、前記アンプ（２２２ａ）と、
前記第２変更入力信号（２１３）を受信するように構成されるアナログ−デジタル変換器（“ＡＤＣ”）（２１０）であって、該ＡＤＣ（２１０）が、対応する数値を、前記第２変更入力信号（２１３）に応じて供給する、前記アナログ−デジタル変換器（“ＡＤＣ”）（２１０）と、
前記対応する数値を受信するように構成されるプロセッサ（２０４）であって、該プロセッサ（２０４）が、前記受信インターフェース信号（２４１ａ）に関連する通信プロトコルのメッセージを確認するように構成される、前記プロセッサ（２０４）と
を備える、動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）（２００）。
（態様２）
前記通信プロトコルに関連する命令セットを格納するメモリ（２１４）を更に備え、前記通信プロトコルを前記プロセッサ（２０４）が使用して、前記通信プロトコルの前記メッセージを確認する、
態様１に記載の電気インターフェース。
（態様３）
前記プロセッサ（２０４）は、アンプ制御信号を前記アンプ（２２２ａ）に供給して前記電圧レベルを調整することにより、前記第２変更入力信号（２１３）を生成するように構成される、態様１又は２に記載の電気インターフェース。
（態様４）
前記アンプ（２２２ａ）は、前記電圧レベルを調整して前記第２変更入力信号（２１３）を生成することにより、前記ＡＤＣ（２１０）が、異なる対応する数値を生成することができる、態様１ないし３のいずれか一項に記載の電気インターフェース。
（態様５）
前記プロセッサ（２０４）は、前記通信プロトコルに関連する命令セットにより構成されて、前記第１スイッチ（２５）を制御することにより、前記入力信号（２４１ａ）を前記シグナルコンディショニングパスユニット（２４０）にルーティングするように構成される、態様１ないし４のいずれか一項に記載の電気インターフェース。
（態様６）
複数のアンプ（２２２ａ）と、
複数のＡＤＣと、を更に備え、各アンプ（２２２ａ）は、該当するＡＤＣ（２１０）に接続され、そして該当する各ＡＤＣ（２１０）は、該当する対応する数値を前記プロセッサ（２０４）に供給するように構成される、先行する態様１ないし５のいずれか一項に記載の電気インターフェース。
（態様７）
前記プロセッサ（２０４）は、前記複数のアンプ（２２２ａ）の各１つのアンプを制御するように構成される、態様６に記載の電気インターフェース。
（態様８）
第２数値を前記プロセッサ（２０４）から受信し、そして出力電圧レベル（２１５）を生成するように構成されるデジタル−アナログ変換器（２１２）と、
前記出力電圧レベル（２１５）を受信し、そしてそれに応じて増幅出力電圧レベル（２２５ｂ）を生成するように構成される第２アンプ（２２２ｂ）であって、前記第２スイッチ（２３０）が、前記増幅出力電圧レベル（２２５ｂ）を別の入力ポート（２３１ｂ）で受信し、そして前記増幅出力電圧を別の出力ポート（２３１ｂ）に供給するように構成される、前記第２アンプ（２２２ｂ）と、
対応する出力信号を前記第１スイッチ（２５０）に供給するように適合させた第２シグナルコンディショニングパスユニット（４４０ｎ）であって、前記第１スイッチ（２５０）が、前記出力信号（２４１ｂ）を出力インターフェースに供給する、前記第２シグナルコンディショニングパスユニット（４４０ｎ）と
を更に備える、態様７又は６に記載の電気インターフェース。
（態様９）
複数の入力信号を処理する方法であって：
第１電圧を有する前記複数の入力信号（２４１ａ）を第１スイッチ（２５０）で受信すること（３００）と、
前記複数の入力信号（２４１ａ）を前記第１スイッチ（２５０）でルーティングすること（３０１）と、
前記複数の入力信号（２４１ａ）を複数の対応する第２電圧に変更するシグナルコンディショニングパスユニット（２４０）で、前記複数の入力信号（２４１ａ）を受信すること（３０２）と、
前記複数の対応する第２電圧を有する前記複数の入力信号を第２スイッチ（２３０）で、前記入力ポート（２３１ａ）から出力ポート（２３１ａ）にルーティングすること（３０４）と、
前記複数の第２電圧を有する前記複数の入力信号をアンプに供給することであって、該アンプ（２２２ａ）が、前記複数の第２電圧を複数の対応する第３電圧（２１３）に調整するように構成される、前記供給すること（３０６）と、
前記第３電圧群を有する前記複数の入力信号をアナログ−デジタル変換器（“ＡＤＣ”）（２１０）に供給すること（３０８）であって、前記ＡＤＣ（２１０）が、複数の数値を前記第３電圧（２１３）に応じて供給する、前記供給すること（３０８）と、
前記複数の数値をプロセッサ（２０４）で受信すること（３１０）であって、前記プロセッサ（２０４）が、メッセージを通信プロトコルに基づいて確認するように構成され、前記プロセッサ（２０４）が、命令群を実行して、前記メッセージを前記通信プロトコルに基づいて確認する、前記受信すること（３１０）と
を含む、方法。
（態様１０）
前記プロセッサ（２０４）は、前記命令群を受信して、複数のメッセージを前記通信プロトコルに基づいて確認するように構成される、態様９に記載の方法。
（態様１１）
前記プロセッサ（２０４）は、前記アンプ（２２２ａ）の調整レベルを、前記命令群に基づいて制御する、態様１ないし１０のいずれか一項に記載の方法。
（態様１２）
前記プロセッサ（２０４）は、前記複数の入力信号を前記入力ポートから前記出力ポートにルーティングする前記スイッチを制御する、態様１ないし１１のいずれか一項に記載の方法。
（態様１３）
前記通信プロトコルに関連する出力信号に関連する第２数値を前記プロセッサ（２０４）により生成すること（３５２）と、
前記第２数値をデジタル−アナログ変換器（“ＤＡＣ”）（２１２）が受信すること（３５４）であって、前記ＤＡＣ（２１２）がそれに応じて、出力電圧を供給する、前記受信すること（３５４）と、
前記出力電圧を第２アンプ（２２２ｂ）で、前記ＤＡＣ（２１２）から受信すること（３５６）であって、前記第２アンプ（２２２ｂ）が、第２出力電圧を供給する、前記受信すること（３５６）と、
前記第２出力電圧を前記第２スイッチ（２３０）で受信することであって、前記第２スイッチ（２３０）が前記第２出力電圧を前記シグナルコンディショニングパスユニット（２４０）に供給する、前記受信することと、
出力信号を前記シグナルコンディショニングパスユニット（２４０）から前記第１スイッチ（２５０）に供給することと、
前記出力信号を前記第１スイッチ（２５０）から供給することと、
を更に含む、態様１ないし１２のいずれか一項に記載の方法。
（態様１４）
前記プロセッサ（２０４）が制御信号を前記第２アンプ（２２２ｂ）に供給することを更に含み、前記制御信号によって前記第２出力電圧が決定される、態様１３に記載の方法。
（態様１５）
通信プロトコル選択信号を前記プロセッサ（２０４）で受信するステップを更に含み、前記プロセッサ（２０４）は、前記通信プロトコルに関連する命令セットをメモリ（２１４）から前記通信プロトコル選択信号に基づいて選択する、態様９又は１０に記載の方法。

Claims

受信インターフェース信号（２４１ａ）を処理する動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）（２００）であって：
前記ＤＲＥＩ（２００）で受信される入力信号（２４１ａ）を受信し、そして前記入力信号をルーティングするように構成される、第１スイッチ（２５０）と、
前記入力信号を受信し、前記入力信号の電気特性を変更するように適合させたシグナルコンディショニングパスユニット（２４０）であって、該シグナルコンディショニングパスユニット（２４０）が、第１変更入力信号を前記入力信号（２４１ａ）に基づいて生成する、前記シグナルコンディショニングパスユニット（２４０）と、
前記第１変更入力信号を入力ポート（２３１ａ）で受信するように構成される第２スイッチ（２３０）であって、該第２スイッチ（２３０）が、前記入力ポート（２３１ａ）の前記第１変更入力信号を出力ポート（２２５ａ）に、スイッチ制御命令に基づいてルーティングするように構成される、前記第２スイッチ（２３０）と、
前記第１変更入力信号を前記出力ポート（２２５ａ）から受信するように構成されるアンプ（２２２ａ）であって、該アンプ（２２２ａ）が、前記第１変更入力信号の電圧レベルを調整して第２変更入力信号（２１３）を生成するように構成される、前記アンプ（２２２ａ）と、
前記第２変更入力信号（２１３）を受信するように構成されるアナログ−デジタル変換器（“ＡＤＣ”）（２１０）であって、該ＡＤＣ（２１０）が、第１の数値を、前記第２変更入力信号（２１３）に基づいて供給する、前記アナログ−デジタル変換器（“ＡＤＣ”）（２１０）と、
前記第１の数値を受信するように構成されるプロセッサ（２０４）であって、該プロセッサ（２０４）が、前記受信インターフェース信号（２４１ａ）に関連する通信プロトコルのメッセージを確認するように構成される、前記プロセッサ（２０４）とを備え、さらに
複数のアンプ（２２２ａ）と、複数のＡＤＣとを備え、各アンプ（２２２ａ）は、該当するＡＤＣ（２１０）に接続され、そして該当する各ＡＤＣ（２１０）は、該当する対応する数値を前記プロセッサ（２０４）に供給するように構成され、さらに、
第２数値を前記プロセッサ（２０４）から受信し、そして出力電圧レベル（２１５）を生成するように構成されるデジタル−アナログ変換器（２１２）と、
前記出力電圧レベル（２１５）を受信し、そしてそれに応じて増幅出力電圧レベル（２２５ｂ）を生成するように構成される第２アンプ（２２２ｂ）とを備え、
前記第２スイッチ（２３０）が、前記増幅出力電圧レベル（２２５ｂ）を別の入力ポート（２３１ｂ）で受信し、そして前記増幅出力電圧を別の出力ポート（２３１ｂ）に供給するように構成され、
第２シグナルコンディショニングパスユニット（４４０ｎ）が対応する出力信号を前記第１スイッチ（２５０）に供給するように適合され、
前記第１スイッチ（２５０）が、前記出力信号（２４１ｂ）を出力インターフェースに供給する、
動的に再構成可能な電気インターフェース（“ＤＲＥＩ”）（２００）。
前記通信プロトコルに関連する命令セットを格納するメモリ（２１４）を更に備え、前記通信プロトコルを前記プロセッサ（２０４）が使用して、前記通信プロトコルの前記メッセージを確認する、
請求項１に記載の電気インターフェース。
前記プロセッサ（２０４）は、アンプ制御信号を前記アンプ（２２２ａ）に供給して前記電圧レベルを調整することにより、前記第２変更入力信号（２１３）を生成するように構成される、請求項１又は２に記載の電気インターフェース。
前記アンプ（２２２ａ）は、前記電圧レベルを調整して前記第２変更入力信号（２１３）を生成することにより、前記ＡＤＣ（２１０）が、異なる対応する数値を生成することができる、請求項１から３のいずれか一項に記載の電気インターフェース。
前記プロセッサ（２０４）は、前記通信プロトコルに関連する命令セットにより構成されて、前記第１スイッチ（２５０）を制御することにより、前記入力信号（２４１ａ）を前記シグナルコンディショニングパスユニット（２４０）にルーティングするように構成される、請求項１から４のいずれか一項に記載の電気インターフェース。
前記プロセッサ（２０４）は、前記複数のアンプ（２２２ａ）の各１つのアンプを制御するように構成される、請求項１に記載の電気インターフェース。
複数の入力信号を処理する方法であって：
第１電圧を有する前記複数の入力信号（２４１ａ）を第１スイッチ（２５０）で受信すること（３００）と、
前記複数の入力信号（２４１ａ）を前記第１スイッチ（２５０）でルーティングすること（３０１）と、
前記複数の入力信号（２４１ａ）を複数の対応する第２電圧に変更するシグナルコンディショニングパスユニット（２４０）で、前記複数の入力信号（２４１ａ）を受信すること（３０２）と、
前記複数の対応する第２電圧を有する前記複数の入力信号を第２スイッチ（２３０）で、前記入力ポート（２３１ａ）から出力ポート（２３１ａ）にルーティングすること（３０４）と、
前記複数の第２電圧を有する前記複数の入力信号をアンプに供給することであって、該アンプ（２２２ａ）が、前記複数の第２電圧を複数の対応する第３電圧（２１３）に調整するように構成される、前記供給すること（３０６）と、
前記第３電圧群を有する前記複数の入力信号をアナログ−デジタル変換器（“ＡＤＣ”）（２１０）に供給すること（３０８）であって、前記ＡＤＣ（２１０）が、複数の数値を前記第３電圧（２１３）に基づいて供給する、前記供給すること（３０８）と、
前記複数の数値をプロセッサ（２０４）で受信すること（３１０）であって、前記プロセッサ（２０４）が、メッセージを通信プロトコルに基づいて確認するように構成され、前記プロセッサ（２０４）が、命令群を実行して、前記メッセージを前記通信プロトコルに基づいて確認する、前記受信すること（３１０）と
を含み、さらに
前記通信プロトコルに関連する出力信号に関連する第２数値を前記プロセッサ（２０４）により生成すること（３５２）と、
前記第２数値をデジタル−アナログ変換器（“ＤＡＣ”）（２１２）が受信すること（３５４）であって、前記ＤＡＣ（２１２）が対応して、出力電圧を供給する、前記受信すること（３５４）と、
前記出力電圧を第２アンプ（２２２ｂ）で、前記ＤＡＣ（２１２）から受信すること（３５６）であって、前記第２アンプ（２２２ｂ）が、第２出力電圧を供給する、前記受信すること（３５６）と、
前記第２出力電圧を前記第２スイッチ（２３０）で受信することであって、前記第２スイッチ（２３０）が前記第２出力電圧を前記シグナルコンディショニングパスユニット（２４０）に供給する、前記受信することと、
出力信号を前記シグナルコンディショニングパスユニット（２４０）から前記第１スイッチ（２５０）に供給することと、
前記出力信号を前記第１スイッチ（２５０）から供給することと、
を含む、方法。
前記プロセッサ（２０４）は、前記命令群を受信して、複数のメッセージを前記通信プロトコルに基づいて確認するように構成される、請求項７に記載の方法。
前記プロセッサ（２０４）は、前記アンプ（２２２ａ）の調整レベルを、前記命令群に基づいて制御する、請求項７または８に記載の方法。
前記プロセッサ（２０４）は、前記複数の入力信号を前記入力ポートから前記出力ポートにルーティングする前記スイッチを制御する、請求項７から９のいずれか一項に記載の方法。
前記プロセッサ（２０４）が制御信号を前記第２アンプ（２２２ｂ）に供給することを更に含み、前記制御信号によって前記第２出力電圧が決定される、請求項１０に記載の方法。
通信プロトコル選択信号を前記プロセッサ（２０４）で受信するステップを更に含み、前記プロセッサ（２０４）は、前記通信プロトコルに関連する命令セットをメモリ（２１４）から前記通信プロトコル選択信号に基づいて選択する、請求項７または請求項８に記載の方法。