JPH06161948A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH06161948A JPH06161948A JP4331269A JP33126992A JPH06161948A JP H06161948 A JPH06161948 A JP H06161948A JP 4331269 A JP4331269 A JP 4331269A JP 33126992 A JP33126992 A JP 33126992A JP H06161948 A JPH06161948 A JP H06161948A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microprocessor
- transfer
- converter
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Image Processing (AREA)
- Bus Control (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【目的】 マイクロ・プロセッサの処理に依存せずに迅
速にデータを転送することができるデータ転送装置を提
供する。 【構成】 データ入力手段１〜３と、入力データを記憶
する記憶手段９と、データ出力手段４〜６と、マイクロ
・プロセッサ７と、マイクロ・プロセッサのプログラム
を格納するプログラム・メモリ８とを備え、データ入力
手段、記憶手段またはデータ出力手段の間においてデー
タ転送を行なうデータ転送装置において、マイクロ・プ
ロセッサがプログラム・メモリにアクセスしている期間
を検出して、その期間内にデータ転送を実施するように
制御する転送制御手段12と、転送制御手段の制御の下に
前記期間内における記憶手段９の転送経路をマイクロ・
プロセッサ７側から切離してデータ入力手段３およびデ
ータ出力手段４側に接続する切換手段13とを設ける。デ
ータ転送は、マイクロ・プロセッサがプログラムを読み
出している期間を利用して実行されるので、マイクロ・
プロセッサの処理に依存せずにデータを転送することが
できる。
速にデータを転送することができるデータ転送装置を提
供する。 【構成】 データ入力手段１〜３と、入力データを記憶
する記憶手段９と、データ出力手段４〜６と、マイクロ
・プロセッサ７と、マイクロ・プロセッサのプログラム
を格納するプログラム・メモリ８とを備え、データ入力
手段、記憶手段またはデータ出力手段の間においてデー
タ転送を行なうデータ転送装置において、マイクロ・プ
ロセッサがプログラム・メモリにアクセスしている期間
を検出して、その期間内にデータ転送を実施するように
制御する転送制御手段12と、転送制御手段の制御の下に
前記期間内における記憶手段９の転送経路をマイクロ・
プロセッサ７側から切離してデータ入力手段３およびデ
ータ出力手段４側に接続する切換手段13とを設ける。デ
ータ転送は、マイクロ・プロセッサがプログラムを読み
出している期間を利用して実行されるので、マイクロ・
プロセッサの処理に依存せずにデータを転送することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、超音波診断装置等の装
置内部でデータを転送するためのデータ転送装置に関
し、特に、データ転送を効率的に行なえるように構成し
たものである。
置内部でデータを転送するためのデータ転送装置に関
し、特に、データ転送を効率的に行なえるように構成し
たものである。
【０００２】
【従来の技術】従来の超音波診断装置は、操作者の指示
するデータを装置の内部回路に伝えるために、図２に示
すデータ転送装置を有している。この装置は、ボリュウ
ム操作によってアナログ量を入力する操作卓１と、ボリ
ウム電圧を所定の範囲に正規化する入力電圧正規化部２
と、正規化されたボリウム電圧をデジタル信号に変換す
るＡＤ変換器３と、転送されてくるデジタル・データを
アナログ信号に変換するＤＡ変換器４と、ＤＡ変換器４
から出力されたアナログ信号を最適の制御電圧に変換す
る出力電圧最適化部５と、指示データが伝えられる内部
回路６と、操作卓１から送出された情報を記憶するボリ
ウム・データＲＡＭ９と、装置の各種動作を制御するマ
イクロ・プロセッサ７と、マイクロ・プロセッサ７の動
作手順を記憶するプログラム・メモリ８と、アドレス・
データを転送するアドレス・バス10と、情報データを転
送するデータ・バス11とを備えている。
するデータを装置の内部回路に伝えるために、図２に示
すデータ転送装置を有している。この装置は、ボリュウ
ム操作によってアナログ量を入力する操作卓１と、ボリ
ウム電圧を所定の範囲に正規化する入力電圧正規化部２
と、正規化されたボリウム電圧をデジタル信号に変換す
るＡＤ変換器３と、転送されてくるデジタル・データを
アナログ信号に変換するＤＡ変換器４と、ＤＡ変換器４
から出力されたアナログ信号を最適の制御電圧に変換す
る出力電圧最適化部５と、指示データが伝えられる内部
回路６と、操作卓１から送出された情報を記憶するボリ
ウム・データＲＡＭ９と、装置の各種動作を制御するマ
イクロ・プロセッサ７と、マイクロ・プロセッサ７の動
作手順を記憶するプログラム・メモリ８と、アドレス・
データを転送するアドレス・バス10と、情報データを転
送するデータ・バス11とを備えている。
【０００３】このデータ転送装置では、操作者が、例え
ば、超音波の深さ増幅度を制御するために、操作卓１の
ボリウムを操作すると、入力電圧正規化部２は、ボリウ
ム電圧をＡＤ変換器３の入力範囲に正規化する。ＡＤ変
換器３は、アドレス・バス10よりマイクロ・プロセッサ
７の発するタイミング信号を受けて、ＡＤ変換を実行
し、次いで、データ・バス11にデータを転送する。この
データは、マイクロ・プロセッサ７のアドレス指定する
ボリウム・データＲＡＭ９とＤＡ変換器４とに書き込ま
れ、ボリウム・データＲＡＭ９は、このデータを格納
し、一方、ＤＡ変換器４は、このデータをアナログ信号
に変換し、出力電圧最適化部５は、これを内部回路６が
必要とする制御電圧に変換して内部回路６に送出する。
ば、超音波の深さ増幅度を制御するために、操作卓１の
ボリウムを操作すると、入力電圧正規化部２は、ボリウ
ム電圧をＡＤ変換器３の入力範囲に正規化する。ＡＤ変
換器３は、アドレス・バス10よりマイクロ・プロセッサ
７の発するタイミング信号を受けて、ＡＤ変換を実行
し、次いで、データ・バス11にデータを転送する。この
データは、マイクロ・プロセッサ７のアドレス指定する
ボリウム・データＲＡＭ９とＤＡ変換器４とに書き込ま
れ、ボリウム・データＲＡＭ９は、このデータを格納
し、一方、ＤＡ変換器４は、このデータをアナログ信号
に変換し、出力電圧最適化部５は、これを内部回路６が
必要とする制御電圧に変換して内部回路６に送出する。
【０００４】また、ボリウム・データＲＡＭ９に格納さ
れた操作卓１の情報を内部回路６に呼出す場合は、マイ
クロ・プロセッサ７によってアドレス指定されたボリウ
ム・データＲＡＭ９とＤＡ変換器４との間でデータが転
送され、内部回路６に送られる。この間、ＡＤ変換器３
は、マイクロ・プロセッサ７から送られたタイミング信
号によりＡＤ変換を実行し、それが終えるとデータの転
送待ち状態となる。
れた操作卓１の情報を内部回路６に呼出す場合は、マイ
クロ・プロセッサ７によってアドレス指定されたボリウ
ム・データＲＡＭ９とＤＡ変換器４との間でデータが転
送され、内部回路６に送られる。この間、ＡＤ変換器３
は、マイクロ・プロセッサ７から送られたタイミング信
号によりＡＤ変換を実行し、それが終えるとデータの転
送待ち状態となる。
【０００５】マイクロ・プロセッサ７は、こうしたデー
タ転送の動作を始めとして、表示画面の書換えや押しボ
タン操作によって指令された動作等、超音波診断装置に
おける多くの制御動作を実行する。これらの動作手順
は、プログラム・メモリ８に格納されており、マイクロ
・プロセッサ７は、プログラム・メモリ８にアクセス
し、格納された動作手順をデータ・バス11を介して読取
り、その手順に従って制御動作を行なう。
タ転送の動作を始めとして、表示画面の書換えや押しボ
タン操作によって指令された動作等、超音波診断装置に
おける多くの制御動作を実行する。これらの動作手順
は、プログラム・メモリ８に格納されており、マイクロ
・プロセッサ７は、プログラム・メモリ８にアクセス
し、格納された動作手順をデータ・バス11を介して読取
り、その手順に従って制御動作を行なう。
【０００６】マイクロ・プロセッサ７が動作手順読取り
のためにデータ・バス11を使用している間は、ＡＤ変換
器３、ボリウム・データＲＡＭ９またはＤＡ変換器４に
おけるデータ転送は行なわれない。
のためにデータ・バス11を使用している間は、ＡＤ変換
器３、ボリウム・データＲＡＭ９またはＤＡ変換器４に
おけるデータ転送は行なわれない。
【０００７】
【発明が解決しようとする課題】しかし、従来のデータ
転送装置では、マイクロ・プロセッサ７がプログラム・
メモリ８にアクセスしている間、内部回路６に送るべき
情報の転送ができないため、マイクロ・プロセッサ７に
おける処理が増加すると、データ転送の時期が遅れ、内
部回路６の動作が操作卓の操作に追いつかなくなる。
転送装置では、マイクロ・プロセッサ７がプログラム・
メモリ８にアクセスしている間、内部回路６に送るべき
情報の転送ができないため、マイクロ・プロセッサ７に
おける処理が増加すると、データ転送の時期が遅れ、内
部回路６の動作が操作卓の操作に追いつかなくなる。
【０００８】本発明は、このような従来の問題点を解決
するものであり、マイクロ・プロセッサの処理に依存せ
ずに迅速にデータを転送することができるデータ転送装
置を提供することを目的としている。
するものであり、マイクロ・プロセッサの処理に依存せ
ずに迅速にデータを転送することができるデータ転送装
置を提供することを目的としている。
【０００９】
【課題を解決するための手段】そこで、本発明では、デ
ータ入力手段と、入力データを記憶する記憶手段と、デ
ータ出力手段と、マイクロ・プロセッサと、マイクロ・
プロセッサのプログラムを格納するプログラム・メモリ
とを備え、データ入力手段、記憶手段またはデータ出力
手段の間においてデータ転送を行なうデータ転送装置に
おいて、マイクロ・プロセッサがプログラム・メモリに
アクセスしている期間を検出して、その期間内にデータ
転送を実施するように制御する転送制御手段と、この転
送制御手段の制御の下に前記期間内における記憶手段の
転送経路をマイクロ・プロセッサおよびプログラム・メ
モリ側から切り離してデータ入力手段およびデータ出力
手段側に接続する切換手段とを設けている。
ータ入力手段と、入力データを記憶する記憶手段と、デ
ータ出力手段と、マイクロ・プロセッサと、マイクロ・
プロセッサのプログラムを格納するプログラム・メモリ
とを備え、データ入力手段、記憶手段またはデータ出力
手段の間においてデータ転送を行なうデータ転送装置に
おいて、マイクロ・プロセッサがプログラム・メモリに
アクセスしている期間を検出して、その期間内にデータ
転送を実施するように制御する転送制御手段と、この転
送制御手段の制御の下に前記期間内における記憶手段の
転送経路をマイクロ・プロセッサおよびプログラム・メ
モリ側から切り離してデータ入力手段およびデータ出力
手段側に接続する切換手段とを設けている。
【００１０】
【作用】そのため、データ転送は、マイクロ・プロセッ
サがプログラム・メモリからプログラムを読み出してい
る期間を利用して実行される。したがって、マイクロ・
プロセッサの処理に依存せずにデータを転送することが
できる。
サがプログラム・メモリからプログラムを読み出してい
る期間を利用して実行される。したがって、マイクロ・
プロセッサの処理に依存せずにデータを転送することが
できる。
【００１１】
【実施例】本発明の実施例におけるデータ転送装置で
は、図１に示すように、操作卓１と入力電圧正規化部２
とＡＤ変換器３とより成る入力手段が、切換手段である
「ゲート及びアドレス発生回路」13に接続し、また、こ
のゲート及びアドレス発生回路13に、ＤＡ変換器４と出
力電圧最適化部５と内部回路６とより成る出力手段が接
続している。
は、図１に示すように、操作卓１と入力電圧正規化部２
とＡＤ変換器３とより成る入力手段が、切換手段である
「ゲート及びアドレス発生回路」13に接続し、また、こ
のゲート及びアドレス発生回路13に、ＤＡ変換器４と出
力電圧最適化部５と内部回路６とより成る出力手段が接
続している。
【００１２】また、ゲート及びアドレス発生回路13は、
アドレス・バスおよびデータ・バスを２つに分離してお
り、分離された一方のバス10、11に、マイクロ・プロセ
ッサ７と、プログラム・メモリ８と、転送制御手段であ
るタイミング制御部12とが接続し、他方のバス20、21に
操作卓１の情報を格納するボリウム・データＲＡＭ９が
接続している。
アドレス・バスおよびデータ・バスを２つに分離してお
り、分離された一方のバス10、11に、マイクロ・プロセ
ッサ７と、プログラム・メモリ８と、転送制御手段であ
るタイミング制御部12とが接続し、他方のバス20、21に
操作卓１の情報を格納するボリウム・データＲＡＭ９が
接続している。
【００１３】このデータ転送装置は、次のように動作す
る。マイクロ・プロセッサ７がタイミング制御部12にデ
ータ転送の指令を送ると、指令を受けたタイミング制御
部12は、ＡＤ変換器３にタイミング信号を送出し、ＡＤ
変換器３は、操作卓１からの信号をＡＤ変換した後、デ
ータの転送待ちの状態になる。
る。マイクロ・プロセッサ７がタイミング制御部12にデ
ータ転送の指令を送ると、指令を受けたタイミング制御
部12は、ＡＤ変換器３にタイミング信号を送出し、ＡＤ
変換器３は、操作卓１からの信号をＡＤ変換した後、デ
ータの転送待ちの状態になる。
【００１４】マイクロ・プロセッサ７は、一つの処理を
実行するために、プログラム・メモリ８を１回以上読み
出さなければならないが、タイミング制御部12は、マイ
クロ・プロセッサ７がこの読み出しを行なっている期間
を検出し、ボリウム・データＲＡＭ９の接続をマイクロ
・プロセッサ７側からＡＤ変換器３およびＤＡ変換器４
の側に切り替えるように、ゲート及びアドレス発生回路
13を制御する。
実行するために、プログラム・メモリ８を１回以上読み
出さなければならないが、タイミング制御部12は、マイ
クロ・プロセッサ７がこの読み出しを行なっている期間
を検出し、ボリウム・データＲＡＭ９の接続をマイクロ
・プロセッサ７側からＡＤ変換器３およびＤＡ変換器４
の側に切り替えるように、ゲート及びアドレス発生回路
13を制御する。
【００１５】ゲート及びアドレス発生回路13は、この制
御の下に、ボリウム・データＲＡＭ８の接続するアドレ
ス・バス20およびデータ・バス21をマイクロ・プロセッ
サ７側のアドレス・バス10およびデータ・バス11から切
り離すようにゲートし、また、ボリウム・データＲＡＭ
９とＡＤ変換器３およびＤＡ変換器４とを接続するよう
にアドレスする。
御の下に、ボリウム・データＲＡＭ８の接続するアドレ
ス・バス20およびデータ・バス21をマイクロ・プロセッ
サ７側のアドレス・バス10およびデータ・バス11から切
り離すようにゲートし、また、ボリウム・データＲＡＭ
９とＡＤ変換器３およびＤＡ変換器４とを接続するよう
にアドレスする。
【００１６】その結果、ＡＤ変換器３によってＡＤ変換
された操作卓１の情報は、ボリウム・データＲＡＭ９と
ＤＡ変換器４とに書き込まれ、ＤＡ変換器４に送られた
信号は、アナログ信号に変換された後、内部回路６に送
出される。
された操作卓１の情報は、ボリウム・データＲＡＭ９と
ＤＡ変換器４とに書き込まれ、ＤＡ変換器４に送られた
信号は、アナログ信号に変換された後、内部回路６に送
出される。
【００１７】マイクロ・プロセッサ７によるプログラム
・メモリ８の読出しが終了すると、それを検出したタイ
ミング制御部12の制御によって、ゲート及びアドレス発
生回路13は、ボリウム・データＲＡＭ９の接続をＡＤ変
換器３およびＤＡ変換器４の側からマイクロ・プロセッ
サ７の側に切り替える。ＡＤ変換器３は、再びタイミン
グ制御部12の発生するタイミング信号によって操作卓１
の情報のＡＤ変換を実行し、それが終えると、データ転
送待ちの状態、即ち、マイクロ・プロセッサ７によるプ
ログラム・メモリ８の読出し待ちの状態を維持する。
・メモリ８の読出しが終了すると、それを検出したタイ
ミング制御部12の制御によって、ゲート及びアドレス発
生回路13は、ボリウム・データＲＡＭ９の接続をＡＤ変
換器３およびＤＡ変換器４の側からマイクロ・プロセッ
サ７の側に切り替える。ＡＤ変換器３は、再びタイミン
グ制御部12の発生するタイミング信号によって操作卓１
の情報のＡＤ変換を実行し、それが終えると、データ転
送待ちの状態、即ち、マイクロ・プロセッサ７によるプ
ログラム・メモリ８の読出し待ちの状態を維持する。
【００１８】このように、操作卓１から出力された情報
は、マイクロ・プロセッサ７がプログラム・メモリ８を
読み出している間に、ボリウム・データＲＡＭ９に書き
込まれ、また、ＤＡ変換器４を介して内部回路６に送出
される。
は、マイクロ・プロセッサ７がプログラム・メモリ８を
読み出している間に、ボリウム・データＲＡＭ９に書き
込まれ、また、ＤＡ変換器４を介して内部回路６に送出
される。
【００１９】ボリウム・データＲＡＭ９に、操作卓１の
出力するそれまでの情報と異なる種類の情報を格納する
場合には、それまでに記憶したデータを消さないため、
マイクロ・プロセッサ７は、新たな情報の格納に先立っ
て、記憶しているデータをボリウム・データＲＡＭ９の
別の場所にコピーする。こうすることにより、ボリウム
・データＲＡＭ９には、幾種類ものデータを格納するこ
とができる。
出力するそれまでの情報と異なる種類の情報を格納する
場合には、それまでに記憶したデータを消さないため、
マイクロ・プロセッサ７は、新たな情報の格納に先立っ
て、記憶しているデータをボリウム・データＲＡＭ９の
別の場所にコピーする。こうすることにより、ボリウム
・データＲＡＭ９には、幾種類ものデータを格納するこ
とができる。
【００２０】ボリウム・データＲＡＭ９に格納された所
望のデータを内部回路６に転送する場合は、マイクロ・
プロセッサ７は、タイミング制御部12に対してＲＡＭデ
ータの転送制御を指令すると共に、ボリウム・データＲ
ＡＭ９に格納されている所望の情報を、ボリウム・デー
タＲＡＭ９の読み出し位置にコピーする。
望のデータを内部回路６に転送する場合は、マイクロ・
プロセッサ７は、タイミング制御部12に対してＲＡＭデ
ータの転送制御を指令すると共に、ボリウム・データＲ
ＡＭ９に格納されている所望の情報を、ボリウム・デー
タＲＡＭ９の読み出し位置にコピーする。
【００２１】指令を受けたタイミング制御部12は、タイ
ミング信号を発生し、このタイミング信号を受信したＡ
Ｄ変換器３は、操作卓１の情報のＡＤ変換を実行した
後、データの転送待ちの状態を維持する。
ミング信号を発生し、このタイミング信号を受信したＡ
Ｄ変換器３は、操作卓１の情報のＡＤ変換を実行した
後、データの転送待ちの状態を維持する。
【００２２】マイクロ・プロセッサ７がプログラム・メ
モリ８の読出しを始めると、それを検出したタイミング
制御部12は、ボリウム・データＲＡＭ９の接続をマイク
ロ・プロセッサ７側からＤＡ変換器４の側に切り替える
ように、ゲート及びアドレス発生回路13を制御する。
モリ８の読出しを始めると、それを検出したタイミング
制御部12は、ボリウム・データＲＡＭ９の接続をマイク
ロ・プロセッサ７側からＤＡ変換器４の側に切り替える
ように、ゲート及びアドレス発生回路13を制御する。
【００２３】ゲート及びアドレス発生回路13は、この制
御の下に、ボリウム・データＲＡＭ８の接続するアドレ
ス・バス20およびデータ・バス21をマイクロ・プロセッ
サ７側のアドレス・バス10およびデータ・バス11から切
り離し、ボリウム・データＲＡＭ９とＤＡ変換器４とを
接続するようにアドレスする。
御の下に、ボリウム・データＲＡＭ８の接続するアドレ
ス・バス20およびデータ・バス21をマイクロ・プロセッ
サ７側のアドレス・バス10およびデータ・バス11から切
り離し、ボリウム・データＲＡＭ９とＤＡ変換器４とを
接続するようにアドレスする。
【００２４】それによって、ボリウム・データＲＡＭ９
に格納されたデータがＤＡ変換器４に書込まれる。この
ときには、ＡＤ変換器３からボリウム・データＲＡＭ９
へのＡＤ変換データの書込みは行なわれない。
に格納されたデータがＤＡ変換器４に書込まれる。この
ときには、ＡＤ変換器３からボリウム・データＲＡＭ９
へのＡＤ変換データの書込みは行なわれない。
【００２５】マイクロ・プロセッサ７によるプログラム
・メモリ８の読み出し期間が終了すると、タイミング制
御部12は、ボリウム・データＲＡＭ９の接続をＤＡ変換
器４の側からマイクロ・プロセッサ７の側へ切り替える
ようにゲート及びアドレス発生回路13を制御し、また、
ＡＤ変換器３に対して、再びタイミング信号を送出す
る。タイミング信号を受けたＡＤ変換器３は、操作卓１
の情報のＡＤ変換を実行した後、データ転送待ちの状態
に移る。
・メモリ８の読み出し期間が終了すると、タイミング制
御部12は、ボリウム・データＲＡＭ９の接続をＤＡ変換
器４の側からマイクロ・プロセッサ７の側へ切り替える
ようにゲート及びアドレス発生回路13を制御し、また、
ＡＤ変換器３に対して、再びタイミング信号を送出す
る。タイミング信号を受けたＡＤ変換器３は、操作卓１
の情報のＡＤ変換を実行した後、データ転送待ちの状態
に移る。
【００２６】このように、マイクロ・プロセッサ７が一
つの処理を実行するためには、プログラム・メモリ８を
１回以上読み出すことが必要であるが、実施例のデータ
転送装置では、この読み出しの期間を利用して、マイク
ロ・プロセッサ７の介在無しに、操作卓１から出力され
た情報をボリウム・データＲＡＭ９やＤＡ変換器４に書
込み、また、ボリウム・データＲＡＭ９に格納されたデ
ータをＤＡ変換器４に転送している。そのため、割り込
み等によってマイクロ・プロセッサの処理が増加した場
合でも、操作卓データの書込みやデータ転送の時間の遅
れがなく、内部回路６の動作が操作卓の操作に追随でき
ないという状態が避けられる。
つの処理を実行するためには、プログラム・メモリ８を
１回以上読み出すことが必要であるが、実施例のデータ
転送装置では、この読み出しの期間を利用して、マイク
ロ・プロセッサ７の介在無しに、操作卓１から出力され
た情報をボリウム・データＲＡＭ９やＤＡ変換器４に書
込み、また、ボリウム・データＲＡＭ９に格納されたデ
ータをＤＡ変換器４に転送している。そのため、割り込
み等によってマイクロ・プロセッサの処理が増加した場
合でも、操作卓データの書込みやデータ転送の時間の遅
れがなく、内部回路６の動作が操作卓の操作に追随でき
ないという状態が避けられる。
【００２７】また、ボリウム・データＲＡＭ９には、操
作卓の新しい情報が速やかに記憶される。
作卓の新しい情報が速やかに記憶される。
【００２８】このデータ転送装置は、超音波発生装置を
始めとして、各種の機器に組み込むことができる。
始めとして、各種の機器に組み込むことができる。
【００２９】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のデータ転送装置では、マイクロ・プロセッ
サの処理の時間に影響されることなく、データ転送を迅
速に行なうことができる。
に、本発明のデータ転送装置では、マイクロ・プロセッ
サの処理の時間に影響されることなく、データ転送を迅
速に行なうことができる。
【００３０】また、ボリウム・データＲＡＭには、新し
い操作卓の情報が速やかに格納される。したがって、ボ
リウム・データＲＡＭの記憶するデータを内部回路に転
送する場合にも、常に新しい情報のデータを送り出すこ
とが可能である。
い操作卓の情報が速やかに格納される。したがって、ボ
リウム・データＲＡＭの記憶するデータを内部回路に転
送する場合にも、常に新しい情報のデータを送り出すこ
とが可能である。
【図１】本発明のデータ転送装置における一実施例の構
成を示すブロック図、
成を示すブロック図、
【図２】従来のデータ転送装置の構成を示すブロック図
である。
である。
１ 操作卓 ２ 入力電圧正規化部 ３ ＡＤ変換器 ４ ＤＡ変換器 ５ 出力電圧最適化部 ６ 内部回路 ７ マイクロ・プロセッサ ８ プログラム・メモリ ９ ボリウム・データＲＡＭ 10、20 アドレス・バス 11、21 データ・バス 12 タイミング制御部 13 ゲート及びアドレス発生回路
Claims (1)
- 【請求項１】 データ入力手段と、入力データを記憶す
る記憶手段と、データ出力手段と、マイクロ・プロセッ
サと、マイクロ・プロセッサのプログラムを格納するプ
ログラム・メモリとを備え、前記データ入力手段、記憶
手段またはデータ出力手段の間においてデータ転送を行
なうデータ転送装置において、 前記マイクロ・プロセッサが前記プログラム・メモリに
アクセスしている期間を検出して前記期間内に前記デー
タ転送を実施するように制御する転送制御手段と、該転
送制御手段の制御の下に前記期間内における前記記憶手
段の転送経路を前記マイクロ・プロセッサおよびプログ
ラム・メモリ側から切り離して前記データ入力手段およ
びデータ出力手段側に接続する切換手段とを設けたこと
を特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4331269A JPH06161948A (ja) | 1992-11-18 | 1992-11-18 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4331269A JPH06161948A (ja) | 1992-11-18 | 1992-11-18 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161948A true JPH06161948A (ja) | 1994-06-10 |
Family
ID=18241805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4331269A Pending JPH06161948A (ja) | 1992-11-18 | 1992-11-18 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039108A1 (en) * | 1999-03-13 | 2000-09-27 | Rover Group Limited | Engine and exhaust pipe attachment |
| JP2014527209A (ja) * | 2011-06-16 | 2014-10-09 | ザ・ボーイング・カンパニー | 動的に再構成可能な電気インターフェース |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130662A (ja) * | 1988-11-10 | 1990-05-18 | Fujitsu Ltd | 情報処理システム |
| JPH05210616A (ja) * | 1991-11-29 | 1993-08-20 | Nec Corp | コンピュータ装置 |
-
1992
- 1992-11-18 JP JP4331269A patent/JPH06161948A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130662A (ja) * | 1988-11-10 | 1990-05-18 | Fujitsu Ltd | 情報処理システム |
| JPH05210616A (ja) * | 1991-11-29 | 1993-08-20 | Nec Corp | コンピュータ装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039108A1 (en) * | 1999-03-13 | 2000-09-27 | Rover Group Limited | Engine and exhaust pipe attachment |
| JP2014527209A (ja) * | 2011-06-16 | 2014-10-09 | ザ・ボーイング・カンパニー | 動的に再構成可能な電気インターフェース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| JPH06161948A (ja) | データ転送装置 | |
| KR100229897B1 (ko) | 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치 | |
| JPS62239235A (ja) | オペレ−シヨンコ−ドの高速比較動作を備えたデ−タプロセツサ | |
| JPH0816220A (ja) | プログラマブルシーケンスコントローラ | |
| KR19980022537A (ko) | 호스트의 데이타 송신방법 및 복합기의 데이타 수신방법 | |
| US6609179B1 (en) | Method and apparatus for controlling memory access | |
| JPS607803B2 (ja) | プログラム作成装置 | |
| JPS59177632A (ja) | メモリサイクル切換制御方式 | |
| KR100272050B1 (ko) | 데이터 제어방법 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPH05134963A (ja) | 光チヤネル制御システム | |
| JPS5920059A (ja) | マイクロ・プロセツサ | |
| JPH10333933A (ja) | 情報処理システム | |
| JPS59186023A (ja) | デ−タ処理装置 | |
| JPS63108855A (ja) | 電子フアイリングシステム | |
| JPH103443A (ja) | 入出力制御装置 | |
| JPH09305562A (ja) | データ転送装置 | |
| JPS6310971A (ja) | イメ−ジ入力装置 | |
| JPH05120201A (ja) | データ処理装置 | |
| JPH0695665A (ja) | 電子楽器 | |
| JPH01291318A (ja) | プリンタの外付けバッファ | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPS62145476A (ja) | 画像処理方式 | |
| JPH0352041A (ja) | ローカルメモリ制御回路 |