JPS6310971A - イメ−ジ入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ファクシミリやワークステーション等にお
いて原稿上のイメージ情報を読み取り、メモリ上に格納
するイメージ入力装置に関するものである。

〔従来の技術〕

第６図は例えば三菱電機波力ｖｏ１．５９　、Ｎα１２
゜１９８５に示された従来のイメージ入力装置を示す構
成図であり、図において、１はワークステーションを制
御するマイクロプロセッサ、２はプログラム用データや
読み取ったイメージ情報等を格納するコモンメモリ、３
は原稿上のイメージ情報を読み取るイメージリーダ、４
はこのイメージリーダ３で読み取ったイメージ情報を上
記コモンメモリ２へ転送する入出力インタフェース部、
５は上記マイクロプロセッサ１、コモンメモリ２及び入
出力インタフェース部４が接続され、各種制御信号・イ
メージ情報等が授受されるシステムバスである。

次に動作について説明する。今、第７図に示すような原
稿がイメージリーダ３に挿入された場合を考える。同図
で矢印Ｘで示す主走査方向のイメージセンサ走査幅をＷ
ｌ、同様に矢印Ｙで示す副走査方向の有効読取長Ｌ１と
する。まずマイクロプロセッサ１はシステムバス５を通
して入出力インタフェース部４に対してイメージリーダ
３からイメージ情報を読み取る開始要求の指示を行うに
の指示を受けた入出力インタフェース部４はイメージリ
ーダ３にイメージ情報の読み取り開始要求を行う。

この開始要求を受けたイメージリーダ３は挿入原稿上の
イメージ情報の読み取りを前記イメージセンサ走査幅Ｗ
１のライン単位で開始し、入出力インタフェース部４に
読み取ったイメージ情報を送出する。入出力インタフェ
ース部４はこのイメージ情報をシステムバス５を通して
コモンメモリ２へ転送し始める。

イメージリーダ３は第７図のＷＩＸＬＩ分の全てのイメ
ージ情報の読み取りを終了すると、入出力インタフェー
ス部４へ読み取り終了を通知する。

上記通知を受けた入出力インタフェース部４は最終イメ
ージ情報をシステムバス５を通してコモンメモリ２へ転
送した後転送を終了する。次に、イメージリーダ３は原
稿読取終了を入出力インタフェース部４に通知し、これ
を受けて入出力インタフェース部４はシステムバス５を
通してマイクロプロセッサ１に読み取り終了の通知を行
う。

マイクロプロセッサ１はこれを受けて入出力インタフェ
ース部４にシステムバス５を通して動作終了の指示を行
う。これに対して、入出力インタフェース部４はイメー
ジリーダ５に終了を指示し。

これによりイメージリーダ５は原稿排出等各種終了処理
を行う。

以上の動作により、イメージリーダ５により読み込まれ
た。第７図で示すＷＩＸＬＩ分の斜線部のイメージ情報
がコモンメモリ２に全て書き込まれる。

〔発明が解決しようとする問題点〕

従来のイメージ入力装置は以上のように構成されている
ので、イメージリーダから読み取った原稿上のすべての
イメージ情報が、入出力インタフェース部からコモンメ
モリへシステムバスを通して転送されるものであり、ミ
クストモード文書のように原稿上の一部のみが有効なイ
メージ情報の場合でも、原稿上の全イメージ情報が一部
コモンメモリに格納されるため、コモンメモリのイメー
ジ情報の格納領域として横めて大きな容量を必要として
しまうという問題点があった。

この発明は、上記のような問題点を解決するためになさ
れたものであり、コモンメモリのイメージ情報の格納領
域にそれほど大きな容量を必要としないイメージ入力装
置を提供することを目的とする。

〔問題点を解決するための手段〕

この発明に係るイメージ入力装置は、イメージリーダの
読み取ったイメージ情報のメモリへの転送を、マイクロ
プロセッサの介在なしにダイレクト・メモリ・アクセス
Ｃ以下、ＤＭＡという）動作を実行するアレイチ主−ン
モード機能を有するＤ　Ｍ　Ａコントローラにて行ない
、このＤＭＡコントローラがＤ　Ｍ　Ａサイクル中に予
め定められたメモリ領域をアクセスしたか否かを検出す
るＤＭＡアドレス比較回路と、上記ＤＭＡコントローラ
への疑似的なデータ転送アクノレッジ信号を上記ＤＭＡ
アドレス比較回路の出力をもとに作成するデータ転送ア
クノレッジ信号発生回路とを設けたものである。

〔作用〕 この発明におけるＤＭＡコントローラは、イメージリー
ダで読み取ったイメージ情報中、以後の処理に必要とな
る部分を任意の位置で任意矩形領域で切り出してメモリ
の定められた領域に転送し。

不必要な部分をデータ転送アクノレッジ信号発生回路か
ら与えられる疑似的なデータ転送アクノレッジ信号に従
って廃棄する。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図において、１はマイクロプロセッサ、２はコモン
メモリ、３はイメージリーダ、４は入出力インタフェー
ス部、５はシステムバスであり、これらは、第６図の従
来装置の１ないし５と同等の構成要素である。なお、こ
こではシステムバスとして１６ビツトマイクロプロセツ
サ用のバスを用いている。

次に６は、従来のイメージ入力装置では入出力インタフ
ェース部でそのままシステムバス５に転送していたイメ
ージリーダ３からのイメージ情報の中から実際のイメー
ジ処理に必要な部分のイメージ情報のみをとりだしてシ
ステムバス５に転送するイメージ編集部であり、７は入
出力インタフェース部４とＤＭＡ要求信号ａ及びＤＭＡ
アクルンジ信号すとで接続されているＤＭＡコントロー
ラ、８はイメージ編集部６の内部データバスＣ及び内部
制御バスｄと、ＤＭＡコントローラ７がイメージ編集部
６の内部バスを占有している期間を示すＯＷＮ信号ｅと
を入力とし、ＤＭＡコントローラ７がアクセスを要求す
るメモリアドレスの上位１６ビツトをラッチして、内部
アドレスバスｆに出力するアドレスラッチ、９は内部ア
ドレスバスｆを入力として、アクセスされたアドレスが
実装されたメモリ領域であるか否かを判定するＤＭＡア
ドレス比較回路、１０はこのＤＭＡアドレス比較回路９
の出力信号であるダミーＤＭＡ信号ｇ及びＯＷＮ信号ｅ
を入力として内部制御バスｄのデータ転送アクノレッジ
信号りを出力するＤＭＡコントローラ用のデータ転送ア
クノレッジ信号発生回路、１１はバスインタフェース回
路で、上記イメージ編集部６はこれらの諸装置によって
構成されている。ここで、上記データ転送アクノレッジ
信号りはスリーステート信号であり、通常は、バスイン
タフェース回路１１あるいはＤＭＡコントローラ７が駆
動するが、上記ダミーＤＭＡ信号ｇの期間はデータ転送
アクノレッジ信号発生回路１０が駆動する。

次に動作について説明する。今、第２図斜線部に示すよ
うなＡ４版、２００ｐｐｉの解像度の原稿の右下１／４
の矩形領域を読み取るものとする。

このときのメモリマツプを第３図に示す。同図でＡ　Ｄ
′ＲＯから始まる（５４Ｘ１１８８）ワードの領域はこ
の矩形イメージ情報を格納するためのイメージ情報格納
領域、ＡＤＲＩから始まる領域は後述するアレイチェー
ンモード動作用の（３Ｘ１１８８＋３Ｘ２Ｘ１１８８）
ワードのアレイチェーンデータ格納領域、ＡＤＲ２から
始まる１２８ワードの領域はＤＭＡコントローラのメモ
リマツプＩ１０用の領域、ＡＤＲ３から始まる１０８ワ
ードの領域は第２図斜線部以外のイメージ情報を廃棄す
るためのダミーＤＭＡ用アドレス領域である。このうち
、イメージ情報格納領域及びアレーチェーンデータ格納
用領域はコモンメモリ２上にとられ、一方、ダミーＤＭ
Ａ用アドレス領域にはメモリは実装しない。

マイクロプロセッサ１は従来の場合と同様に入出力イン
タフェース部４に対してイメージリーダ３におけるイメ
ージ情報の読み取り開始要求の指示を行う。

この時、マイクロプロセッサ１は、あらかじめイメージ
編集部６のＤＭＡコントローラ７の初期化及びアレーチ
ェーンを用いた入出力デバイス（以下、Ｉ１０デバイス
という）からメモリへのＤＭＡ動作モードの設定と、ア
レイチェーンデータの設定を行う。

第４図はコモンメモリ２のアレーチェーンデータ格納領
域上に設定されるアレーチェーンデータを示している。

ＤＭＡ動作は第２図に示す原稿上の上半分１１８８ライ
ンについてはライン単位の動作に、１１８９ライン目以
後は各ラインとも廃棄すべき先頭の８６４画素（＝５４
ワード）のＤＭＡと、コモンメモリ２に格納すべき矩形
領域内の８６４画素（＝５４ワード）のＤＭＡの２動作
に分けて行う。そこで、アレイチェーンデータを上記Ｄ
ＭＡごとにＤＭＡ先頭アドレス（ロングワード）とＤＭ
Ａ語長に分けて、第４図のように設定する。なお、廃棄
すべきイメージ情報のＤＭＡ先頭アドレスは常に前述の
メモリが実装されていないダミーＤＭＡ用アドレス領域
のＡＤＲ３とする。

上記イメージ情報の読み取り開始要求指示を受けた入出
力インタフェース部４はイメージリーダ３に対して読み
取り開始を通知する。この読み取り開始通知によりイメ
ージリーダ３は挿入原稿上のイメージ情報の読み取りを
開始して、入出力インタフェース部４に読み取ったイメ
ージ情報を送出する。入出力インタフェース部４はこれ
を受けてイメージ編集部６のＤＭＡコントローラ７にＤ
ＭＡ要求要求信号上る。

ＤＭＡコントローラ７ではマイクロプロセッサ１により
設定された動作モード情報をもとに、まず、先頭のアレ
イチェーンデータを得るためにバスインタフェース回路
１１に対して内部制御バスｄを用いてバス獲得要求を出
す。バスインタフェース回路１１はこれを受け、システ
ムバス５の状態を監視してシステムバス５の獲得を行な
った後、ＤＭＡコントローラ７に対して内部制御バスｄ
を用いて獲得の確認を与える。これにより、ＤＭＡコン
トローラ７は内部に記憶したアレーチェーンデータ格納
アドレス情報をもとに、バスインタフェース回路１１を
介してコモンメモリ２上のアレイチェーンデータを読み
出し、ＤＭＡ先頭アドレス及び転送語長を知る。

この段階で、上記入出力インタフェース部４からのＤＭ
Ａ要求要求信号上り、再度バスインタフェース回路１１
にバス獲得要求を出す。バスインタフェース回路１１は
同様にしてシステムバス５の獲得と獲得確認の通知を行
う、ＤＭＡコントローラ７は内部に記憶したＤＭＡアド
レス（ＤＭＡの最初はアレーチェーンデータとして読み
出したアドレス、以降は内部で自動加算したアドレス）
を基に、メモリアクセス要求をバスインタフェース回路
１１に送出する。この時、ＤＭＡメモリアドレスはアド
レスラッチ８により内部アドレスバスｆに送出される。

バスインタフェース回路１１では、この時、ＤＭＡアド
レス比較回路９よりのダミーＤＭＡ信号ｇがアクティブ
として通知されてくるので、システムバス５に対しては
メモリアクセスを行わない。一方、ダミーＤＭＡ信号ｇ
はデータ転送アクノレッジ信号発生回路１０に送られて
おり、これを受けてこのデータ転送アクノレッジ信号発
生回路１０においてデータ転送アクノレッジ信号りを出
す。ＤＭＡコントローラ７はこのデータ転送アクノレッ
ジ信号りにより、ＤＭＡサイクルを終了する。その結果
、入出力インタフェース部４から送られた１ワードのイ
メージ情報は、コモンメモリ２に転送されることなく廃
棄されることになる。この動作を１ライン分（ＤＭＡの
転送語要分）のデータについて繰り返し実行すると、Ｄ
ＭＡコントローラ７は次のＤＭＡ用の上記アレイチェー
ンデータの読み出しを行う。

この動作を繰り返すことにより、第２図の上半分の１１
８８ラインのイメージ情報の廃棄が実現される。

第２図の下半分の１１８８ラインについても、１ライン
を前半の８６４画素のＤＭＡと後半の８６４画素のＤＭ
Ａの２つの処理とすることにより、各ライン前半の８６
４画素の廃棄を上記同様にして行う。

第２図の下半分の各ライン後半の８６４画素の切り出し
領域のＤＭＡ処理において、アレイチェーンデータの読
み出しは上記と同様な処理で行う。

入出力インタフェース部４からのＤＭＡ要求償号ａに対
しては、ＤＭＡコントローラ７はバスインタフェース回
路１１にバス獲得要求を出す。バスインタフェース回路
１１は上記同様にシステムバス５の獲得とＤＭＡコント
ローラ７に対するバス獲得確認通知を行う。ＤＭＡコン
トローラ７は上記同様、メモリアクセス要求をバスイン
タフェース回路１１に送出する。この時、メモリアドレ
スがアドレスラッチ８により内部アドレスバスｆに出力
される。

ＤＭＡアドレス比較回路９ではこのアドレスを比較して
コモンメモリ２の領域であるのでダミーＤＭＡ信号ｇを
インアクティブとして出力する。

そこで、データ転送アクノレッジ信号発生回路１０では
、自らはＤＭＡアクノレッジ信号すをアクティブにしな
い（スリーステート信号とする）。一方、バスインタフ
ェース回路１１ではこのダミーＤＭＡ信号ｇを受けてシ
ステムバス５に対してメモリ書き込みのアクセスを行う
。すなわち、システムバス５のアドレス及びデータ信号
、データストローブ信号、アドレスストローブ信号、リ
ード・ライト切換信号に、内部アドレスバスｆ、内部デ
ータバスＣ及び内部制御バスｄの所定のバス信号線上の
信号を乗せる。この時、内部データバスＣにはイメージ
情報が入出力インタフェース部４により乗せられでいる
。そして、システムバス５のデータ転送アクノレッジ信
号を内部制御バスｄの当該信号りに乗せる。ＤＭＡコン
トローラ７はイメージ情報がコモンメモリ２に書き込ま
れてシステムバス５を介してデータ転送アクノレッジ信
号がアクティブになるとＤＭＡサイクルを終了する。

その結果、入出力インタフェース部４から送られた１ワ
ードのイメージ情報は、コモンメモリ２の所定のアドレ
スに格納される。この動作を８６４画素分（５４ワード
）のデータについて繰り返し実行する。

このようにして、第２図の下半分の各ライン後半のイメ
ージ情報の転送を行う。

以上のように、イメージ編集部６は第２図に示されるイ
メージリーダ３から読み取られ、入出力インタフェース
部４から送られてくるイメージ情報のうち、斜線領域の
イメージ情報のみシステムバス５を通してコモンメモリ
２のバッファへ転送する。

一方、イメージリーダ３は第２図の原稿のイメージ情報
を全て読み取ると入出力インターフェース部４へ読み取
り終了を通知する。この終了通知を受けた入出力インタ
フェース部４は、最終イメージ情報の処理終了を待って
マイクロプロセッサ１に読み取り終了の通知を行い、以
後、従来のイメージ入力装置と同様に終了処理を行う。

なお、上記実施例では読み取る矩形領域は原稿中に１つ
だけのものを示したが、第４図のアレイチェーンデータ
を変更して、第５図に示すように複数の矩形領域を読み
取るようにしてもよい。

また、上記実施例ではイメージ情報をプログラム用デー
タ等いっしょにコモンメモリに格納する場合について説
明したが、独立のメモリに格納するようにしてもよく、
上記実施例と同様の効果がある。

〔発明の効果〕

以上のように、この発明によれば、アレイチェーンモー
ドを有するＤＭＡコントローラを使用し。

廃棄するイメージ情報はあらかじめ定められたアドレス
にデータを転送するようにＤＭＡコントローラを制御し
、該アドレスをＤ　Ｍ　Ａコントローラがアクセスした
場合には、疑似的にデータ転送アクノレッジ信号を与え
るように構成したので、イメージ情報を格納するメモリ
容量は必・ｆ８最小限に削減でき、更に、イメージ情報
の切り出し処理は、Ｄ　Ｍ　Ａ　Ｍｌｌ後後、マイクロ
プロセッサの介在なしにすべてＤＭＡで行うため極めて
高速となるため、経済的で処理性能の高いイメージ入力
装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるイメージ入力装置を
示す構成図、第２図はその原稿と読み取り矩形領域の位
置関係を示す説明図、第３図はそのメモリマツプを示す
概念図、第４図はそのアレイチェーンデータ格納領域を
示す概念図、第５図はこの発明の他の実施例を示す原稿
と読み取り矩形領域の位置関係及びメモリマツプとの対
応関係の説明図、第６図は従来のイメージ入出力装置を
示す構成図、第７図はその原稿の読み取り領域を示す説
明図である。 １はマイクロプロセッサ、２はメモリ（コモンメモリ）
、３はイメージリーダ　、７はダイレクト・メモリ・ア
クセスコントローラ（ＤＭＡ−コントローラ）、９はダ
イレクト・メモリ・アクセスアドレス比較回路（ＤＭＡ
アドレス比較回路）、１０はデータ転送アクノレッジ信
号発生回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 原稿を走査して電気信号によるイメージ情報を出力する
   イメージリーダと、このイメージリーダの出力するイメ
   ージ情報を一旦記憶するメモリと、マイクロプロセッサ
   とを備えたイメージ入力装置において、一連のダイレク
   ト・メモリ・アクセス動作を上記マイクロプロセッサの
   介在なしに実行するアレイチェーンモード機能を持つダ
   イレクト・メモリ・アクセスコントローラと、このダイ
   レクト・メモリ・アクセスコントローラがダイレクト・
   メモリ・アクセスサイクル中に、上記メモリの予め定め
   られたメモリ領域をアクセスしたことを検出するダイレ
   クト・メモリ・アクセスアドレス比較回路と、このダイ
   レクト・メモリ・アクセスアドレス比較回路の出力をも
   とに、上記ダイレクト・メモリ・アクセスコントローラ
   に与える疑似的なデータ転送アクノレッジ信号を作成す
   るデータ転送アクノレッジ信号発生回路を設け、上記ダ
   イレクト・メモリ・アクセスコントローラは上記イメー
   ジリーダで読み取ったイメージ信号中の不要な部分を、
   与えられた上記疑似的なデータ転送アクノレッジ信号に
   よって廃棄し、必要な部分のみを上記メモリの定められ
   たメモリ領域に転送することを特徴とするイメージ入力
   装置。