JPS607803B2 - プログラム作成装置 - Google Patents
プログラム作成装置Info
- Publication number
- JPS607803B2 JPS607803B2 JP54110803A JP11080379A JPS607803B2 JP S607803 B2 JPS607803 B2 JP S607803B2 JP 54110803 A JP54110803 A JP 54110803A JP 11080379 A JP11080379 A JP 11080379A JP S607803 B2 JPS607803 B2 JP S607803B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- section
- keyboard
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
この発明は、デジタル型シーケンス制御装置のシーケン
スメモリ部に制御命令を書込むプログラム作成装置に関
するものである。
スメモリ部に制御命令を書込むプログラム作成装置に関
するものである。
従釆この種の装置としては第1図に示すものがあった。
図において1はキーボード、2はデータ・バッファ、3
はデータ変換部、7はシーケンスメモリ部、5はアドレ
ス発生部、6はデータレジスタである。次に第1図の装
置の動作について説明する。
はデータ変換部、7はシーケンスメモリ部、5はアドレ
ス発生部、6はデータレジスタである。次に第1図の装
置の動作について説明する。
キーボード1に於いて発生させられた信号はデータ・バ
ッファ2を介してデータ変換部3へ送られ、そこでシー
ケンス制御装置の制御命令に変換される。制御命令に変
換されたデータはデータ・レジスタ6へ送られ、キーボ
ード1からの転送信号を待つ、キーボード1はデータ・
レジスタ6にある制御命令をシーケンス・メモリ部4へ
転送する起動信号を制御用データのかたまりの最後に発
生する。発生した起動信号はアドレス発生部5へ送られ
、そこからシーケンスメモリ部4ヘアドレス信号を送っ
た後データ・レジスタ6へデータ転送起動信号を送る。
その結果データ・レジスタ6の内容がアドレス発生部5
で示されるシーケンス・メモリ部4へ書込まれる。アド
レス発生部5には次のデータが書込まれる新しいアドレ
スがセットされる。END命令も一般の制御命令と同一
の方法でシーケンス・メモリ部4へ書込れる。
ッファ2を介してデータ変換部3へ送られ、そこでシー
ケンス制御装置の制御命令に変換される。制御命令に変
換されたデータはデータ・レジスタ6へ送られ、キーボ
ード1からの転送信号を待つ、キーボード1はデータ・
レジスタ6にある制御命令をシーケンス・メモリ部4へ
転送する起動信号を制御用データのかたまりの最後に発
生する。発生した起動信号はアドレス発生部5へ送られ
、そこからシーケンスメモリ部4ヘアドレス信号を送っ
た後データ・レジスタ6へデータ転送起動信号を送る。
その結果データ・レジスタ6の内容がアドレス発生部5
で示されるシーケンス・メモリ部4へ書込まれる。アド
レス発生部5には次のデータが書込まれる新しいアドレ
スがセットされる。END命令も一般の制御命令と同一
の方法でシーケンス・メモリ部4へ書込れる。
シーケンス・メモリ部4をクリアするには、制御命令書
込部分の一番先頭にEND命令を書込めばよい。その為
にキーボードからアドレス発生部5のアドレスをリセッ
トする信号を出し、その後ENDをキーボードからメモ
リに書込むことによってシーケンスメモリ部4のクリア
が実現できる。従来のメモリ書込装置は以上のように構
成されているので、シーケンス回路の書込みの最後には
かならずENDを書込む必要があり、またその書込みを
忘れてシーケンス制御装置を働かせると、END命令が
ない又はあっても正しい位置にないのでプログラムが暴
走し被制御装置に誤動作をさせるなどの欠点があった。
込部分の一番先頭にEND命令を書込めばよい。その為
にキーボードからアドレス発生部5のアドレスをリセッ
トする信号を出し、その後ENDをキーボードからメモ
リに書込むことによってシーケンスメモリ部4のクリア
が実現できる。従来のメモリ書込装置は以上のように構
成されているので、シーケンス回路の書込みの最後には
かならずENDを書込む必要があり、またその書込みを
忘れてシーケンス制御装置を働かせると、END命令が
ない又はあっても正しい位置にないのでプログラムが暴
走し被制御装置に誤動作をさせるなどの欠点があった。
この発明は上記のような従釆のものの欠点を除去するた
めになされたもので、ENDレジスタとアドレス発生部
にEND書込みアドレス発生機構を設けることにより、
END自動書込みができるプログラム作成装置を提供す
ることを目的としている。
めになされたもので、ENDレジスタとアドレス発生部
にEND書込みアドレス発生機構を設けることにより、
END自動書込みができるプログラム作成装置を提供す
ることを目的としている。
以下この発明の−実施例を第2図について説明する。
第2図において、1はキーボード、2はデータバッファ
、3はデータ変換部、4はシーケンス・メモリ部、5は
アドレス発生部、6はデータレジスタ、7は5に取付け
られ、END書込アドレス4に供給するENDアドレス
発生部、8はEND命令を供給するENDレジスタであ
る。次に第2図の装置の動作について説明する。キーボ
ードーに於いて発生させられた信号はデータ・バッファ
2を介してデータ変換部3へ送られ、そこでシーケンス
制御装置の制御命令に変換される。制御命令に変換され
たデータはデータ・レジスタ6へ送られキーボード1か
らの転送信号を待つ。キーボード1からデータ・レジス
タ6にある制御命令をシーケンス・メモリ部4へ転送す
る起動信号が一かたまりの制御用データの最後に発生さ
せられる。発生した起動信号はアドレス発生部5へ送ら
れ、そこからシーケンスメモリ部4ヘアドレス信号を送
った後データ・レジスタ6へデータ転送起動信号を送る
。その結果データレジスタ6の内容がアドレス発生部5
で示されるシーケンスメモリ部4へ書込まれる。アドレ
ス発生部5は次のデータが書込まれる新しいアドレスが
セットされると共に、それがENDアドレス発生部7へ
供給される。シーケンス・メモリ部4からの書込完了信
号を受けてENDアドレス発生部7はシーケンスメモリ
部4へENDアドレス信号を送った後ENDレジスタ8
へEND転送起動信号を送る。その結果今書込まれた制
御命令の次にEND命令が書込まれEND自動書込が実
現できる。シーケンスメモリ部4をクリアするにはまず
キーボードーからアドレス発生部5、ENDアドレス発
生部7へIJセット信号を出してデータ・レジスタをイ
ニシャルセットする。ENDアドレス部7は、リセット
信号を受けてシーケンスメモリ部4へENDアドレス信
号を送った後ENDレジスタ8へEND転送起動信号を
送る。その結果シーケンス・メモリ部4の先頭へEND
命令が書込まれメモリ・クリアが実現する。なお、上記
実施例では、メモリクリアのリセット信号をキーボード
上にその為のスイッチを設けて発生させたが、電源投入
時メモリクリアのリセット信号を発生させるようにすれ
ばキーボードを簡素化することができる。
、3はデータ変換部、4はシーケンス・メモリ部、5は
アドレス発生部、6はデータレジスタ、7は5に取付け
られ、END書込アドレス4に供給するENDアドレス
発生部、8はEND命令を供給するENDレジスタであ
る。次に第2図の装置の動作について説明する。キーボ
ードーに於いて発生させられた信号はデータ・バッファ
2を介してデータ変換部3へ送られ、そこでシーケンス
制御装置の制御命令に変換される。制御命令に変換され
たデータはデータ・レジスタ6へ送られキーボード1か
らの転送信号を待つ。キーボード1からデータ・レジス
タ6にある制御命令をシーケンス・メモリ部4へ転送す
る起動信号が一かたまりの制御用データの最後に発生さ
せられる。発生した起動信号はアドレス発生部5へ送ら
れ、そこからシーケンスメモリ部4ヘアドレス信号を送
った後データ・レジスタ6へデータ転送起動信号を送る
。その結果データレジスタ6の内容がアドレス発生部5
で示されるシーケンスメモリ部4へ書込まれる。アドレ
ス発生部5は次のデータが書込まれる新しいアドレスが
セットされると共に、それがENDアドレス発生部7へ
供給される。シーケンス・メモリ部4からの書込完了信
号を受けてENDアドレス発生部7はシーケンスメモリ
部4へENDアドレス信号を送った後ENDレジスタ8
へEND転送起動信号を送る。その結果今書込まれた制
御命令の次にEND命令が書込まれEND自動書込が実
現できる。シーケンスメモリ部4をクリアするにはまず
キーボードーからアドレス発生部5、ENDアドレス発
生部7へIJセット信号を出してデータ・レジスタをイ
ニシャルセットする。ENDアドレス部7は、リセット
信号を受けてシーケンスメモリ部4へENDアドレス信
号を送った後ENDレジスタ8へEND転送起動信号を
送る。その結果シーケンス・メモリ部4の先頭へEND
命令が書込まれメモリ・クリアが実現する。なお、上記
実施例では、メモリクリアのリセット信号をキーボード
上にその為のスイッチを設けて発生させたが、電源投入
時メモリクリアのリセット信号を発生させるようにすれ
ばキーボードを簡素化することができる。
またENDレジスタ8で発生するデータをEND以外、
例えばデジタル型制御装置のプログラムカゥン夕の値を
不変する命令を発生させれば、デジタル型制御装置とし
て又変った動作をさせることができる。以上のようにこ
の発明によればEND命令を自動書込させているので、
この装置の使用者にはEND命令の概念はなくなり操作
しやすい装置となる。
例えばデジタル型制御装置のプログラムカゥン夕の値を
不変する命令を発生させれば、デジタル型制御装置とし
て又変った動作をさせることができる。以上のようにこ
の発明によればEND命令を自動書込させているので、
この装置の使用者にはEND命令の概念はなくなり操作
しやすい装置となる。
又END書込忘れによるトラブル発生がなくなる等の効
果がある。
果がある。
第1図は従来のシーケンス・メモリ書込装置の系統図、
第2図はこの発明の−実施例を示す系統図である。 図中1はキーボード、2はデータ・バッファ、3はデー
タ変換部、4はシーケンス・メモリ部、5はアドレス発
生部、6はデータ・レジスタ、7はENDアドレス発生
部、8はENDレジスタである。 なお図中同一符号は同一または相当部分を示すものであ
る。第1図 第2図
第2図はこの発明の−実施例を示す系統図である。 図中1はキーボード、2はデータ・バッファ、3はデー
タ変換部、4はシーケンス・メモリ部、5はアドレス発
生部、6はデータ・レジスタ、7はENDアドレス発生
部、8はENDレジスタである。 なお図中同一符号は同一または相当部分を示すものであ
る。第1図 第2図
Claims (1)
- 1 制御装置のメモリにEND命令以外の制御命令を書
込むとその次のアドレスに自動的にEND命令を書込ま
せる手段と、リセツト信号により上記END命令が上記
制御装置のメモリの先頭アドレスに自動的に書込ませる
手段とを備えたプログラム作成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54110803A JPS607803B2 (ja) | 1979-08-29 | 1979-08-29 | プログラム作成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54110803A JPS607803B2 (ja) | 1979-08-29 | 1979-08-29 | プログラム作成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5635209A JPS5635209A (en) | 1981-04-07 |
JPS607803B2 true JPS607803B2 (ja) | 1985-02-27 |
Family
ID=14545041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54110803A Expired JPS607803B2 (ja) | 1979-08-29 | 1979-08-29 | プログラム作成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS607803B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6169370A (ja) * | 1984-09-12 | 1986-04-09 | Sanyo Electric Co Ltd | スイツチング・レギユレ−タの保護回路 |
JPH043592Y2 (ja) * | 1985-12-12 | 1992-02-04 |
-
1979
- 1979-08-29 JP JP54110803A patent/JPS607803B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5635209A (en) | 1981-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5914778B2 (ja) | デ−タ処理装置 | |
JPS607803B2 (ja) | プログラム作成装置 | |
JPS63201701A (ja) | プログラマブル・コントロ−ラ | |
JPH07175665A (ja) | 入出力割込制御回路 | |
JPS5489455A (en) | Control system | |
SU441557A1 (ru) | Устройство дл управлени вводомвыводом информации | |
JPS5510620A (en) | Output change-over circuit | |
JPH06161948A (ja) | データ転送装置 | |
JPS5582358A (en) | Error collection system of central processing unit | |
JP2956077B2 (ja) | 制御記憶回路 | |
JPH079280Y2 (ja) | スタック回路 | |
JPS54145448A (en) | Input-output control ststem | |
JP2603833B2 (ja) | 印刷装置の制御装置 | |
JPS599307Y2 (ja) | 多点デ−タの入出力方式 | |
JPS60111445U (ja) | 給湯器の遠隔制御装置 | |
JPS6324506Y2 (ja) | ||
JPS62158082A (ja) | プリンタ装置 | |
JPS5569853A (en) | Initial microprogram loading control system | |
JPS57117054A (en) | Data transfer controller of memory | |
JPH04284554A (ja) | 計算機システム | |
JPS564826A (en) | Electronic computer | |
JPS60116502U (ja) | シーケンスコントローラ | |
JPS5556219A (en) | Microprogram control system | |
JPH01100188U (ja) | ||
JPS62101195U (ja) |