JP2015122642A - 半導体装置及びシリアルデータ伝送路システム - Google Patents

Abstract

【課題】従来の半導体装置で行われている送受信信号の補正だけでは通信品質を十分に向上させることができない問題があった。【解決手段】一実施の形態によれば、半導体装置及びシリアルデータ伝送路システムは、受信回路とアダプティブイコライザ回路とを有し、アダプティブイコライザ回路が算出した補正値の補正強度が閾値以上であった場合には、受信回路及びアダプティブイコライザ回路に供給する電源の供給元を切り替えて、電源のノイズレベルを低減する。【選択図】図１

Description

本発明は半導体装置及びシリアルデータ伝送路システムに関し、例えば、シリアルデータの伝達を中継する半導体装置及びシリアルデータ伝送路システムに関する。

近年、高速なシリアルデータを伝送する高速シリアル通信が機器間のデータ通信に多く用いられている。この高速シリアル通信では、伝送路の損失による信号品質の劣化が通信品質に大きく関わる。そこで、通信品質を改善する方法の一つとして、アダプティブイコライザ回路を用いて、伝送路の特性変化を検出して、最適な状態でデータを受信できるように補正値（例えば、イコライザ係数）を動的に調整することが行われている。

そこで、アダプティブイコライザ回路の例が特許文献１、２に開示されている。特許文献１は、アダプティブイコライザ回路の回路構成を開示するものである。また、特許文献２では、等化部（例えば、イコライザ回路）を有する通信装置において、等化部を介して得た等化後信号の誤り率が閾値を超えていた場合には電源を再起動する技術が開示されている。

特開２０１０−１０３９７４号公報 特開２００５−１９１７５０号公報

しかしながら、近年の高速シリアル通信で、信号の伝送速度の向上に対応するために、微細なプロセスで形成したトランジスタで回路を構成する。この微細なプロセスで形成したトランジスタは、破壊耐圧電圧が低く、外部から与えられる外部電源の電圧に対して大きな電圧差を有し、かつ、外部電源よりも低い電圧の電源電圧で動作させる必要がある。そのため、高速シリアル通信で利用される回路においては、電源ノイズが信号品質に与える影響が大きくなっており、アダプティブイコライザ回路による信号品質の改善だけでは、十分な通信品質をえることができない問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置及びシリアルデータ伝送路システムは、受信回路とアダプティブイコライザ回路とを有し、アダプティブイコライザ回路が算出した補正値の補正強度が閾値以上であった場合には、受信回路及びアダプティブイコライザ回路に供給する電源の供給元を切り替えて、電源のノイズレベルを低減する。

なお、上記実施の形態の装置を方法やシステムに置き換えて表現したもの、該装置または該装置の一部の処理をコンピュータに実行せしめるプログラムなども、本発明の態様としては有効である。

前記一実施の形態にかかる半導体装置及びシリアルデータ伝送路システムによれば、通信品質を向上させることができる。

実施の形態１にかかるシリアルデータ伝送路システムのブロック図である。 実施の形態１にかかる半導体装置の動作を示すタイミングチャートである。 実施の形態１にかかるシリアルデータ伝送路システムの動作を示すタイミングチャートである。 実施の形態２にかかるシリアルデータ伝送路システムのブロック図である。 実施の形態２にかかるシリアルデータ伝送路システムの動作を示すタイミングチャートである。 実施の形態３にかかるシリアルデータ伝送路システムのブロック図である。 実施の形態４にかかるシリアルデータ伝送路システムのブロック図である。

以下、図面を参照して実施の形態について説明する。ここで、以下の説明では、説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュータに供給されても良い。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

まず、図１に実施の形態１にかかるシリアルデータ伝送路システム１のブロック図を示す。図１に示すように、実施の形態１にかかるシリアルデータ伝送路システム１は、ＵＳＢ（Universal Serial Bus）機器を接続するＵＳＢハブである。しかし、以下の実施の形態で説明する技術は、例えば、ＳＡＴＡ（Serial Advanced Technology Attachment）、有線ＬＡＮ（Local Area Network）等のシリアルデータの送受信を行う装置に適用することができるものである。つまり、実施の形態で説明する技術は、ＵＳＢハブに限定されるものではない。

図１に示すシリアルデータ伝送路システム１は、電源生成回路１０及びデータ中継ハブ装置２０を有する。電源生成回路１０は、外部電源Ｖｄｃ（例えば５Ｖの直流電圧）からデータ中継ハブ装置２０に供給する動作電源Ｖｐｗｒ（例えば、１Ｖ程度の直流電圧）を生成する。図１では、電源生成回路１０を１つの装置として設けたが、電源生成回路１０内の各回路ブロックをそれぞれ個別の素子或いは回路要素として実装しても良い。

データ中継ハブ装置２０は、一の半導体基板（以下１チップと称す）上にシリアルデータを中継するハブ機能を実現する回路が形成される半導体装置である。データ中継ハブ装置２０は、アップストリームポートＵＰと、複数のダウンストリームポート（図１では、ｎ個のダウンストリームポートＤＰを設けた。以下の説明では、ｎをポートの番号として用いる。）と、を有する。そして、データ中継ハブ装置２０は、アップストリームポートに接続される機器とダウンストリームポートに接続されるＵＳＢデバイスＤｖｓａ、Ｄｖｓｂとの間のデータの送受信を中継する。

また、図１では、ダウンストリームポートＤＰ１にケーブルＣｂ＿Ｓを介してＵＳＢデバイスＤｖｓａが接続され、ダウンストリームポートＤＰｎにケーブルＣｂ＿Ｌを介してＵＳＢデバイスＤｖｓｂが接続される例を示した。ケーブルＣｂ＿Ｓは、ケーブルＣｂ＿Ｌよりも短いものとする。詳しくは後述するが、ケーブルが長い場合、一般的にケーブルにおける信号損失が大きくなるため、データ中継ハブ装置２０のイコライザ回路が生成する補正値が大きくなる。また、図１では、図示を省略したがアップストリームポートＵＰにはケーブルを介してホスト装置（例えば、ＰＣ：Personal Computer）に接続される。

ここで、電源生成回路１０及びデータ中継ハブ装置２０についてさらに具体的に説明する。図１に示すように、電源生成回路１０は、第２の電源回路（例えば、リニアレギュレータ１１）、第１の電源回路（スイッチングレギュレータ１２）、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ１１を有する。以下の説明では、スイッチ回路ＳＷ１１については特に、電源選択スイッチ回路ＳＷ１１と称す。

リニアレギュレータ１１は、スイッチ回路ＳＷ１がオン状態である場合に、外部電源Ｖｄｃから第２の電源（例えば、降圧電源ＬＶＯＵＴ）を生成する。スイッチングレギュレータ１２は、スイッチ回路ＳＷ２がオン状態である場合に、外部電源Ｖｄｃから第１の電源（例えば、降圧電源ＳＶＯＵＴ）を生成する。スイッチ回路ＳＷ１、ＳＷ２は、データ中継ハブ装置２０が出力する電源選択信号Ｓｓｗによりオン状態とオフ状態とが切り替えられる。また、スイッチ回路ＳＷ１２には、インバータを介して電源選択信号Ｓｓｗが与えられる。つまり、スイッチ回路ＳＷ１とスイッチ回路ＳＷ２とは、オン状態とオフ状態とが排他的に切り替えられる。

電源選択スイッチ回路ＳＷ１１は、スイッチングレギュレータ１２が生成する降圧電源ＳＶＯＵＴとリニアレギュレータ１１が生成する降圧電源ＬＶＯＵＴとのいずれか一方を電源選択信号Ｓｓｗに基づき選択し、選択した電源を動作電源Ｖｐｗｒとして少なくとも受信回路及びイコライザ回路に与える。受信回路及びイコライザ回路は、データ中継ハブ装置２０に搭載される回路ブロックであり、詳しくは後述する。

ここで、リニアレギュレータ１１とスイッチングレギュレータ１２の違いについて説明する。リニアレギュレータ１１は、例えば、誤差増幅器と、出力トランジスタと、ゲイン設定抵抗群と、を有する。リニアレギュレータ１１は、誤差増幅器の出力信号により出力トランジスタを駆動する。また、出力トランジスタとゲイン設定抵抗群とが入力電圧を供給する外部電源Ｖｄｃと接地電源との間に直列に接続される。そして、リニアレギュレータ１１は、ゲイン設定抵抗群に設けられたタップから出力される帰還電圧と、別途生成される基準電圧と、の電圧差を誤差増幅器で増幅し、当該誤差増幅器が出力する出力信号により出力トランジスタを駆動する。これにより、リニアレギュレータ１１は、出力トランジスタとゲイン設定抵抗群との接続点から降圧電源ＬＶＯＵＴを出力する。

一方、スイッチングレギュレータ１２は、例えば、誤差増幅器と、ＰＷＭ信号生成回路と、出力トランジスタと、平滑回路と、を有する。スイッチングレギュレータ１２は、誤差増幅器で降圧電源ＳＶＯＵＴの電圧と別途生成される基準電圧との誤差を増幅してＰＷＭ信号生成回路に与える。そして、ＰＷＭ信号生成回路が、誤差増幅器の出力電圧に応じてＰＷＭ信号のデューティー比を可変し、当該ＰＷＭ信号により出力トランジスタを駆動する。その後、スイッチングレギュレータ１２は、出力トランジスタがオン・オフすることで生成するパルス信号を平滑回路にて平滑して降圧電源ＳＶＯＵＴを生成する。

上記説明より、リニアレギュレータ１１が出力する降圧電源ＬＶＯＵＴは、出力トランジスタの活性度を誤差増幅器の出力信号により制御することで生成される。一方、スイッチングレギュレータ１２が出力する降圧電源ＬＶＯＵＴは、出力トランジスタのオン・オフの切り替わりにより生じるパルス信号を平滑して生成される。そのため、リニアレギュレータ１１が出力する降圧電源ＬＶＯＵＴは、スイッチングレギュレータ１２が出力する降圧電源ＳＶＯＵＴよりもノイズレベルが小さい。また、電源生成回路１０では、電源選択スイッチ回路ＳＷ１１が電源選択信号Ｓｓｗに応じて動作電源Ｖｐｗｒとして選択する信号を降圧電源ＬＶＯＵＴから降圧電源ＳＶＯＵＴに切り替えることで動作電源Ｖｐｗｒのノイズレベルが低減される。

また、リニアレギュレータ１１は、出力トランジスタの活性度を連続的に可変するため、動作中に常にソースドレイン間の電圧差が大きくなる。一方、スイッチングレギュレータ１２は、出力トランジスタのオン状態の時間とオフ状態の時間の比を調整することで出力電圧を制御する。そのため、リニアレギュレータ１１は、スイッチングレギュレータ１２に比べて出力トランジスタにおける損失が大きく消費電力が大きくなるデメリットがある。そのため、シリアルデータ伝送路システム１では、できるだけスイッチングレギュレータ１２によってデータ中継ハブ装置２０への動作電源Ｖｐｗｒの供給を行うことで、システムの消費電力を低減し、信号品質の向上が必要と判断される場合にのみリニアレギュレータ１１によるデータ中継ハブ装置２０への動作電源Ｖｐｗｒの供給を行う。

続いて、データ中継ハブ装置２０について説明する。図１に示すように、データ中継ハブ装置２０は、電源管理回路２１、ハブ２２、受信ブロック２３０〜２３ｎを有する。なお、データ中継ハブ装置２０は、送信回路を含む送信ブロックを有するが、図１では省略している。また、受信ブロック２３０〜２３ｎは、それぞれ、イコライザ回路及び受信回路（例えば、クロックデータリカバリ回路）を有する。図１では、受信ブロック２３０がイコライザ回路２４０及びクロックデータリカバリ回路２５０を含み、受信ブロック２３１がイコライザ回路２４１及びクロックデータリカバリ回路２５１を含み、受信ブロック２３ｎがイコライザ回路２４ｎ及びクロックデータリカバリ回路２５ｎを含む。

クロックデータリカバリ回路２５０〜２５ｎは、動作電源Ｖｐｗｒに基づき動作する。クロックデータリカバリ回路２５０〜２５ｎは、受信ポートを介して得られたシリアルデータからクロック信号を再生する。

イコライザ回路２４０〜２４ｎは、動作電源Ｖｐｗｒに基づき動作する。イコライザ回路２４０〜２４ｎは、クロックデータリカバリ回路２５０〜２５ｎにより再生されたクロック信号を用いてシリアルデータから受信データを再生する。また、イコライザ回路２４０〜２４ｎは、アダプティブ型イコライザ回路であって、受信信号の歪み量に応じた補正値を算出し、当該補正値を用いて受信信号を補正した上で、データの再生を行う。さらに、イコライザ回路２４０〜２４ｎは、生成した補正値を電源管理回路２１に対して出力する。

また、イコライザ回路２４０〜２４ｎは、それぞれ、クロックデータリカバリ回路２５０〜２５ｎの入力端子に他のデバイス（例えば、ＵＳＢデバイス）が接続された場合に補正値を生成し、ＵＳＢデバイスが切断された場合にはＵＳＢデバイスが切断されたことを電源管理回路２１に通知する切断通知信号を出力する。

ハブ２２は、受信ブロック２３０から出力されるデータを受信ブロック２３１〜２３ｎに対応して設けられる送信回路に振り分ける。また、ハブ２２は、受信ブロック２３１〜２３ｎから与えられたデータの調停処理を行い、受信ブロック２３１〜２３ｎから出力されるデータを受信ブロック２３０に対応して設けられる送信回路に出力する。

電源管理回路２１は、イコライザ回路２４０〜２４ｎが出力する補正値に応じて電源選択信号Ｓｓｗを出力する。より具体的には、電源管理回路２１は、補正値が予め設定した閾値以上である場合に、電源選択信号Ｓｓｗによって、電源生成回路１０に第２の電源（例えば、降圧電源ＬＶＯＵＴ）を動作電源Ｖｐｗｒとして出力することを指示する。実施の形態１では、データ中継ハブ装置２０では、電源管理回路２１、ハブ２２及び受信ブロック２３０〜２３ｎがいずれも動作電源Ｖｐｗｒにより動作する。

また、電源管理回路２１は、イコライザ回路２４０〜２４ｎが出力する補正値に閾値以上の補正値が１つでも含まれている場合、動作電源Ｖｐｗｒのノイズレベルの低減を指示する電源選択信号Ｓｓｗを出力する。より具体的には、電源管理回路２１は、イコライザ回路２４０〜２４ｎから切断通知信号が与えられたことに応じて、補正値が閾値以上である受信ブロック２４０〜２４ｎの有無を判断する。そして、電源管理回路２１は、補正値が閾値以上である受信ブロックがないと判断された場合には電源選択信号Ｓｓｗにより電源生成回路１０に与えていた動作電源Ｖｐｗｒのノイズレベルを低減させる指示を解除する。

電源生成回路１０は、電源選択信号Ｓｓｗがノイズレベルの低減を指示している状態（例えば、ハイレベル）である場合、スイッチ回路ＳＷ１をオン状態、スイッチ回路ＳＷ２をオフ状態、電源選択スイッチ回路ＳＷ１１をリニアレギュレータ１１側に接続する状態とし、リニアレギュレータ１１により動作電源Ｖｐｗｒを生成する。電源生成回路１０は、電源選択信号Ｓｓｗがノイズレベルの低減を解除している状態（例えば、ロウレベル）である場合、スイッチ回路ＳＷ１をオフ状態、スイッチ回路ＳＷ２をオン状態、電源選択スイッチ回路ＳＷ１１をスイッチングレギュレータ１２側に接続する状態とし、スイッチングレギュレータ１２により動作電源Ｖｐｗｒを生成する。

続いて、実施の形態１にかかるシリアルデータ伝送路システム１の動作について説明する。まず、イコライザ回路２４０〜２４ｎが補正値を生成する動作について説明する。そこで、図２に実施の形態１にかかる半導体装置（例えば、データ中継ハブ装置２０）の動作を示すタイミングチャートを示す。

図２に示す例では、タイミングＴ０でデータ中継ハブ装置２０のダウンストリームポートにケーブルが接続される。データ中継ハブ装置２０は、このケーブルの接続に応じて、トレーニングシーケンスを開始する。このトレーニングシーケンスでは、データ中継ハブ装置２０と接続されたＵＳＢデバイスとの間でトレーニング信号の送受信が行われる。そして、当該トレーニングシーケンスにおける動作によりタイミングＴ１において、データ中継ハブ装置２０のイコライザ回路が補正値を決定する。そして、タイミングＴ２でイコライザ回路が補正値を電源管理回路２１に出力する。その後、電源管理回路２１は、当該補正値が閾値以上でれば、タイミングＴ３で電源選択信号Ｓｓｗをロウレベルからハイレベルに切り替える。なお、電源選択信号Ｓｓｗは、ロウレベルである期間はスイッチングレギュレータ１２により動作電源Ｖｐｗｒを生成することを指示し、ハイレベルである期間はリニアレギュレータ１１により動作電源Ｖｐｗｒを生成することを指示するものとする。

このタイミングＴ３の電源選択信号Ｓｓｗの論理レベルの切り替わりに応じてスイッチ回路ＳＷ１がオン状態となり、スイッチ回路ＳＷ２がオフ状態となり、電源選択スイッチ回路ＳＷ１１がリニアレギュレータ１１側に接続される。これにより、リニアレギュレータ１１が動作を開始し、スイッチングレギュレータ１２が動作を停止する。そして、タイミングＴ４で、リニアレギュレータ１１の出力が安定状態となる。その後、タイミングＴ５からデータ中継ハブ装置２０とＵＳＢデバイスとの間のデータ送受信が開始される。

このように、データ中継ハブ装置２０では、ダウンストリームポートにケーブルが接続される毎にイコライザ回路を用いて補正値を生成する。これにより、データ中継ハブ装置２０では、接続されたケーブル及びＵＳＢデバイス毎に最適な補正値を算出することができる。

続いて、実施の形態１にかかるシリアルデータ伝送路システム１の動作について説明する。図３に実施の形態１にかかるシリアルデータ伝送路システム１の動作を示すフローチャートを示す。

図３に示すように、シリアルデータ伝送路システム１では、電源投入に応じてリニアレギュレータ１１を停止し、スイッチングレギュレータを動作させる（ステップＳ１）。続いて、シリアルデータ伝送路システム１は、ダウンストリームポートＤＰ１〜ＤＰｎ及びアップストリームポートＵＰにケーブルが接続されているか否かを判断する（ステップＳ２）。

そして、ステップＳ２においてケーブルが接続されていると判断した場合（ステップＳ２のＹＥＳの枝）、データ中継ハブ装置２０のイコライザ回路のうちケーブルが接続されたポートに対応するイコライザ回路が、補正値を決定する（ステップＳ３）。そして、電源管理回路２１は、ステップＳ３で決定された補正値により値が更新された補正値を含む全補正値を検証し、補正値が閾値以上である補正値があるか否かを判断する（ステップＳ４）。図３では、閾値以上の補正値の補正強度を「強」と表現した。

そして、ステップＳ４において、補正値に基づき補正強度が強いと判断される補正値が１つでもあった場合（ステップＳ４のＹＥＳの枝）、電源管理回路２１は、電源選択信号Ｓｓｗをロウレベルからハイレベルに切り替える。そして、シリアルデータ伝送路システム１は、スイッチングレギュレータ１２を停止して、リニアレギュレータ１１を動作させ、電源選択スイッチ回路ＳＷ１１をリニアレギュレータ１１側に接続することで、降圧電源ＬＶＯＵＴを動作電源Ｖｐｗｒとしてデータ中継ハブ装置２０に与える（ステップＳ５）。そして、ステップＳ５で動作電源の供給元を切り替えた後、シリアルデータ伝送路システム１は、ステップＳ６の処理を行う。ステップＳ６では、全ポートが切断された状態か否かを判断する。

ステップＳ６において、いずれか１つでもケーブルが接続されたポートがあると判断された場合（ステップＳ６のＮＯの枝）には、リニアレギュレータ１１を動作させ、スイッチングレギュレータ１２を停止した状態を維持してステップＳ２の処理に戻る。また、ステップＳ６において、全ポートが切断された状態であると判断された場合（ステップＳ６のＹＥＳの枝）には、ステップＳ１の処理を実施して、リニアレギュレータ１１を停止させ、スイッチングレギュレータ１１を動作させる。

一方、ステップＳ４にて、全ての補正値の補正強度が弱いと判断された場合（ステップＳ４のＮＯの枝）、ステップＳ５のレギュレータ動作の切替処理は行わずに、ステップＳ６の処理を行う。

実施の形態１にかかるシリアルデータ伝送路システム１では、一度補正強度が強い補正値が設定された後は、再度全ポートが切断状態となるまでリニアレギュレータ１１による動作を継続する。これは、一度ケーブルが接続され、強い補正強度が設定された後は、全ての補正値の補正強度が弱くなることはまれであり、補正強度が強から弱に切り替わったことに応じて動作させるレギュレータを切り替える要求が小さいためである。

上記説明より、実施の形態１にかかるシリアルデータ伝送路システム１は、イコライザ回路の補正値の補正強度が強い場合にデータ中継ハブ装置２０に与える動作電源Ｖｐｗｒをリニアレギュレータ１１から供給する。これにより、シリアルデータ伝送路システム１では、シリアルデータの信号品質の悪化に起因して強い補正強度の補正値が必要な状態で、データ中継ハブ装置２０にノイズレベルの低い電源を供給し、通信品質を向上させることができる。

また、実施の形態１にかかるシリアルデータ伝送路システム１は、シリアルデータの信号品質が悪い状態のときのみリニアレギュレータ１１を動作させる。これにより、実施の形態１にかかるシリアルデータ伝送路システム１は、シリアルデータの信号品質が良好な場合は、電源効率の良いスイッチングレギュレータ１２により動作する。つまり、実施の形態１にかかるシリアルデータ伝送路システム１は、消費電力を高めながら、通信品質を向上させることができる。

なお、上記実施の形態１にかかる説明では、イコライザ回路２４０〜２４ｎが生成する補正値が１つでも補正強度が強いと判断された場合に動作電源Ｖｐｗｒの供給元をリニアレギュレータ１１とする制御方式について説明した。しかしながら、データ中継ハブ装置２０の動作電流が増加した場合には、電源効率を考慮して、強い補正強度の補正値がある場合であってもスイッチングレギュレータ１２から動作電源Ｖｐｗｒを供給することも可能である。この場合、例えば、ケーブルが接続されているポート数或いは電流モニタ回路等を用いて電源管理回路２１が消費電流を判断することが考えられる。

実施の形態２
実施の形態２では、実施の形態１で説明した電源生成回路１０及びデータ中継ハブ装置２０の別の形態について説明する。そこで、電源生成回路１０及びデータ中継ハブ装置２０の別の形態となる電源生成回路３０及びデータ中継ハブ装置４０を含むシリアルデータ伝送路システム２のブロック図を図４に示す。なお、実施の形態２の説明において実施の形態１で説明した構成要素と同じ構成要素については、実施の形態１で用いた符号と同じ符号を付して説明を省略する。

図４に示すように、電源生成回路３０は、電源生成回路１０の電源選択スイッチ回路ＳＷ１１に代えて電源選択スイッチブロック３１を有する。電源選択スイッチブロック３１には、受信ブロック２３０〜２３ｎに対応して設けられる複数の電源選択スイッチ回路（例えば、電源選択スイッチ回路ＳＷ２０〜ＳＷ２ｎ）を有する。電源選択スイッチ回路ＳＷ２０〜ＳＷ２ｎは、データ中継ハブ装置４０が出力する電源選択信号Ｓｓｗ０〜Ｓｓｗ１のうち対応する電源選択信号によりリニアレギュレータ１１が生成する降圧電源ＬＶＯＵＴとスイッチングレギュレータ１２が生成する降圧電源ＬＶＯＵＴとのいずれか一方を選択する。また、電源選択スイッチ回路ＳＷ２０〜ＳＷ２ｎは、選択した降圧電源を、対応する受信ブロックへの動作電源とする。例えば、電源選択スイッチ回路ＳＷ２０は、選択した降圧電源を動作電源Ｖｐｗｒ０として受信ブロック２３０に与える。

また、電源生成回路３０には、ＯＲ回路３２及びＮＯＲ回路３３を有する。ＯＲ回路３２は、データ中継ハブ装置４０が出力する電源選択信号Ｓｓｗ０〜Ｓｓｗ１の論理和演算結果によりスイッチ回路ＳＷ１を制御する。つまり、実施の形態２では、スイッチ回路ＳＷ１は、電源選択信号Ｓｓｗ０〜Ｓｓｗ０のいずれか１つがハイレベルとなればオン状態となる。ＮＯＲ回路３３は、データ中継ハブ装置４０が出力する電源選択信号Ｓｓｗ０〜Ｓｓｗ１の反転値の反転論理和演算結果によりスイッチ回路ＳＷ２を制御する。つまり、実施の形態２では、スイッチ回路ＳＷ２は、電源選択信号Ｓｓｗ０〜Ｓｓｗ０のいずれか１つがロウレベルとなればオン状態となる。

また、データ中継ハブ装置４０は、データ中継ハブ装置２０と同様に、それぞれが一組のクロックデータリカバリ回路とイコライザ回路とを有する複数の受信ブロック（例えば、受信ブロック２３０〜２３ｎ）を有する。しかし、データ中継ハブ装置４０は、受信ブロック毎に個別に電源が与えられている点がデータ中継ハブ装置２０とは異なる。

そして、データ中継ハブ装置４０は、データ中継ハブ装置２０の電源管理回路２１に代えて電源管理回路ブロック４１を有する。電源管理回路ブロック４１は、受信ブロック２３０〜２３ｎに対応して設けられる複数の電源管理回路（例えば、電源管理回路４１０〜４１ｎ）を有する。電源管理回路４１０〜４１ｎは、イコライザ回路２４０〜２４ｎのうち対応するイコライザ回路から補正値を受信し、受信した補正値の補正強度に応じて電源選択信号Ｓｓｗ０〜Ｓｓｗｎを出力する。そして、電源選択スイッチ回路ＳＷ２０〜ＳＷ２ｎは、電源管理回路４１０〜４１ｎが出力する電源選択信号Ｓｓｗ０〜Ｓｓｗｎに基づき複数の受信ブロック毎に降圧電源ＳＶＯＵＴと降圧電源ＬＶＯＵＴとのいずれを動作電源Ｖｐｗｒ０〜Ｖｐｗｒｎとして与えるかを切り替える。

なお、実施の形態２では、電源管理回路ブロック４１、ハブ２２への動作電源の供給元について特に図示していないが、これら回路ブロックに供給する動作電源の供給は、任意に決めることができる。一例としては、電源選択スイッチ回路ＳＷ２０が出力する動作電源Ｖｐｗｒ０を電源管理回路ブロック４１及びハブ２２に与えることができる。

また、実施の形態２でも、イコライザ回路２４０〜２４ｎは、それぞれ、クロックデータリカバリ回路２５０〜２５ｎの入力端子にＵＳＢデバイスが接続された場合に補正値を生成する。一方、イコライザ回路２４０〜２４ｎは、ＵＳＢデバイスが切断された場合にはＵＳＢデバイスが切断されたことを対応する電源管理回路４１０〜４１ｎに通知する切断通知信号を出力する。そして、電源管理回路４１０〜４１ｎは、それぞれ、切断通知信号が与えられたことに応じて、電源選択信号Ｓｓｗ０〜Ｓｓｗｎにより、電源選択スイッチ回路ＳＷ２０〜ＳＷ２ｎに動作電源Ｖｐｗｒ０〜Ｖｐｗｒｎとして降圧電源ＳＶＯＵＴを出力することを指示する。

続いて、実施の形態２にかかるシリアルデータ伝送路システム２の動作について説明する。実施の形態２にかかるシリアルデータ伝送路システム２では、上記構成を有することで、受信ブロック毎に動作電源の供給元を切り替えることができる。つまり、実施の形態２にかかるシリアルデータ伝送路システム２では、１つの受信ブロックに対する動作電源の供給元の切り替え動作を見合わせたものが全体の動作となる。そこで、実施の形態２では、１つの受信ブロックに対する動作電源の供給元の切り替え動作について説明する。

図５に実施の形態２にかかるシリアルデータ伝送路システム２の動作を示すフローチャートを示す。なお、図５のフローチャートでは、イコライザ回路２４ｎにケーブルが接続又は切断された状態を対象とした動作の説明を行う。図５に示すように、シリアルデータ伝送路システム２では、電源投入に応じてリニアレギュレータ１１を停止し、スイッチングレギュレータを動作させる（ステップＳ１１）。続いて、シリアルデータ伝送路システム２は、ダウンストリームポートＤＰｎにケーブルが接続されているか否かを判断する（ステップＳ１２）。

そして、ステップＳ１２においてケーブルが接続されていると判断した場合（ステップＳ１２のＹＥＳの枝）、データ中継ハブ装置４０のイコライザ回路２４ｎが、補正値を決定する。そして、電源管理回路４１ｎは、ステップＳ１３で決定された補正値により値が更新された補正値を検証し、補正値が閾値以上である補正値があるか否かを判断する（ステップＳ１３）。図５では、閾値以上の補正値の補正強度を「強」と表現した。

そして、ステップＳ１３において、補正値に基づき補正強度が強いと判断された場合（ステップＳ１３のＹＥＳの枝）、電源管理回路４１ｎは、電源選択信号Ｓｓｗｎをロウレベルからハイレベルに切り替える。そして、シリアルデータ伝送路システム２は、受信ブロック２３ｎに対してはスイッチングレギュレータ１２を停止状態して、リニアレギュレータ１１を動作状態とし、電源選択スイッチ回路ＳＷ２ｎをリニアレギュレータ１１側に接続することで、降圧電源ＬＶＯＵＴを動作電源Ｖｐｗｒｎとして受信ブロック２３ｎに与える（ステップＳ１４）。なお、ケーブルが接続されていない他の受信ブロックに対しては、スイッチングレギュレータ１２から動作電源が与えられる。そして、ステップＳ１４で動作電源の供給元を切り替えた後、シリアルデータ伝送路システム２は、ステップＳ１５の処理を行う。ステップＳ１５では、ポートに接続されたケーブルが切断されたか否かを判断する。

ステップＳ１５において、ポートにケーブルが接続された状態が維持されていると判断された場合（ステップＳ１５のＮＯの枝）には、シリアルデータ伝送路システム２は現状態を維持する。また、ステップＳ１５において、ポートに接続されたケーブルが切断された状態であると判断された場合（ステップＳ１５のＹＥＳの枝）には、ステップＳ１１の処理を実施して、リニアレギュレータ１１を停止させ、スイッチングレギュレータ１１を動作させる。

一方、ステップＳ１３にて、補正値の補正強度が弱いと判断された場合（ステップＳ１３のＮＯの枝）、ステップＳ１４のレギュレータ動作の切替処理は行わずに、ステップＳ１５の処理を行う。

上記説明より、実施の形態２にかかるシリアルデータ伝送路システム２では、受信ブロック毎に、補正値の補正強度に応じた動作電源の供給元を決定する。これにより、実施の形態２にかかるシリアルデータ伝送路システム２は、実施の形態１にかかるシリアルデータ伝送路システム１よりもスイッチングレギュレータ１２の利用比率を高めてシステムの消費電力を削減することができる。また、シリアルデータ伝送路システム２では、スイッチングレギュレータ１２の利用比率を高めながら、適宜リニアレギュレータ１１による動作電源の供給を行うことで、通信品質を高めることができる。

実施の形態３
実施の形態３では、実施の形態２にかかるシリアルデータ伝送路システム２の別の形態について説明する。そこで、図６に実施の形態３にかかるシリアルデータ伝送路システム３のブロック図を示す。なお、実施の形態３の説明において実施の形態１、２で説明した構成要素と同じ構成要素については、実施の形態１、２で用いた符号と同じ符号を付して説明を省略する。

図６に示すように、実施の形態３にかかるシリアルデータ伝送路システム３では、データ中継ハブ装置４０に代えてデータ中継ハブ装置５０を有する。データ中継ハブ装置５０は、電源生成回路３０に設けられていた電源選択スイッチブロック３１、ＯＲ回路３２及びＮＯＲ回路３３をデータ中継ハブ装置４０に取り込んだものである。つまり、実施の形態３にかかるシリアルデータ伝送路システム３では、電源管理回路ブロック４１、ハブ２２、受信ブロック２３０〜２３ｎ、電源選択スイッチブロック３１、ＯＲ回路３２及びＮＯＲ回路３３が一の半導体基板上に形成される。

また、実施の形態３にかかるシリアルデータ伝送路システム３では、データ中継ハブ装置５０が第１の電源（降圧電源ＳＶＯＵＴ）を入力する第１の電源端子と、降圧電源ＳＶＯＵＴよりもノイズレベルの小さな第２の電源（降圧電源ＬＶＯＵＴ）を入力する第２の電源端子と、を有する。また、実施の形態３にかかるシリアルデータ伝送路システム３は、スイッチ回路ＳＷ１のオン・オフ状態を制御する電源選択信号を出力する第１の選択信号出力端子と、スイッチ回路ＳＷ２のオン・オフ状態を制御する電源選択信号を出力する第２の選択信号出力端子と、を有する。

また、図６に示すように、実施の形態３にかかるシリアルデータ伝送路システム３では、リニアレギュレータ１１及びスイッチングレギュレータ１２が個別部品として設けられる。

上記説明より、実施の形態３にかかるシリアルデータ伝送路システム３では、データ中継ハブ装置４０に電源選択スイッチブロック３１、ＯＲ回路３２、及びＮＯＲ回路３３を取り込んだデータ中継ハブ装置５０を有する。つまり、シリアルデータ伝送路システム３では、データ中継ハブ装置５０にリニアレギュレータ１１及びスイッチングレギュレータ１２を設け、データ中継ハブ装置５０に第１の電源及び第２の電源を与えるのみでシステムを構成できる。これにより、シリアルデータ伝送路システム３では、基板設計のミスを削減することができる。また、シリアルデータ伝送路システム３は、個別に実装する部品が少なくなるため、実装面積を削減することができる。一方、シリアルデータ伝送路システム３では、リニアレギュレータ１１及びスイッチングレギュレータ１２を外部に設けることで電源回路に関する熱処理を容易に行うことができる。

実施の形態４
実施の形態４では、実施の形態２にかかるシリアルデータ伝送路システム２の別の形態について説明する。そこで、図７に実施の形態４にかかるシリアルデータ伝送路システム４のブロック図を示す。なお、実施の形態４の説明において実施の形態１、２で説明した構成要素と同じ構成要素については、実施の形態１、２で用いた符号と同じ符号を付して説明を省略する。

図７に示すように、実施の形態４にかかるシリアルデータ伝送路システム４では、データ中継ハブ装置４０に代えてデータ中継ハブ装置６０を有する。データ中継ハブ装置６０は、電源生成回路３０として設けられていた電源選択スイッチブロック３１、ＯＲ回路３２、ＮＯＲ回路３３、リニアレギュレータ１１及びスイッチングレギュレータ１２をデータ中継ハブ装置４０に取り込んだものである。つまり、実施の形態４にかかるシリアルデータ伝送路システム４では、電源管理回路ブロック４１、ハブ２２、受信ブロック２３０〜２３ｎ、電源選択スイッチブロック３１、ＯＲ回路３２、ＮＯＲ回路３３リニアレギュレータ１１及びスイッチングレギュレータ１２が一の半導体基板上に形成される。また、実施の形態４にかかるシリアルデータ伝送路システム４では、データ中継ハブ装置６０が外部電源Ｖｄｃを入力する電源端子を有する。

上記説明より、実施の形態４にかかるシリアルデータ伝送路システム４では、データ中継ハブ装置４０に電源生成回路３０の機能ブロックを取り込んだデータ中継ハブ装置６０を有する。つまり、シリアルデータ伝送路システム４では、データ中継ハブ装置６０に外部電源Ｖｄｃを接続するだけでシステムを構成できる。これにより、シリアルデータ伝送路システム４では、基板設計のミスを削減することができる。また、シリアルデータ伝送路システム４は、個別に実装する部品が少なくなるため、実装面積を削減することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１〜４ シリアルデータ伝送路システム
１０、３０ 電源生成回路
１１ リニアレギュレータ
１２ スイッチングレギュレータ
２０、４０、５０、６０ データ中継ハブ装置
２１、４１０〜４１ｎ 電源管理回路
２２ ハブ
２３０〜２３ｎ 受信ブロック
２４０〜２４ｎ イコライザ回路
２５０〜２５ｎ クロックデータリカバリ回路
３１ 電源選択スイッチブロック
３２ ＯＲ回路
３３ ＮＯＲ回路
４１ 電源管理回路ブロック
ＳＷ１、ＳＷ２ スイッチ回路
ＳＷ１１、ＳＷ２０〜ＳＷ２ｎ 電源選択スイッチ回路
Ｃｂ＿Ｓ、Ｃｂ＿Ｌ 接続ケーブル
ＤＰ１〜ＤＰｎ ダウンストリームポート
ＵＰ アップストリームポート
Ｄｖｓａ、Ｄｖｓｂ ＵＳＢデバイス
Ｖｐｗｒ 動作電源
Ｖｄｃ 外部電源
Ｓｓｗ 電源選択信号
ＬＶＯＵＴ 降圧電源
ＳＶＯＵＴ 降圧電源

Claims (14)

1. 動作電源に基づき動作し、シリアルデータからクロック信号を再生する受信回路と、
   前記動作電源に基づき動作し、前記受信回路が受信したシリアルデータの歪み量に応じた補正値を算出し、前記シリアルデータの歪みを前記補正値に応じて補正して受信データを再生するイコライザ回路と、
   前記補正値に応じて電源選択信号を出力する電源管理回路と、を有し、
   前記電源管理回路は、前記補正値が予め設定した閾値以上である場合に、前記電源選択信号によって、第１の電源と前記第１の電源よりもノイズレベルの小さな第２の電源のいずれか一方を前記動作電源として出力する電源生成回路に、前記第２の電源を前記動作電源として出力することを指示する半導体装置。
2. それぞれが一組の前記受信回路と前記イコライザ回路とを有する複数の受信ブロックを有し、
   前記複数の受信ブロックに含まれる前記イコライザ回路は、それぞれ、前記受信回路の入力端子に他のデバイスが接続された場合に前記補正値を生成し、前記他のデバイスが切断された場合には前記他のデバイスが切断されたことを前記電源管理回路に通知する切断通知信号を出力し、
   前記電源管理回路は、前記切断通知信号が与えられたことに応じて、前記補正値が前記閾値以上である前記受信ブロックの有無を判断し、前記補正値が前記閾値以上である前記受信ブロックがないと判断された場合には前記電源選択信号により、前記電源生成回路に前記第１の電源を前記動作電源として出力することを指示する請求項１に記載の半導体装置。
3. それぞれが一組の前記受信回路と前記イコライザ回路とを有する複数の受信ブロックと、
   前記複数の受信ブロックに対応して設けられる複数の前記電源管理回路と、を有し、
   前記電源生成回路は、複数の前記電源管理回路が出力する複数の前記電源選択信号に基づき前記複数の受信ブロック毎に前記第１の電源と前記第２の電源とのいずれを前記動作電源として与えるかを切り替える請求項１に記載の半導体装置。
4. 前記複数の受信ブロックに含まれる前記イコライザ回路は、それぞれ、前記受信回路の入力端子に他のデバイスが接続された場合に前記補正値を生成し、前記他のデバイスが切断された場合には前記他のデバイスが切断されたことを対応する前記電源管理回路に通知する切断通知信号を出力し、
   複数の前記電源管理回路は、それぞれ、前記切断通知信号が与えられたことに応じて、前記電源選択信号により、前記電源生成回路に前記動作電源として前記第１の電源を出力することを指示する請求項３に記載の半導体装置。
5. 前記電源生成回路は、
   外部から与えられる外部電源に基づき前記第１の電源を生成する第１の電源回路と、
   前記外部電源に基づき前記第２の電源を生成する第２の電源回路と、
   前記第１の電源と前記第２の電源とのいずれか一方を前記電源選択信号に基づき選択して、選択した電源を前記動作電源として出力する少なくとも１つの電源選択スイッチ回路と、を有する請求項１に記載の半導体装置。
6. 前記第１の電源回路はスイッチングレギュレータであり、
   前記第２の電源回路はリニアレギュレータである請求項５に記載の半導体装置。
7. 前記電源選択スイッチ回路は、前記受信回路、前記イコライザ回路及び前記電源管理回路と共に一の半導体基板上に形成される請求項５に記載の半導体装置。
8. 前記第１の電源回路及び前記第２の電源回路は、前記受信回路、前記イコライザ回路、及び前記電源管理回路と共に一の半導体基板上に形成される請求項７に記載の半導体装置。
9. 外部から与えられる外部電源に基づき第１の電源を生成する第１の電源回路と、
   前記外部電源に基づき前記第１の電源よりもノイズレベルが低い第２の電源を生成する第２の電源回路と、
   動作電源に基づき動作し、シリアルデータからクロック信号を再生する受信回路と、
   前記動作電源に基づき動作し、前記受信回路が受信したシリアルデータの歪み量に応じた補正値を算出し、前記シリアルデータの歪みを前記補正値に応じて補正して受信データを再生するイコライザ回路と、
   前記補正値に応じて電源選択信号を出力する電源管理回路と、
   前記第１の電源と前記第２の電源とのいずれか一方を前記電源選択信号に基づき選択し、選択した電源を前記動作電源として出力する電源選択スイッチ回路と、を有し、
   前記電源管理回路は、前記補正値が予め設定した閾値以上である場合に、前記電源選択信号により前記第２の電源を選択することを前記電源選択スイッチ回路に指示するシリアルデータ伝送路システム。
10. それぞれが一組の前記受信回路と前記イコライザ回路とを有する複数の受信ブロックを有し、
    前記複数の受信ブロックに含まれる前記イコライザ回路は、それぞれ、前記受信回路の入力端子に他のデバイスが接続された場合に前記補正値を生成し、前記他のデバイスが切断された場合には前記他のデバイスが切断されたことを前記電源管理回路に通知する切断通知信号を出力し、
    前記電源管理回路は、前記切断通知信号が与えられたことに応じて、前記補正値が前記閾値以上である前記受信ブロックの有無を判断し、前記補正値が前記閾値以上である前記受信ブロックがないと判断された場合には前記電源選択信号により、前記電源選択スイッチ回路に前記第１の電源を前記動作電源として出力することを指示する請求項９に記載のシリアルデータ伝送路システム。
11. それぞれが一組の前記受信回路と前記イコライザ回路とを有する複数の受信ブロックと、
    前記複数の受信ブロックに対応して設けられる複数の前記電源管理回路と、
    前記複数の受信ブロックに対応して設けられる複数の前記電源選択スイッチ回路と、を有し、
    複数の電源選択スイッチ回路は、複数の前記電源管理回路が出力する複数の前記電源選択信号に基づき前記複数の受信ブロック毎に前記第１の電源と前記第２の電源とのいずれを前記動作電源として与えるかを切り替える請求項９に記載のシリアルデータ伝送路システム。
12. 前記複数の受信ブロックに含まれる前記イコライザ回路は、それぞれ、前記受信回路の入力端子に他のデバイスが接続された場合に前記補正値を生成し、前記他のデバイスが切断された場合には前記他のデバイスが切断されたことを対応する前記電源管理回路に通知する切断通知信号を出力し、
    複数の前記電源管理回路は、それぞれ、前記切断通知信号が与えられたことに応じて、前記電源選択信号により、複数の前記電源選択スイッチ回路に前記動作電源として前記第１の電源を出力することを指示する請求項１１に記載のシリアルデータ伝送路システム。
13. 少なくとも前記受信回路、前記イコライザ回路及び前記電源管理回路が一の半導体基板上に形成される請求項９に記載のシリアルデータ伝送路システム。
14. 前記第１の電源回路はスイッチングレギュレータであり、
    前記第２の電源回路はリニアレギュレータである請求項９に記載のシリアルデータ伝送路システム。

Images