JP6299629B2 - 出力電流制御装置およびコントローラ - Google Patents

Description

本発明は、外部機器へ電流を与える出力電流制御装置、および出力電流制御装置を含んでプログラマブルに構成されたコントローラに関する。

プログラマブル・ロジック・コントローラＰＬＣは、例えば図８に示すように１つの電源モジュールＰＳと、Ｉ／Ｏモジュール等の複数（ｎ個）のアナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）とを備えて構築される。前記電源モジュールＰＳは、例えば交流１００Ｖの入力電力から直流２４Ｖの主電源電圧を生成し、生成した主電源電圧を前記複数のアナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）にそれぞれ並列に供給する役割を担う。この主電源電圧の供給は、例えば前記電源モジュールＰＳおよび前記複数のアナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）が搭載されるベースボード（図示せず）を介して行われる。

ここで前記アナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）は、外部機器ＲＬ（ＲＬ１〜ＲＬｎ）に所定の電流を出力する出力電流制御装置ＯＣＣ（ＯＣＣ１〜ＯＣＣｎ）をそれぞれ備える。これらの出力電流制御装置ＯＣＣ（ＯＣＣ１〜ＯＣＣｎ）は、例えば前記アナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）から離れて設置される前記外部機器ＲＬ（ＲＬ１〜ＲＬｎ）に対して電源ケーブルを介して電力を供給する際、該外部機器ＲＬ（ＲＬ１〜ＲＬｎ）の負荷インピーダンスに応じた電流を出力する役割を担う。このような電源ケーブルを介する電流出力により、該電源ケーブルの長さによって変化する線路インピーダンスに拘わりなく前記外部機器ＲＬ（ＲＬ１〜ＲＬｎ）に、その定格に応じた所定の電源電圧が供給される。

ところで前記出力電流制御装置ＯＣＣ（ＯＣＣ１〜ＯＣＣｎ）は、例えば図９に示すように構成された電流出力回路１を主体として構成される。この電流出力回路１は、基本的には該電流出力回路１の出力電流ＩＬを設定する為の電流値設定電圧Ｖ３を入力し、該電流値設定電圧Ｖ３に応じた出力電流ＩＬを生成するように構成される。

具体的には前記電流出力回路１は、抵抗Ｒ１を介してドレインを電源電圧Ｖ１に接続すると共に、抵抗Ｒ２を介してソースを接地したＦＥＴ２ａと、前記電流値設定電圧Ｖ３に応じて前記ＦＥＴ２ａのゲート電圧を制御する演算増幅器２ｂとにより構成された定電流回路２を備える。前記演算増幅器２ｂは前記電流値設定電圧Ｖ３を反転入力端子に入力すると共に、前記抵抗Ｒ２に生起される電圧を非反転端子に入力し、これらの電圧が等しくなるように動作する。このような前記演算増幅器２ｂの動作により、前記ＦＥＴ２ａに流れる電流が前記電流値設定電圧Ｖ３に応じて一定化される。そして前記ＦＥＴ２ａに流れる一定電流により前記抵抗Ｒ１に一定の降下電圧が生起される。

また前記電流出力回路１は、更に抵抗Ｒ３を介してドレインを前記電源電圧Ｖ１に接続すると共に、ソースを電流出力端子に接続したＭＯＳ-ＦＥＴ３ａと、このＭＯＳ-ＦＥＴ３ａのゲート電圧を制御する演算増幅器３ｂとからなる電流変換回路３を備える。前記演算増幅器３ｂは、前記ＭＯＳ-ＦＥＴ３ａに流れる電流に応じて前記抵抗Ｒ３に生じた電圧を反転端子に入力すると共に、前記抵抗Ｒ２に生起される降下電圧を非反転端子に入力し、これらの電圧が等しくなるように前記ＭＯＳ-ＦＥＴ３ａのゲート電圧を補正制御する。

このような前記ＭＯＳ-ＦＥＴ３ａのゲート電圧の補正により、前記ＭＯＳ-ＦＥＴ３ａを介して前記抵抗Ｒ３に流れる電流が、前記抵抗Ｒ２に生じた電圧に応じて一定に保持される。ちなみに前記ＭＯＳ-ＦＥＴ３ａに流れる電流は、前記抵抗Ｒ３に流れる電流と等しい。この結果、前記ＭＯＳ-ＦＥＴ３ａに流れる電流は、前記抵抗Ｒ１に生起された降下電圧、ひいては前記電流値設定電圧Ｖ３に応じて定められた電流値となる。

従って上述した前記定電流回路２と前記電流変換回路３とを備えて構成された前記電流出力回路１によれば、前記電流値設定電圧Ｖ３に応じた値の出力電流ＩＬが前記電流出力端子から電源ケーブルを介して外部機器ＲＬに出力される。尚、前記電流値設定電圧Ｖ３は、例えば前記プログラマブル・ロジック・コントローラＰＬＣの動作仕様を決定する図示しない上位機器やプロセッサ・モジュールやローダー等から与えられる出力指示値に応じて生成される。

ところで複数のアナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）を備えて構築された前記プログラマブル・ロジック・コントローラＰＬＣにおいては、前記出力電流制御装置ＯＣＣ（ＯＣＣ１〜ＯＣＣｎ）の全てを使用しているか否かに拘わらず、前記各アナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）に対して前記電源モジュールＰＳからそれぞれ主電源電圧を供給することが必要である。しかし前記プログラマブル・ロジック・コントローラＰＬＣに組み込まれる前記電源モジュールＰＳの電源容量を増やすには限界があり、一般的には負荷変動に対する十分な余裕を見込んだ電源容量を確保することも困難である。この為、負荷短絡や過負荷に起因して前記電源モジュールＰＳにおける一次側電流が増加した場合、該電源モジュールＰＳがシステムダウンする虞がある。

また前記アナログ電流出力モジュールＭに複数個の電流出力回路１を並列に設けることで電流の出力チャネル数を増やすことが考えられる。しかし各出力チャネルにおける負荷短絡に起因する前記電流出力回路１の発熱は、専ら前記アナログ電流出力モジュールＭの内部に集中する。これ故、前記アナログ電流出力モジュールＭに複数の電流出力回路１を搭載することも懸念される。

ところで前記電流出力回路１から供給される出力電流ＩＬによって前記外部機器ＲＬに加えられる電圧以外は、前記電流出力回路１における熱として消費される。即ち、前記外部機器ＲＬの負荷インピーダンスが小さい場合には、前記出力電流ＩＬを生成する前記電流出力回路１の出力インピーダンス（内部インピーダンス）が大きくなる。この結果、前記電流出力回路１での損失が増大することが否めない。

具体的には、例えば負荷インピーダンスが０Ωの前記外部機器ＲＬに対して前記電流出力回路１から２５ｍＡの出力電流ＩＬを供給する場合、一般的には前記電流出力回路１の電源電圧Ｖ１として直流２４Ｖが必要である。そしてこの場合、直流２４Ｖの電源電圧Ｖ１の全てが前記電流出力回路１に加わるので、該電流出力回路１での損失（消費電力）は０.６Ｗ（＝２４Ｖ×２５ｍＡ）となる。

また前記アナログ電流出力モジュールＭに、例えば８チャネル分の前記電流出力回路１を搭載するものとすると、これらの複数の電流出力回路１での総損失（総消費電力）は４.８Ｗ(＝０.６Ｗ×８ｃｈ）となる。即ち、前記アナログ電流出力モジュールＭ内における発熱と損失は、電流の出力チャネル数に比例して増大する。

ここで負荷インピーダンスの変化に対する前記出力電流ＩＬと前記電流出力回路１の損失との関係は、例えば図１０に示すようになる。この図１０に示すように前記電流出力回路１の損失は、一般的には負荷インピーダンスが小さい程、前記電流出力回路１にかかる電圧が大きくなるため、出力電流ＩＬの増加に伴って大きくなる。尚、負荷インピーダンスが或る程度大きい場合には、外部機器側にかかる電圧が大きくなるため、前記電流出力回路１の損失が或る程度低く抑えられる。

尚、前記電流出力回路１における前記ＭＯＳ-ＦＥＴ３ａのオン抵抗特性によって前記出力電流ＩＬに対する制限作用が働く。この電流制限作用により前記出力電流ＩＬが或る程度大きくなった場合には前記電流出力回路１の損失が或る程度低く抑えられる。

ところで前記ＭＯＳ-ＦＥＴ３ａ、ひいては前記電流出力回路１の損失と発熱を抑える技術として、例えば特許文献１には前記電流出力端子ＣＯＴに生じる電圧と、前記電流出力回路１に加える電圧との差を一定に保つことが開示される。ちなみにこの特許文献１に開示される技術は、概略的には前記電流出力回路１から電流出力端子を介して外部機器ＲＬに所定の出力電流ＩＬを流したときに前記電流出力端子に生じる端子電圧Ｖ２を、前記電流出力回路１に供給する前記電源電圧Ｖ１を生成する外部機器用電源にフィードバックする。そして前記外部機器用電源のフィードバック制御により該外部機器用電源から前記電流出力回路１に印加する電源電圧Ｖ１を変え、これによって前記端子電圧Ｖ２と、前記電流出力回路１に加える電源電圧Ｖ１との差を一定にするものである。

特許第５００９８２０号公報

しかしながら前記特許文献１に紹介される前記電源電圧Ｖ１のフィードバック制御においては、出力電流ＩＬの変更指示に対して前記電流値設定電圧Ｖ３を応答性良く生成しても、前記外部機器用電源の追従性が悪いと言う問題がある。

具体的には前記電源電圧Ｖ１と前記端子電圧Ｖ２との電圧差が、例えば３Ｖの一定電圧となるように前記電源電圧Ｖ１をフィードバック制御し、これによって前記電源電圧Ｖ１を３Ｖ〜２４Ｖの範囲で可変設定するものとする。この際、図１１に負荷インピーダンスの違いによる前記出力電流ＩＬと前記端子電圧Ｖ２との関係を示すように、前記外部機器ＲＬの負荷インピーダンスが高い程、前記出力電流ＩＬの増加に伴って前記端子電圧Ｖ２が高くなる。そして、例えば負荷インピーダンスが７５０Ωの外部機器ＲＬに対して２５ｍＡの出力電流ＩＬを供給したときの前記端子電圧Ｖ２は、例えば図１１に示す関係から１８.７５Ｖとして求められる。

これに対して０ｍＡの出力電流ＩＬを外部機器ＲＬに供給したときの前記端子電圧Ｖ２は図１１に示すように０Ｖであるから、前記端子電圧Ｖ２との電圧差を一定とする前記電源電圧Ｖ１は３Ｖとなる。従って前記出力指示値を変更して前記出力電流ＩＬを０ｍＡから２５ｍＡに切換えた場合、前記電源電圧Ｖ１は１５.７５Ｖ（＝１８.７５Ｖ−３Ｖ）も不足することになる。

するとこの場合には前記出力指示値の変更に伴って、例えば図１２に示すように前記電流出力回路１の出力電流ＩＬが徐々に高められ、この出力電流ＩＬの増大に伴って図１１に示すように前記端子電圧Ｖ２が徐々に上昇する。この際、前記端子電圧Ｖ２が１８.７５Ｖに達するまでの時間遅れは、前記外部機器用電源の追従特性に依存する。そして前記電源電圧Ｖ１が２１.７５Ｖ（＝１８.７５Ｖ＋３Ｖ）まで高まると、前記端子電圧Ｖ２との間で一定の電圧差を保って前記電源電圧Ｖ１が安定する。

従って特許文献１に開示される手法によれば、前記出力指示値を変更した際、この変更に伴って出力電流ＩＬが切換えられるまでに、前記外部機器用電源の追従特性に依存する時間遅れが生じることが否めない。具体的には前記外部機器用電源における電源電圧Ｖ１の変更に伴う立ち上がり時間が１ｍｓ／Ｖである場合、例えば前記外部機器用電源が生成する電源電圧Ｖ１を３Ｖから２４Ｖに変更するまでには２１ｍｓもの時間を要する。この為、前記出力電流ＩＬの変更指示に対して前記電流値設定電圧Ｖ３を変更して前記電流出力回路１の出力電流ＩＬを０ｍＡから２５ｍＡに切換える場合、前記外部機器用電源の追従性に依存して前記出力電流ＩＬを変更するまでには略２１ｍｓの時間遅れが生じると言う問題がある。

ちなみにこの時間遅れの問題を解消する為に、例えば前記電源電圧Ｖ１の最大値を１８Ｖに制限すると、負荷インピーダンスが低い場合、前記電流出力回路１での損失が大きくなると言う新たな問題が発生する。

本発明はこのような事情を考慮してなされたもので、その目的は、負荷インピーダンスに応じた出力電流の変更指示に対して高速に応答して出力電流を切換えることができ、しかも負荷インピーダンスの変化に拘わることなく電流出力回路の損失を抑えることのできる出力電流制御装置を提供することにある。

また同時に本発明は、上記の特長を有する出力電流制御装置を搭載した複数のアナログ電流出力モジュールを含んでプログラマブルに構成されたコントローラを提供することを目的としている。

上述した目的を達成するべく本発明に係る出力電流制御装置は、
外部機器用電源から供給される電源電圧Ｖ１を受けて動作して電流出力端子を介して外部機器に出力電流ＩＬを供給する電流出力回路と、
出力指示値に基づいて前記電流出力回路を制御して前記外部機器が出力する出力電流ＩＬの値を決定する電流値設定電圧Ｖ３を生成する電流値設定部と、
この電流値設定部が設定した電流値設定電圧Ｖ３と前記電流出力端子の端子電圧Ｖ２とに基づいて前記外部機器用電源が生成する前記電源電圧Ｖ１を可変制御する電圧制御回路とを具備し、
前記電圧制御回路は、設定される前記電流値設定電圧Ｖ３が大きくなるに伴って前記電流出力回路に印加される前記電源電圧Ｖ１と前記電流出力端子の端子電圧Ｖ２との差を小さくすることを特徴としている。

具体的には前記電圧制御回路は、前記電流値設定電圧Ｖ３が小さく設定される程、前記電流出力回路に印加される前記電源電圧Ｖ１と前記電流出力端子の端子電圧Ｖ２との差を大きくし、逆に前記電流値設定電圧Ｖ３が大きく設定される程、前記電流出力回路に印加される前記電源電圧Ｖ１と前記電流出力端子の端子電圧Ｖ２との差を小さくすることを特徴としている。

ここで前記電流値設定電圧Ｖ３は、予め想定された範囲の負荷インピーダンスに対して前記出力電流制御装置での損失を低く抑えて該出力電流制御装置から出力可能な電流値を設定し得る制御値である。

ちなみに前記電圧制御回路は、前記電流値設定電圧Ｖ３と前記電流出力端子の端子電圧Ｖ２との差に基づいて前記電源電圧Ｖ１を生成する前記外部機器用電源をフィードバック制御するものである。また前記外部機器用電源は、前記電流出力端子の端子電圧Ｖ２の低下に連動して該外部機器用電源が生成する前記電源電圧Ｖ１を低下させて前記電流出力端子を介する出力電流を抑制する保護機能を備えて構成される。

好ましくは前記電圧制御回路は、前記電流値設定電圧Ｖ３に基づいて出力電流値を決定する比較基準電圧Ｖ４を生成する比較基準電圧生成回路と、この比較基準電圧生成回路が生成した比較基準電圧Ｖ４と前記電流出力端子の端子電圧Ｖ２との差（誤差電圧）を求める誤差検出器とを備え、前記誤差電圧を前記外部機器用電源に対するフィードバック電圧ＦＢとして出力するように構成される。

ここで前記電流値設定部に与えられる前記出力指示値は、前記外部機器の負荷インピーダンスに応じて設定される。ちなみに前記出力指示値は、例えば前記電流出力回路の動作仕様を決定する上位機器、または専用のローダーやプロセッサ・モジュールの制御値から入力される。好ましくは前記出力指示値は、ｎビットのデジタル値として与えられ、前記電流値設定部は、前記ｎビットのデジタル値に応じたアナログ電圧を前記電流値設定電圧Ｖ３として生成するＤ／Ａ変換器からなる。

尚、前記外部機器用電源は、例えば前記フィードバック電圧ＦＢに基づいて出力電圧をフィードバック制御するスイッチング電源装置、具体的にはＤＣ／ＤＣコンバータからなり、その出力電圧を前記電流出力回路に対する電源電圧Ｖ１として生成して出力する。

また前記電流出力回路は、前記外部機器が接続される前記電流出力端子と、前記電源電圧Ｖ１が印加される電源端子との間に電流制限抵抗を介して介装されてオン抵抗が制御される、例えばＭＯＳ-ＦＥＴからなる半導体制御素子を備え、該半導体制御素子を介して前記電流出力端子から前記外部機器に出力する出力電流ＩＬの値を制御するように構成される。

また本発明に係るプログラマブルに構成されたコントローラは、例えば外部機器が接続される端子を有する１つ以上のアナログ電流出力モジュールを備え、前記１つ以上のアナログ電流出力モジュールのそれぞれに前述した構成の出力電流制御装置を備えて構成される。ここで前記アナログ電流出力モジュールは、例えば外部機器が接続される電流出力端子を備えたＩ／Ｏモジュールからなる。好ましくは前記１つ以上のアナログ電流出力モジュールは、電源モジュールから供給される主電源電圧を受けて当該モジュールのシステム用内部電源電圧、並びに前記出力電流制御装置に対するアナログ回路用電源電圧をそれぞれ生成して動作するものからなる。

上記構成の出力電流制御装置によれば、出力指示値に基づいて生成した電流値設定電圧Ｖ３と電流出力端子の端子電圧Ｖ２との差に基づいて前記外部機器用電源が生成する電源電圧Ｖ１をフィードバック制御する。特に設定された前記電流値設定電圧Ｖ３が大きくなるに伴って前記電流出力回路に印加される前記電源電圧Ｖ１と前記電流出力端子の端子電圧Ｖ２との差を小さくする。具体的には前記電流値設定電圧Ｖ３が小さく設定された場合には前記電流出力回路に印加される前記電源電圧Ｖ１と前記電流出力端子の端子電圧Ｖ２との差を大きくすると共に、前記電流値設定電圧Ｖ３が大きく設定された場合には前記電流出力回路に印加される前記電源電圧Ｖ１と前記電流出力端子の端子電圧Ｖ２との差を小さくする。

この結果、前記出力指示値に応じて前記電流出力回路に印加される電源電圧Ｖ１と前記電流出力端子の端子電圧Ｖ２との電圧差を応答性良く変更することができる。従って前記電流値設定電圧Ｖ３に従って前記電流出力回路から前記電流出力端子を介して外部機器に出力される出力電流ＩＬが切換えられた場合であっても、前記電流出力回路での発熱と損失とを低く抑えることができる。

即ち、本発明によればプロセッサ・モジュールやローダー等から与えられる出力指示値と外部機器の負荷インピーダンスとに応じて前記外部機器用電源が生成して前記電流出力回路に印加する電源電圧を応答性良く変更制御することができるので、前記電流出力回路、ひいては当該出力電流制御装置における発熱とその損失とを効果的に軽減することができる。この結果、例えば電流出力回路を構築するＭＯＳ-ＦＥＴ等の半導体制御素子の低電力容量化を図ると共に、当該出力電流制御装置、更にはプログラマブル・ロジック・コントローラ等に必要な電源容量を小さく抑えることが可能となる。更には前記電流出力回路の発熱を抑えることができるので、電流出力の多チャネル化を図ることも容易となる等の効果が奏せられる。

本発明の一実施形態に係る出力電流制御装置の概略構成図。 図１に示す出力電流制御装置における電圧制御回路の構成例を示す図。 図１に示す出力電流制御装置における出力指示値と電流値設定電圧Ｖ３との関係、および出力指示値と電源電圧Ｖ１との関係を示す図。 図１に示す出力電流制御装置における電流値設定電圧Ｖ３とこの電流値設定電圧Ｖ３に基づいて生成される比較基準電圧Ｖ４との関係、並びに負荷インピーダンスの変化に対する電流出力端子の端子電圧Ｖ２および電源電圧Ｖ１の関係を示す図。 本発明に係る出力電流制御装置における負荷インピーダンスの違いに対する出力電流ＩＬと電源電圧Ｖ１との関係を示す図。 本発明に係る出力電流制御装置での制御の下で出力指示値を変更した際の出力電流ＩＬの変化と電源電圧Ｖ１の変化を示す図。 本発明に係る出力電流制御装置における負荷インピーダンスの違いに対する出力電流ＩＬと電流出力回路の損失との関係を示す図。 プログラマブル・ロジック・コントローラの概略構成図。 プログラマブル・ロジック・コントローラが備える出力電流制御装置に組み込まれる従来の電流出力回路の構成例を示す図。 従来の出力電流制御装置における負荷インピーダンスの違いに対する出力電流ＩＬと電流出力回路の損失との関係を示す図。 端子電圧Ｖ２と電源電圧Ｖ１との電圧差を一定に保つ制御を行った際の負荷インピーダンスの違いによる前記出力電流ＩＬと前記端子電圧Ｖ２との関係を示す図。 端子電圧Ｖ２と電源電圧Ｖ１との電圧差を一定に保つ制御の下で出力指示値を変更した際の出力電流ＩＬの変化と電源電圧Ｖ１の変化を示す図。

以下、図面を参照して本発明の一実施形態に係る出力電流制御装置について説明する。

この出力電流制御装置は、図８に示したプログラマブル・ロジック・コントローラＰＬＣにおける複数のアナログ電流出力モジュールＭ（Ｍ１〜Ｍｎ）にそれぞれ搭載されるもので、その電流出力端子に接続される外部機器ＲＬ（ＲＬ１〜ＲＬｎ）に対して所定の電流を出力する役割を担う。尚、図８において符号ＯＣＣ（ＯＣＣ１〜ＯＣＣｎ）を付してそれぞれ示した出力電流制御装置を、ここでは本発明に係る出力電流制御装置１０として以下にその説明を進める。

図１は、前記アナログ電流出力モジュールＭに設けられるシステム用電源１１とアナログ回路用電源１２とを併記して示す本発明に係る出力電流制御装置１０の概略構成図である。ちなみに前記システム用電源１１は前記アナログ電流出力モジュールＭを構成するデジタル系の回路部に対する電源電圧、例えば直流５Ｖの電源電圧を生成する非絶縁型ＤＣ／ＤＣ変換器からなる。また前記アナログ回路用電源１２は、本発明に係る出力電流制御装置１０を含むアナログ回路系に対する、例えば直流３０Ｖの内部電源電圧を生成する絶縁型ＤＣ／ＤＣ変換器からなる。

本発明に係る出力電流制御装置１０は、該出力電流制御装置１０に設けられた電流出力端子ＣＯＴを介して、該電流出力端子ＣＯＴに接続された外部機器ＲＬに所定の出力電流ＩＬを供給する役割を担う。ちなみに前記出力電流制御装置１０は、前記直流３０Ｖの内部電源電圧を受けて動作し、後述する電流出力回路１３に印加する電源電圧Ｖ１を生成する外部機器用電源１４を備える。前記電流出力回路１３は、前記外部機器用電源１４から供給される前記電源電圧Ｖ１を受けて動作するもので、基本的には前述した図９に示した電流出力回路１と同様に前記定電流回路２と前記電流変換回路３とを備えて構成される。従ってここでは前記電流出力回路１３についての徒な説明の繰り返しを省略する。

更に前記出力電流制御装置１０は、前述したプロセッサ・モジュールやローダー等から入力される出力指示値に応じて前記電流出力回路１３から前記電流出力端子ＣＯＴを介して前記外部機器ＲＬに出力される出力電流ＩＬを制御する為の電流値設定電圧Ｖ３を生成する電流値設定部１９を備える。この電流値設定部１９は、例えばｎビットのデジタル信号からなる出力指示値を入力し、前記電流出力回路１３が出力する出力電流ＩＬの電流値を制御する為の電流値設定電圧Ｖ３を前記出力指示値に応じて生成するものである。前記電流値設定部１９が生成する前記電流値設定電圧Ｖ３は、例えば０％〜１００％の出力指示値に対応する０Ｖ〜５Ｖの電圧である。このような役割を担う前記電流値設定部１９は、例えばＤ／Ａ変換器からなる。

前記電流値設定部１９にて生成された前記電流値設定電圧Ｖ３は、前述したように定電流回路２と電流変換回路３とを備えた電流出力回路１３に与えられる。これによって前記電流出力回路１３は、基本的には該電流出力回路１３が前記電流出力端子ＣＯＴを介して前記外部機器ＲＬに出力する出力電流ＩＬを前記電流値設定電圧Ｖ３に応じて設定する。

ここで本発明に係る出力電流制御装置１０が特徴とすることろは、前記電流値設定部１９が設定した前記電流値設定電圧Ｖ３と、前記電流出力回路１３が前記外部機器ＲＬに出力する出力電流ＩＬによって前記電流出力端子ＣＯＴに生じる端子電圧Ｖ２との電圧差を求める電圧制御回路１５を備える点にある。この電圧制御回路１５は、前記電流値設定電圧Ｖ３と前記端子電圧Ｖ２との電圧差（誤差電圧）を、例えばＤＣ／ＤＣコンバータからなる前記外部機器用電源１４が生成する前記電源電圧Ｖ１を制御する為のフィードバック電圧ＦＢとして生成する。そして前記フィードバック電圧ＦＢに基づく前記外部機器用電源１４のフィードバック制御により、前記電流出力回路１３に供給される電源電圧Ｖ１が前記電流値設定電圧Ｖ３と前記端子電圧Ｖ２との電圧差（フィードバック電圧ＦＢ）に応じて可変設定されるようになっている。

このような作用を呈する前記電圧制御回路１５は、例えば図２に示すように比較基準電圧生成回路１６と、この比較基準電圧生成回路１６が生成した比較基準電圧Ｖ４と、バッファアンプ１７を介して検出される前記電流出力端子ＣＯＴの端子電圧Ｖ２との電圧差を求める誤差検出器１８とを備えて構成される。ちなみに前記比較基準電圧生成回路１６は、前記電流値設定電圧Ｖ３を入力するバッファアンプ１６ａと、例えば１０Ｖの内部基準電圧を入力するバッファアンプ１６ｂとを備える。そして前記比較基準電圧生成回路１６は、前記バッファアンプ１６ａ,１６ｂの各出力電圧の電圧差を分圧抵抗Ｒａ,Ｒｂを介して抵抗分割することで、前記内部基準電圧を基準として前記電流値設定電圧Ｖ３に応じた前記比較基準電圧Ｖ４を生成するように構成される。

また前記電圧制御回路１５を構成する前記誤差検出器１８は、バッファアンプ１７を介して検出される前記電流出力端子ＣＯＴの端子電圧Ｖ２と前記比較基準電圧Ｖ４との誤差電圧を求め、この誤差電圧を前記外部機器用電源１４に与えるフィードバック電圧ＦＢとして求める。そして前記外部機器用電源１４は、前記電源電圧Ｖ１が前記フィードバック電圧ＦＢと等しくなるようにその出力電圧である前記電源電圧Ｖ１をフィードバック制御する。この結果、前記外部機器ＲＬの負荷インピーダンスに応じて生起される前記電流出力端子ＣＯＴの端子電圧Ｖ２と前記比較基準電圧Ｖ４との電圧差に応じて前記電流出力回路１３に印加される電源電圧Ｖ１が変更される。

このように構成された出力電流制御装置１０においては、例えば０ｍＡから２０ｍＡに至る出力電流ＩＬの設定を指示する前記出力指示値に対して、前述したＤ／Ａ変換器からなる前記電流値設定部１９は、例えば図３(ａ)に示すように前記電流値設定電圧Ｖ３を生成する。そして前記外部機器用電源１４は、基本的には前記電流値設定電圧Ｖ３と前記端子電圧Ｖ２との電圧差に応じて、例えば図３(ｂ)に示すように前記電源電圧Ｖ１を変化させる。換言すれば前記電流値設定電圧Ｖ３が大きく設定されるに伴って前記電流値設定電圧Ｖ３と前記端子電圧Ｖ２との電圧差が小さくなるように制御され、この電圧差に応じて前記電源電圧Ｖ１が制御される。

尚、図３(ｂ)において前記出力電流ＩＬを２０ｍＡに設定したときに前記外部機器用電源１４が生成する電源電圧Ｖ１は３Ｖに設定されている。この３Ｖの電源電圧Ｖ１は、前記負荷インピーダンスが０Ωで前記電流出力端子ＣＯＴに生じる端子電圧Ｖ２が０Ｖのときにおける前記電流出力回路１３の動作を、特に該電流出力回路１３を構成する前述したＭＯＳ-ＦＥＴからなる半導体制御素子３ａの動作を保証し、該半導体制御素子３ａによる電流制限機能を維持する上での最低の電源電圧である。

即ち、前記電圧制御回路１５を構成する前記比較基準電圧生成回路１６は、例えば図４(ａ)に示すように前記電流値設定電圧Ｖ３に応じた前記比較基準電圧Ｖ４を生成する。この比較基準電圧Ｖ４は、前記出力指示値が０％で最大電圧となり、前記出力指示値が１００％のときに最小電圧となる、前記電流値設定電圧Ｖ３を反転した電圧である。この比較基準電圧Ｖ４と、前記電流出力端子ＣＯＴの端子電圧Ｖ２との電圧差が前記誤差検出器１８を介して求められて前記外部機器用電源１４に対するフィードバック電圧ＦＢとして出力される。

そして前記外部機器用電源１４は、前述したように前記電源電圧Ｖ１が前記フィードバック電圧ＦＢと等しくなるようにその出力電圧である前記電源電圧Ｖ１をフィードバック制御する。この結果、例えば図４(ｂ)に示すように前記外部機器ＲＬの負荷インピーダンスに応じて変化する前記電流出力端子ＣＯＴの端子電圧Ｖ２と、そのときに与えられている前記電流値設定電圧Ｖ３に応じて前記電流出力回路１３に印加される電源電圧Ｖ１が変更される。

具体的には出力電流ＩＬを０ｍＡから２０ｍＡの範囲で変更可能な前記電流出力回路１３に対して前記出力指示値が０％で出力電流ＩＬが０ｍＡに設定されている場合、図４(ｂ)に特性Ａとして示すように前記外部機器用電源１４は負荷インピーダンスの如何に拘わることなく、例えば２４Ｖの一定の電源電圧Ｖ１を生成する。即ち、前記電流出力端子ＣＯＴの端子電圧Ｖ２に対して電圧差が大きい前記電源電圧Ｖ１を生成する。

また前記出力指示値が５０％で出力電流ＩＬが１０ｍＡに設定されている場合には、図４(ｂ)に特性Ｂとして示すように前記外部機器用電源１４は前記負荷インピーダンスが０Ωのときには、前記出力指示値が０％に設定されているときの電源電圧Ｖ１よりも低い、例えば１１Ｖの電源電圧Ｖ１を生成する。そして負荷インピーダンスが大きくなるに従って前記電流出力端子ＣＯＴに生じる端子電圧Ｖ２が高くなるので、前記外部機器用電源１４は前記端子電圧Ｖ２との電圧差を維持しながら該端子電圧Ｖ２の上昇に伴って前記電源電圧Ｖ１を２４Ｖまで高くする。そして前記電源電圧Ｖ１が２４Ｖまで高められた後には、前記外部機器用電源１４は前記負荷インピーダンスが更に大きくなっても２４Ｖの電源電圧Ｖ１を維持する。

更に前記出力指示値が１００％で出力電流ＩＬが２０ｍＡに設定されている場合には、前記外部機器用電源１４は図４(ｂ)に特性Ｃとして示すように前記負荷インピーダンスが０Ωのときには、前記出力指示値が５０％に設定されているときの電源電圧Ｖ１よりも更に低い、例えば３Ｖの電源電圧Ｖ１を生成する。そして負荷インピーダンスが大きくなるに従って前記電流出力端子ＣＯＴに生じる端子電圧Ｖ２が高くなるので、前記外部機器用電源１４は前記端子電圧Ｖ２との電圧差を維持しながら該端子電圧Ｖ２の上昇に伴って前記電源電圧Ｖ１を２４Ｖまで高くする。そして前記電源電圧Ｖ１が２４Ｖまで高められた後には、前記出力指示値が５０％のときと同様に前記外部機器用電源１４は前記負荷インピーダンスが更に大きくなっても２４Ｖの電源電圧Ｖ１を維持する。

この際、前記負荷インピーダンスが或る程度大きくなると前記電流出力回路１３におけるＭＯＳ-ＦＥＴ３ａが有する電流制限機能の働きによって前記出力電流ＩＬが徐々に低下する。そして前記電流出力回路１３によって前記出力電流ＩＬが０ｍＡに制限された後には、前記端子電圧Ｖ２は前記電流制限機能が働いている前記電流出力回路１３での電圧降下分だけ前記２４Ｖの電源電圧Ｖ１よりも低い電圧に維持される。

ちなみに前記出力電流ＩＬと前記端子電圧Ｖ２との関係は、図１１に示したように前記出力電流ＩＬの増加に伴って前記端子電圧Ｖ２が高くなる。このような端子電圧Ｖ２の変化に対して、本発明に係る出力電流制御装置１０においては前述したように出力電流ＩＬを設定する前記電流値設定電圧Ｖ３に応じて前記電源電圧Ｖ１と前記電流出力端子ＣＯＴの端子電圧Ｖ２との電圧差を変更している。

特に出力電流ＩＬが小さく設定された場合には、上記電圧差が大きくなるように前記電源電圧Ｖ１を設定し、逆に出力電流ＩＬが大きく設定された場合には、上記電圧差が小さくなるように前記電源電圧Ｖ１を設定している。この結果、後述するように前記電流出力回路１３に印加する電源電圧Ｖ１に余裕を持たせながら出力電流ＩＬを速やかに切換えることを可能としている。更には前記電流出力回路１３での発熱を伴う損失を効果的に軽減するものとなっている。

具体的には図５に負荷インピーダンスの違いによる前記出力電流ＩＬと前記電源電圧Ｖ１との関係を示すように、本発明では負荷インピーダンスが小さくなる程、前記出力電流ＩＬの増大に伴って前記電源電圧Ｖ１が低くなるように制御している。この結果、前記出力指示値に従って前記出力電流ＩＬを小さく設定する場合には、前記電源電圧Ｖ１と前記端子電圧Ｖ２の電圧差が大きく設定され、前記出力電流ＩＬを大きくするに従って前記電源電圧Ｖ１と前記端子電圧Ｖ２の電圧差が小さくなるように設定される。

従って前記出力指示値を変更して前記出力電流ＩＬを、例えば０ｍＡから２０ｍＡに切換えたとしても０ｍＡの出力電流ＩＬを得るときの前記電源電圧Ｖ１と前記端子電圧Ｖ２の電圧差が大きくなるように設定されているので、図６に示すように前記電源電圧Ｖ１が不足する事態が生じることがない。しかも前記出力指示値を変更した際、図６に示すように該出力指示値の変更に伴って出力電流ＩＬが速やかに切換えられ、その後、前記端子電圧Ｖ２の高まりに伴って前記電源電圧Ｖ１が次第に低下する。そして前記出力電流ＩＬが変更された電流値に達した後、前記電流出力回路１３の電流制限機能の範囲内で出力電流ＩＬが増加しても、これに伴う前記端子電圧Ｖ２の高まりに追従して前記電源電圧Ｖ１が高められる。尚、仮に短絡事故に起因して前記出力電流ＩＬが増加する事態が生じても、そのときの出力電流ＩＬは前記電流出力回路１３の電流制限機能により制限される。

従って本発明に係る出力電流制御装置１０によれば前記出力指示値を変更しても、変更された出力指示値に応じて時間遅れなく出力電流ＩＬを速やかに切換えることができる。そして前述した如く前記電流値設定電圧Ｖ３と前記端子電圧Ｖ２とに基づいて前記電源電圧Ｖ１を可変するので、負荷インピーダンスの違いに拘わりなく前記電流出力回路１３における損失（消費電力）を最小限に抑えることができる。特に負荷インピータンスが低い場合における前記電流出力回路１３での発熱を効果的に抑えることができる。

図７は本発明に係る出力電流制御装置１０での負荷インピーダンスの違いによる前記出力電流ＩＬと前記電流出力回路１３における損失との関係を示している。この図７に示すように本発明に係る出力電流制御装置１０によれば、負荷インピーダンスが０Ω〜７５０Ωの定格範囲内であれば出力指示値に基づいて出力電流ＩＬを変更しても、例えば出力電流ＩＬが略１４ｍＡのときの損失が最大で略０.１７Ｗとなるだけである。そして前記出力電流ＩＬが１４ｍＡよりも低いとき、および前記１４ｍＡよりも高いときの損失をより小さく抑えることができる。また仮に前記負荷インピーダンスが１０００Ωであっても、その損失を十分に低く抑えることができる。

従って本発明によれば、負荷インピーダンスの変化に拘わることなく前記出力電流制御装置１０での発熱を伴う損失を効果的に抑制することができる。しかも出力指示値に従って出力電流ＩＬの大幅な変更が指示された場合であっても、追従性良く速やかに前記出力電流ＩＬを切換えることができる。従って上述した構成の複数の出力電流制御装置１０を前記プログラマブル・ロジック・コントローラＰＬＣの前記アナログ電流出力モジュールＭに組み込んで電流出力の多チャネル化を図る場合であっても、該アナログ電流出力モジュールＭ内での発熱が殆ど問題となることはない。従って複数のアナログ電流出力モジュールＭを備えたプログラマブル・ロジック・コントローラＰＬＣを構成する上で、前記出力電流制御装置１０を採用することは非常に有利である。

ここで上記説明はプログラマブル・ロジック・コントローラＰＬＣを例に説明したが、冗長化機能が強化されたＤＣＳ（Distributed Control System：分散型制御システム、或いは分散型制御装置）でも同様な効果を奏する。ちなみに一般的なＦＡ（Factory Automation）システムでは機器を制御する制御装置としてＰＬＣが用いられることが多く、高信頼性を要求されるプラント設備では制御装置としてＤＣＳが用いられることが多い。従って本発明では、機器を制御する制御装置、換言すればプログラマブルに構成されたコントローラとしてＰＬＣやＤＣＳを含むこととする。

尚、本発明は上述した実施形態に限定されるものではない。例えば前記出力電流制御装置１０の出力電流ＩＬの設定範囲や前記電流出力回路１３に印加する電源電圧Ｖ１の可変範囲は、前記電流出力端子ＣＯＴに接続する外部機器ＲＬの仕様に応じて定めれば良いものである。また前記電流出力回路１３に設けられる半導体制御素子としては、前述したＭＯＳ-ＦＥＴに限られるものではなく、バイポーラ・トランジスタやジャンクション型のＦＥＴ、更にはＩＧＢＴ等であっても良い。更に前記電流出力回路１３や前記電圧制御回路１５の構成についても前述した実施形態に限定されるものではなく、種々変形可能なことは言うまでもない。要は本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１０ 出力電流制御装置
１１ システム用電源
１２ アナログ回路用電源
１,１３ 電流出力回路
２ 定電流回路
３ 電流変換回路
１５ 電圧制御回路
１６ 比較基準電圧生成回路
１７ バッファアンプ
１８ 誤差検出器
１９ 電流値設定部（Ｄ／Ａ変換器）
Ｖ１ 電源電圧
Ｖ２ 端子電圧
Ｖ３ 電流値設定電圧
Ｖ４ 比較基準電圧
ＩＬ 出力電流
ＰＬＣ プログラマブル・ロジック・コントローラ
ＰＳ 電源モジュール
Ｍ（Ｍ１〜Ｍｎ） アナログ電流出力モジュール
ＲＬ（ＲＬ１〜ＲＬｎ） 外部機器
ＯＣＣ（ＯＣＣ１〜ＯＣＣｎ） 出力電流制御装置
ＣＯＴ 電流出力端子

Claims (8)

1. 外部機器用電源から供給される電源電圧を受けて動作して電流出力端子を介して外部機器に電流を出力する電流出力回路と、
   出力指示値に基づいて前記電流出力回路を制御して前記外部機器が出力する電流の値を決定する電流値設定電圧を設定する電流値設定部と、
   この電流値設定部が設定した前記電流値設定電圧と前記電流出力端子の端子電圧とに基づいて前記外部機器用電源が生成する前記電源電圧を可変制御する電圧制御回路とを具備し、
   前記電圧制御回路は、設定される前記電流値設定電圧が大きくなるに伴って前記電流出力回路に印加される前記電源電圧と前記電流出力端子の端子電圧との差を小さくすることを特徴とする出力電流制御装置。
2. 前記電圧制御回路は、前記電流値設定電圧と前記電流出力端子の端子電圧との差に基づいて前記電源電圧を生成する前記外部機器用電源をフィードバック制御するものである請求項１に記載の出力電流制御装置。
3. 前記外部機器用電源は、前記電流出力端子の端子電圧の低下に連動して該外部機器用電源が生成する前記電源電圧を低下させて前記電流出力端子を介する出力電流を抑制する保護機能を備えたものである請求項１に記載の出力電流制御装置。
4. 前記電圧制御回路は、前記電流値設定電圧に基づいて出力電流値を決定する比較基準電圧を生成する比較基準電圧生成回路と、この比較基準電圧生成回路が生成した比較基準電圧と前記電流出力端子の端子電圧との誤差電圧を求める誤差検出器とを備え、前記誤差電圧を前記外部機器用電源に対するフィードバック電圧として出力するものである請求項１に記載の出力電流制御装置。
5. 前記電流値設定部に与えられる前記出力指示値は、前記外部機器の負荷インピーダンスに応じて設定されるものである請求項１に記載の出力電流制御装置。
6. 前記外部機器用電源は、前記フィードバック電圧に基づいて出力電圧をフィードバック制御するスイッチング電源装置からなり、前記出力電圧を前記電流出力回路に対する電源電圧として出力するものである請求項１に記載の出力電流制御装置。
7. 前記電流出力回路は、前記外部機器が接続される前記電流出力端子と、前記電源電圧が印加される電源端子との間に電流制限抵抗を介して介装されてオン抵抗が制御される半導体制御素子を備え、該半導体制御素子を介して前記電流出力端子から前記外部機器に供給する出力電流を制御するものである請求項１に記載の出力電流制御装置。
8. 前記外部機器が接続される端子を有する１以上のアナログ電流出力モジュールを備え、前記１以上のアナログ電流出力モジュールのそれぞれに請求項１〜７のいずれかに記載の出力電流制御装置を設けたことを特徴とするプログラマブルに構成されたコントローラ。