JP2011141274A - ユニバーサルチャネルインタフェース試験回路及びシステム - Google Patents
ユニバーサルチャネルインタフェース試験回路及びシステム Download PDFInfo
- Publication number
- JP2011141274A JP2011141274A JP2010287113A JP2010287113A JP2011141274A JP 2011141274 A JP2011141274 A JP 2011141274A JP 2010287113 A JP2010287113 A JP 2010287113A JP 2010287113 A JP2010287113 A JP 2010287113A JP 2011141274 A JP2011141274 A JP 2011141274A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- circuit
- channel circuit
- universal interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 127
- 238000005259 measurement Methods 0.000 claims description 17
- 230000003068 static effect Effects 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000013480 data collection Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】試験回路は、単一の自動試験システム内の複数のユニバーサルインタフェースチャネル回路210を用いて、電子回路又は装置を試験を行う。単一のデータ収集回路120を、1つ又は複数のユニバーサルインタフェースチャネル回路210に結合する。各ユニバーサルインタフェースチャネル回路210は、様々な試験信号のうちの1つをDUTに供給することを、データ収集回路120から個別に命令する。
【選択図】図2
Description
110 プロセッサ
115 コンピューティング装置
120 データ収集回路
125 バス
200 ユニバーサルインタフェースチャネル基板
205 デジタルI/O装置
210 ユニバーサルインタフェースチャネル回路
212 試験ノード
215 デジタルアナログ変換回路
220 スイッチング装置
Claims (10)
- ユニバーサルインタフェースチャネル回路(210)であって、
第1の試験信号を収容するように構成された第1の経路と、
第2の試験信号を収容するように構成された第2の経路と、
試験ノード(212)と、
スイッチング装置(220)と、を備え、
前記ユニバーサルインタフェースチャネル回路(210)は、前記第1の試験信号を供給するように構成された、第1のI/O装置(120)と、前記第2の試験信号を供給するように構成された、第2のI/O装置(205)とに結合されており、前記第1のI/O装置(120)は、前記スイッチング装置(220)が前記第1の経路又は前記第2の経路のうちの一方を前記試験ノード(212)に選択的に結合するように、前記スイッチング装置(220)を制御する、
ユニバーサルインタフェースチャネル回路(210)。 - 前記第1の試験信号は、デジタル入力信号、デジタル出力信号、静的アナログ信号、アナログ入力信号、アナログ出力信号、オシロスコープ信号、デジタルマルチメータ信号、カウンタ/タイマ信号、又は比較器信号のうちの1つを含む、先行する請求項に記載のユニバーサルインタフェースチャネル回路(210)。
- 前記第2の試験信号は、デジタル入力信号、デジタル出力信号、静的アナログ信号、アナログ入力信号、アナログ出力信号、オシロスコープ信号、デジタルマルチメータ信号、カウンタ/タイマ信号、又は比較器信号のうちの1つを含む、先行する請求項のいずれかに記載のユニバーサルインタフェースチャネル回路(210)。
- 前記ユニバーサルインタフェースチャネル回路(210)は、チャネル回路基板(200)上にあり、前記チャネル回路基板(200)は、複数のユニバーサルインタフェースチャネル回路(210)を含む、先行する請求項のいずれかに記載のユニバーサルインタフェースチャネル回路(210)。
- 前記第1のI/O装置は、前記複数のユニバーサルインタフェースチャネル回路のそれぞれに別々の第1の試験信号を供給するように構成された、請求項4に記載のユニバーサルインタフェースチャネル回路(210)。
- 前記第2のI/O装置(205)は、前記複数のユニバーサルインタフェースチャネル回路(210)のそれぞれに同じ第2の試験信号を供給するように構成された、請求項4又は5に記載のユニバーサルインタフェースチャネル回路(210)。
- 前記第1のI/O装置(120)は、複数の第1の電気接点を通して複数のアナログ出力信号を供給することと、複数の第2の電気接点を通して複数のアナログ入力信号を供給することと、を行うように構成されたデータ収集回路(120)であり、前記第2のI/O装置(205)は、デジタル出力信号及びデジタル入力信号を供給するように構成されたデジタルI/O装置(205)であり、前記ユニバーサルインタフェースチャネル回路(210)は、試験システム(100)の一部分であり、前記試験システム(100)は、
静的アナログ信号を供給するように構成されたデジタルアナログ変換回路(215)と、
複数のチャネル回路と、を備え、前記各チャネル回路は、前記複数の第1の電気接点と結合された複数の第1の経路と、前記複数の第2の電気接点と結合された複数の第2の経路と、前記デジタル入力信号を収容するように構成された第3の経路と、前記デジタル出力信号及び前記静的アナログ信号を収容するように構成された第4の経路と、スイッチング装置(220)と、試験ノード(212)と、を備え、
前記各チャネル回路の前記スイッチング装置(220)は、前記複数の第1の経路、前記複数の第2の経路、前記第3の経路、又は前記第4の経路のうちの1つを前記試験ノード(212)に選択的に結合するように構成された、
先行する請求項のいずれかに記載のユニバーサルインタフェースチャネル回路(210)。 - 前記複数のチャネル回路のうちの少なくとも1つが、シングルエンデッドのデジタルマルチメータ測定又はオシロスコープ測定の実施に用いられる、請求項7に記載の試験回路。
- 前記複数のチャネル回路は、第1のチャネル回路及び第2のチャネル回路を備え、前記第1のチャネル回路は、差動のデジタルマルチメータ測定又はオシロスコープ測定の正側の経路として動作するように構成されており、前記第2のチャネル回路は、差動のデジタルマルチメータ測定又はオシロスコープ測定の負側の経路として動作するように構成されている、請求項7に記載の試験回路。
- 前記複数のチャネル回路は、第1のチャネル回路、第2のチャネル回路、及び第3のチャネル回路を備え、前記第1のチャネル回路は、3相波形の第1の区間を収容するように構成されており、前記第2のチャネル回路は、前記3相波形の第2の区間を収容するように構成されており、前記第3のチャネル回路は、前記3相波形の第3の区間を収容するように構成されている、請求項7に記載の試験回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/683,064 US7969171B1 (en) | 2010-01-06 | 2010-01-06 | Test circuit and system |
US12/683,064 | 2010-01-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011141274A true JP2011141274A (ja) | 2011-07-21 |
JP5767470B2 JP5767470B2 (ja) | 2015-08-19 |
Family
ID=44169391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010287113A Active JP5767470B2 (ja) | 2010-01-06 | 2010-12-24 | ユニバーサルチャネルインタフェース試験回路及びシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7969171B1 (ja) |
JP (1) | JP5767470B2 (ja) |
CN (1) | CN102183725B (ja) |
CH (1) | CH702504B1 (ja) |
DE (1) | DE102010061566B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014532862A (ja) * | 2011-10-28 | 2014-12-08 | テラダイン・インコーポレーテッドTeradyne Incorporated | 構成可能なインターフェースを有する試験機器 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103376404B (zh) * | 2012-04-27 | 2017-06-13 | 富泰华工业(深圳)有限公司 | 芯片的输入/输出接口识别方法 |
CN109212270B (zh) * | 2017-06-30 | 2024-07-23 | 嘉兴鹏武电子科技有限公司 | 一种测试装置 |
CN110389262B (zh) * | 2018-04-17 | 2022-11-18 | 京元电子股份有限公司 | 测量结构 |
CN113820992B (zh) * | 2020-06-19 | 2023-10-10 | 泰科电子(上海)有限公司 | 数字输入和输出信号测试平台 |
CN113515419A (zh) * | 2021-06-29 | 2021-10-19 | 北京航天光华电子技术有限公司 | 多路数据自动采集系统及方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0921846A (ja) * | 1995-07-06 | 1997-01-21 | Hitachi Ltd | 検査装置 |
JP3069195U (ja) * | 1999-11-24 | 2000-06-06 | 株式会社アドバンテスト | 半導体試験装置 |
JP2002535624A (ja) * | 1999-01-15 | 2002-10-22 | クリーダンス システムズ コーポレイション | リアルタイムで分岐処理をする集積回路テスタ |
US20040113642A1 (en) * | 2002-12-17 | 2004-06-17 | Renesas Technology Corp. | Interface circuit coupling semiconductor test apparatus with tested semiconductor device |
JP2005195592A (ja) * | 2003-12-31 | 2005-07-21 | Teradyne Inc | 並列ソース/チャプチャ・アーキテクチャ |
US20060270357A1 (en) * | 2005-05-27 | 2006-11-30 | Puente Edmundo D L Sr | Channel switching circuit |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646299A (en) * | 1983-08-01 | 1987-02-24 | Fairchild Semiconductor Corporation | Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits |
US4746855A (en) * | 1984-03-14 | 1988-05-24 | Teradyne, Inc. | Relay multiplexing for circuit testers |
US4760330A (en) * | 1986-06-06 | 1988-07-26 | Northern Telecom Limited | Test system with shared test instruments |
US4908576A (en) * | 1987-09-08 | 1990-03-13 | Jackson Daniel K | System for printed circuit board testing |
FR2648916B1 (fr) | 1989-06-27 | 1991-09-06 | Cit Alcatel | Agencement de test de cartes a circuit imprime et son application au test de cartes a circuit imprime formant un equipement de multiplexage-demultiplexage de signaux numeriques |
US5101161A (en) * | 1990-10-12 | 1992-03-31 | Boston Edison Company | Non-destructive status determination for electric power cables |
JPH04212524A (ja) * | 1990-12-06 | 1992-08-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US5406197A (en) * | 1992-07-31 | 1995-04-11 | International Business Machines Corporation | Apparatus for controlling test inputs of circuits on an electronic module |
US5357191A (en) * | 1992-11-09 | 1994-10-18 | Probot, Inc. | Method and apparatus for testing circuit boards |
US5864565A (en) * | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
US5504432A (en) * | 1993-08-31 | 1996-04-02 | Hewlett-Packard Company | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
US5570027A (en) * | 1995-04-19 | 1996-10-29 | Photocircuits Corporation | Printed circuit board test apparatus and method |
US6054863A (en) * | 1996-09-11 | 2000-04-25 | International Business Machines Corporation | System for testing circuit board integrity |
US6453435B1 (en) * | 1998-12-29 | 2002-09-17 | Fujitsu Network Communications, Inc. | Method and apparatus for automated testing of circuit boards |
US6542844B1 (en) * | 2000-08-02 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits |
US6940271B2 (en) * | 2001-08-17 | 2005-09-06 | Nptest, Inc. | Pin electronics interface circuit |
US7174490B2 (en) * | 2002-04-12 | 2007-02-06 | Broadcom Corporation | Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices |
US6731217B1 (en) * | 2002-09-13 | 2004-05-04 | Michael A. Warner | Electrical circuit tester |
US7154257B2 (en) * | 2002-09-30 | 2006-12-26 | Intel Corporation | Universal automated circuit board tester |
WO2004054112A1 (en) | 2002-12-09 | 2004-06-24 | Analog Devices, Inc. | A multi-channel integrated circuit comprising a plurality of dacs, and a method for monitoring the output of the dacs |
US7505862B2 (en) | 2003-03-07 | 2009-03-17 | Salmon Technologies, Llc | Apparatus and method for testing electronic systems |
US7672805B2 (en) | 2003-11-26 | 2010-03-02 | Advantest Corporation | Synchronization of modules for analog and mixed signal testing in an open architecture test system |
CN1292257C (zh) * | 2004-07-07 | 2006-12-27 | 株洲时代电子技术有限公司 | 一种养路机械电子插件自动测试系统 |
CN100392420C (zh) * | 2005-03-17 | 2008-06-04 | 上海华虹集成电路有限责任公司 | 非接触式应用芯片的多通道测试仪 |
US7500162B2 (en) * | 2005-06-02 | 2009-03-03 | Cpu Technology, Inc. | Sourcing internal signals to output pins of an integrated circuit through sequential multiplexing |
CN201054601Y (zh) * | 2007-02-17 | 2008-04-30 | 上海一诺仪表有限公司 | 远程终端设备模块 |
CN101592706B (zh) * | 2009-07-08 | 2011-05-18 | 天津渤海易安泰电子半导体测试有限公司 | 数字模拟混合信号芯片测试卡 |
-
2010
- 2010-01-06 US US12/683,064 patent/US7969171B1/en active Active
- 2010-12-24 JP JP2010287113A patent/JP5767470B2/ja active Active
- 2010-12-27 DE DE102010061566.8A patent/DE102010061566B4/de active Active
-
2011
- 2011-01-03 CH CH00006/11A patent/CH702504B1/de unknown
- 2011-01-06 CN CN201110007931.0A patent/CN102183725B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0921846A (ja) * | 1995-07-06 | 1997-01-21 | Hitachi Ltd | 検査装置 |
JP2002535624A (ja) * | 1999-01-15 | 2002-10-22 | クリーダンス システムズ コーポレイション | リアルタイムで分岐処理をする集積回路テスタ |
JP3069195U (ja) * | 1999-11-24 | 2000-06-06 | 株式会社アドバンテスト | 半導体試験装置 |
US20040113642A1 (en) * | 2002-12-17 | 2004-06-17 | Renesas Technology Corp. | Interface circuit coupling semiconductor test apparatus with tested semiconductor device |
JP2005195592A (ja) * | 2003-12-31 | 2005-07-21 | Teradyne Inc | 並列ソース/チャプチャ・アーキテクチャ |
US20060270357A1 (en) * | 2005-05-27 | 2006-11-30 | Puente Edmundo D L Sr | Channel switching circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014532862A (ja) * | 2011-10-28 | 2014-12-08 | テラダイン・インコーポレーテッドTeradyne Incorporated | 構成可能なインターフェースを有する試験機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5767470B2 (ja) | 2015-08-19 |
CN102183725B (zh) | 2015-09-09 |
CH702504B1 (de) | 2015-12-31 |
US7969171B1 (en) | 2011-06-28 |
US20110163760A1 (en) | 2011-07-07 |
CN102183725A (zh) | 2011-09-14 |
CH702504A2 (de) | 2011-07-15 |
DE102010061566B4 (de) | 2022-02-10 |
DE102010061566A1 (de) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767470B2 (ja) | ユニバーサルチャネルインタフェース試験回路及びシステム | |
JP2010263531A (ja) | A/d変換回路及びテスト方法 | |
US6768349B2 (en) | Multiple-output arbitrary waveform generator and mixed lsi tester | |
US20190146050A1 (en) | Self-Calibration of Source-Measure Unit via Capacitor | |
Schwendemann et al. | A modular converter-and signal-processing-platform for academic research in the field of power electronics | |
EP2267561B1 (en) | Programmable and reconfigurable hardware for real power system emulation | |
US20010052766A1 (en) | Apparatus for simulating electrical components | |
US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
US9720032B2 (en) | Automated test platform for testing short circuits | |
RU2657728C1 (ru) | Автоматизированная контрольно-проверочная аппаратура интегрированной информационно-управляющей системы беспилотного летательного аппарата | |
JP2009053007A (ja) | 半導体装置の試験方法、中継回路、及びプローブカード | |
CN106649001B (zh) | Cpci总线背板测试系统 | |
JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
JP2003107128A (ja) | 半導体試験装置及び試験方法 | |
Spinner et al. | Parallel Mixed Signal Testing as an Embedded Instrument | |
RU2225013C2 (ru) | Автоматизированная система контроля электрических величин аппаратуры электронной | |
KR20190048648A (ko) | Can 신호 분배 장치 및 이를 구비한 can 통신 시뮬레이션 장치 | |
EP3073599A1 (en) | Method for testing electric system and electric system | |
CN110389262B (zh) | 测量结构 | |
Basta et al. | Enhancement of Circuit Theory Course Using Low-Cost Software-Defined Instruments | |
WO2019175970A1 (ja) | 電子回路 | |
DE102021103884A1 (de) | Testen mindestens eines Fahrzeug-Steuergeräts | |
Msuya et al. | Integration of a low cost switching mechanism into the NI ELVIS iLab Shared Architecture platform | |
WO2020219362A1 (en) | Power electronics based reconfigurable load tester | |
CN109581017A (zh) | 多功能数字式瞬态响应测试仪 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140618 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140912 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5767470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |