CN102183725B

CN102183725B - 通用通道接口测试电路和系统

Info

Publication number: CN102183725B
Application number: CN201110007931.0A
Authority: CN
Inventors: E·W·劳斯; P·D·凯利
Original assignee: General Electric Co
Current assignee: General Electric Co PLC
Priority date: 2010-01-06
Filing date: 2011-01-06
Publication date: 2015-09-09
Anticipated expiration: 2031-01-06
Also published as: JP2011141274A; CH702504A2; DE102010061566B4; CN102183725A; JP5767470B2; US20110163760A1; US7969171B1; DE102010061566A1; CH702504B1

Abstract

公开一种用于通过施加并且监测到DUT的测试信号来测试电子电路或其他被测试装置(DUT)的一个或多个电性质的测试电路和系统(100)。该测试电路(100)可以利用在单个自动化测试系统中的多个通用接口通道电路(210)以提供用于测试电子电路或装置的具有许多优势的唯一和灵活的方式。单个数据采集电路(120)可以耦合于一个或多个通用接口通道电路(210)。该通用接口通道电路(210)中的每个可以由该数据采集电路(120)独立命令以按期望提供多种测试信号中的一个给DUT。

Description

通用通道接口测试电路和系统

技术领域

本发明大体上涉及用于测试电子电路和装置的自动化测试系统，并且更具体地涉及配置成提供多种不同测试信号给装置的测试电路和系统。

背景技术

自动化的测试系统用于通过施加并且监测到电子电路或装置(在下文中通称为被测试装置(DUT))的测试信号来测试电子电路和装置的一个或多个电性质。在典型的自动化测试系统中，一个或多个电测试信号提供给DUT的各种节点并且监测DUT的各种输出。该测试信号典型地从将测试系统耦合于DUT的通道接口电路来施加。

常规的自动化测试系统典型地包含多个昂贵的数据采集电路以覆盖并且测试很多种可用电子电路。这些数据采集电路可以包括多通道模拟输出卡、多通道模拟输入卡、多通道数字输出卡、多通道数字输入卡、示波器卡、数字万用表(DMM)卡、波形发生器卡、计数器/计时器卡和/或其他适合的数据采集电路。另外，更多高级系统中的许多典型地包含中继多路复用器/扫描仪卡，其允许一次建立四至十六个可编程通道接口连接。这样的测试系统要求增加数量的部件和电缆，导致测试电路设计的增加的尺寸、成本和复杂性。

从而，需要有提供测试很多种电子电路和装置的功能能力并且包括当命令时提供任何期望的测试信号而不改变布线的能力的测试电路，其克服上文提到的劣势。

发明内容

本发明的方面和优势将在下列说明中部分阐述，或可通过该说明是明显的，或可通过本发明的实践学习。

本公开的一个示范性实施例针对通用接口通道电路。该通用接口通道电路包括配置成接纳第一测试信号的第一路径和配置成接纳第二测试信号的第二路径。该通用接口通道电路进一步包括测试节点和开关装置。该通用接口通道电路耦合于配置成提供第一测试信号的第一I/O装置和配置成提供第二测试信号的第二I/O装置。该第一I/O装置控制该通用接口通道电路的开关装置以选择性地将第一路径或第二路径中的一个耦合于测试节点。

本公开的另一个示范性实施例针对系统。该系统包括配置成提供第一测试信号的数据采集电路和耦合于该数据采集电路的通道电路板。该通道电路板包括多个通道电路和I/O装置。该I/O装置配置成提供第二测试信号给多个通道电路中的每个。每个通道电路包括配置成接纳第一测试信号的第一路径和配置成接纳第二测试信号的第二路径、测试节点和配置成选择性地将第一路径或第二路径中的一个耦合于测试节点的开关装置。该I/O装置配置成独立控制每个通道电路的开关装置。

可以对本公开的这些示范性实施例做出变化和修改。

本发明的这些和其他特征、方面和优势将参照下列说明和附上的权利要求变得更好理解。包含在本说明书中并且构成本说明书的部分的附图图示本发明的实施例并且与说明一起服务于解释本发明的原理。

附图说明

针对本领域内技术人员，本发明的完全和实现用的公开(包括其最佳模式)在该说明书中阐述，其参照附图，其中：

图1提供根据本公开的一个示范性实施例的示范性测试系统的框图；以及

图2提供根据本公开的一个示范性实施例的示范性测试系统的部分的电路图。

具体实施方式

现在将详细参考本发明的实施例，其的一个或多个示例在图中图示。每个示例通过本发明的说明而非本发明的限制来提供。实际上，在本发明中可以做出各种修改和变化而不偏离本发明的范围或精神对于本领域内技术人员将是明显的。例如，图示或描述为一个实施例的部分的特征可以与另一个实施例一起使用以产生再另外的实施例。从而，意在本发明涵盖这样的修改和变化，其落入附上的权利要求和它们的等同物的范围内。

一般来说，本公开针对用于通过施加并且监测到DUT的测试信号来测试电子电路或其他被测试装置(DUT)的一个或多个电性质的测试电路。如本文使用的，术语“测试信号”意在指为了测试或监测DUT的电或其他性质的目的而提供给DUT或从DUT接收的任何信号，其包括例如数字输入信号、数字输出信号、模拟输入信号、模拟输出信号、静态模拟信号、提供给DUT或从DUT接收的用于进行DUT的电或其他性质的任何测量的信号或其他适合的测试信号。如本文使用的，术语“提供测试信号”的使用意在包含提供和/或接收测试信号。

根据本公开的示范性实施例，公开测试电路，其提供用于测试电子电路或装置的唯一和灵活的方式。该测试电路可以包括耦合于一个或多个通用接口通道电路板的单个数据采集电路或其他I/O装置。该通用接口通道电路板中的每个包括多个相对廉价的通用接口通道电路。例如，每个通用接口通道电路板可包括64个个体通用接口通道电路。

通用接口通道电路中的每个可以由数据采集电路或其他I/O装置独立命令以提供多种不同的测试信号中的一个给DUT。例如，通用接口通道电路可以被命令以按期望提供数字输入信号、数字输出信号、模拟输入信号、模拟输出信号、示波器信号、DMM信号、计数器/计时器信号、比较器信号、静态模拟信号或其他适合的测试信号。如此，单个数据采集电路可以与多达数百个相对廉价的具有当命令时提供任何期望的测试信号而不改变布线的能力的通用接口通道电路接口。

根据本技术的实施例的测试电路设计提供许多优势。例如，测试系统可以便宜为三至五倍且是常规测试系统的一半尺寸。此外，与在常规自动化测试系统中的八个或更多相反地，仅需要一个数据采集电路或板，并且单独多路复用器/扫描仪板的需要完全被消除。这导致减少并且简化的测试电路设计，其在测试系统的部件之间需要更少电缆。另外，通用接口通道电路的使用消除在测试系统中定制接口电路的需要。

图1描绘根据本公开的一个示范性实施例的测试系统100的框图。测试系统100包括具有处理器110的计算装置115和数据采集电路120。该计算装置115与多个通用接口通道电路板200接口。该通用接口通道电路板200中的一个采用虚线图示以表示任何数量的通用接口通道电路板200可以与计算装置115、处理器110和/或数据采集电路120接口而不偏离本公开的范围。通用接口通道电路板200中的每个包括多个通用接口通道电路210，其可以由数据采集电路120独立命令以提供多种测试信号中的一个给DUT。

处理器110是系统100的主要处理单元。处理器110可以是数据采集电路120的部分或独立于数据采集电路120。如将在下文详细论述的，处理器110可以程序化以控制由数据采集电路120提供给通用接口通道电路板200的各种测试和控制信号。例如，处理器110可以程序化以命令数据采集电路120充当示波器、数字万用表(DMM)、比较器、信号发生器、计时器/计数器或其他测试装置。

使用本文提供的公开，本领域内技术人员将认识到基于计算机的系统的固有灵活性允许在部件之间或之中的任务和功能性的很多种可能的配置、组合和划分。本文论述的各种计算装置不限于任何特定的硬件架构或配置。本文阐述的方法和系统的实施例可由采用任何适合的方式适应于提供期望的功能性的一个或多个通用或专用计算装置实现。该装置也可适应于提供与本主旨互补的或与本主旨无关的另外功能性。

另外，一个或多个计算装置可适应于通过访问采用计算机可读形式呈现的软件指令来提供期望的功能性。当使用软件时，任何适合的编程、脚本或其他类型语言或语言组合可用于实现本文包含的教导。然而，软件不必专门使用，或根本不必使用。例如，本文阐述的方法和系统的一些实施例还可通过硬连线逻辑或其他电路实现，包括但不限于专用电路。当然，计算机执行软件和硬连线逻辑或其他电路的组合也可是适合的。

图2图示根据本公开的一个示范性实施例的测试电路的电路图。图2图示设置在通用接口通道板200上的两个通用接口通道电路210。使用本文提供的公开的本领域内技术人员应该容易意识到任何数量的通用接口通道电路210可以被包括在通用接口通道板200上。例如，在特定实施例中，通用接口通道板200可以包括64个通用接口通道电路210。

每个通用接口通道电路210包括测试节点212和开关装置220。该开关装置220配置成选择性地将多个路径S1、S2、S3、S4、S5、S6、S7和S8中的一个耦合于测试节点212。尽管八个路径提供给图2的每个通用接口通道电路210，使用本文提供的公开的本领域内技术人员应该理解任何数量的路径S1、S2、...Sn可以提供给每个通用接口通道电路210而不偏离本公开的范围。

路径S1、S2、S3、S4、S5、S6、S7和S8中的每个配置成接纳不同的测试信号。开关装置220由数字I/O装置205控制以选择性地耦合路径S1、S2、S3、S4、S5、S6、S7和S8中的一个，并且由此选择性地将多种不同的测试信号中的一个耦合至测试节点212。如此，根据本公开的实施例的系统100当命令时可以通过多个通用接口通道电路210中的一个提供任何期望的测试信号而不改变布线。

开关装置220可以是可以被控制以选择性地将多个输入中的一个耦合于测试节点212的任何装置。例如，在特定实施例中，开关装置220是多路复用器。尽管8:1多路复用器在图2中图示，使用本文提供的公开的本领域内技术人员将理解任何尺寸的多路复用器可以根据本公开来使用以伴随提供给通用接口通道电路210的任何数量的路径S1、S2、...Sn。

每个通用接口通道电路210耦合于数字I/O装置205、数模转换器电路215和数据采集电路120。数字I/O装置205可以是能够产生数字输入和数字输出信号的任何装置。例如，在特定实施例中，数字I/O装置205可以是现场可编程门阵列(FPGA)芯片，其通过控制总线125从数据采集电路120接收指令。每个通用通道电路板200可以包括它自己的数字I/O装置205。

数模转换器电路215用于响应于从数字I/O装置205接收的控制信号C1提供静态模拟信号给每个通用接口通道电路210。由数模转换器电路215提供的该静态模拟信号可以使用放大器电路来修改以提供静态模拟电压源给每个通用接口通道电路210。例如，在特定实施例中，数模转换器电路215可以配置成提供±15V静态模拟电压源信号给通用接口通道电路210。

数据采集电路120是可以用于提供多个输入和输出测试信号给多个通用接口通道电路210的I/O装置。数据采集电路120包括多个电接触Ao0、Ao1、Ao2，其作为数据采集电路120的测试信号输出来工作。尽管三个信号输出在图2中图示，使用本文提供的公开的本领域内技术人员应该理解数据采集电路120可以包括任何数量的测试信号输出而不偏离本公开的范围。处理器110依照由系统的用户或其他操作者提供给计算装置115的指令来控制提供给电接触Ao0、Ao1、Ao2的输出。

数据采集电路120还包括多个作为信号输入而工作的电接触Ai0、Ai1、Ai2。尽管三个信号输入在图2中图示，使用本文提供的公开的本领域内技术人员应该理解数据采集电路120可以包括任何数量的信号输入而不偏离本发明的范围。信号输入Ai0、Ai1、Ai2可以用于输入从DUT通过一个或多个通用接口通道电路210提供的测试信号。数据采集电路120可依照由系统的用户或其他操作者提供给计算装置115的指令来命令信号输入Ai0、Ai1、Ai2担当示波器、DMM、频率计、比较器、计数器/计时器或者其他适合的测试装置。

现在将详细论述在每个通用接口通道电路210和数字I/O装置、数模转换器电路215和数据采集电路120之间的接口。数字I/O装置205包括数字信号输入Di和数字信号输出Do。数字信号输入Di耦合于每个通用接口通道电路210的路径S1。数字信号输出Do耦合于每个通用接口通道电路210的路径S2。数字I/O装置205可以配置成提供单独的数字输入Di和单独的数字输出Do给每个通用接口通道电路210。如此，数字I/O装置205可以提供独立的测试信号给多个通用接口通道电路210中的每个。

数模转换器电路215耦合于每个通用接口通道电路210的路径S2。数字I/O装置205还配置成控制数模转换器电路215的输出。例如，数字I/O装置205可以提供控制信号C1给数模转换器电路215。该控制信号C1可以用于控制路径S2用于接纳静态模拟信号还是数字输出信号。

路径S3、S4、S5耦合于来自数据采集电路120的信号输出Ao0、Ao1、Ao2。路径S6、S7、S8耦合于来自数据采集电路120的信号输入Ai0、Ai1、Ai2。如图示的，信号输出Ao0、Ao1、Ao2是全系统的信号输出。相似地，信号输入Ai0、Ai1、Ai2是系统侧信号输入。也就是说，每个通用接口通道电路210的路径S3、S4、S5耦合于数据采集电路120的相同信号输出Ao0、Ao1、Ao2。路径S6、S7、S8耦合于数据采集电路的相同信号输入Ai0、Ai1、Ao2。如此，单个数据采集电路120直接与多个通用接口通道电路210中的每个接口，提供更小、更便宜并且较不复杂的测试电路设计。

通用接口通道电路210的路径S1耦合于数字I/O装置205的数字输入Di。路径S1为通用接口通道电路210提供了作为数字输入来工作的能力。特别地，路径S1接纳从测试节点212读取的数字高或数字低。该数字输入可以从独立于任何其他通用接口通道电路210的测试节点212读取。

通用接口通道电路210的路径S2耦合于数字I/O装置205的数字输出Do。路径S2为通用接口通道电路210提供了作为数字输出来工作的能力。路径S2允许数字高或数字低成为独立于其他通用接口通道电路210中的任何的测试节点212的源。路径S2还可以提供将高速数字脉冲序列提供给独立于任何其他通用接口通道电路210的测试节点212的能力。

路径S2还为通用接口通道电路210提供作为静态模拟电压源来工作的能力。路径S2耦合于数模转换器电路215的输出。数模转换器电路215可以用于响应于从数字I/O装置205接收的控制信号C1提供静态模拟信号给每个通用接口通道电路210。由数模转换器电路215提供的静态模拟信号可以使用放大器电路来修改以提供静态模拟电压源信号给通用接口通道电路210。例如，在特定实施例中，数模转换器电路可以配置成提供±15V静态模拟电压源信号给通用接口通道电路210。

路径S3、S4、S5用于提供模拟测试信号波形给测试节点212并且为通用接口通道电路210提供作为波形发生器来工作的能力。例如，在一个示范性实施例中，数据采集电路120可以被控制以提供三角波输出或其他适合的模拟信号给Ao0和路径S3、提供方波输出或其他适合的模拟信号给Ao1和路径S4，以及提供正弦波输出或其他适合的模拟信号给信号输出Ao3和路径S5。开关装置220可以被控制以选择性地将路径S3、S4或S5中的一个耦合于测试节点212。如此，每个通用接口通道电路210可以被独立命令以充当三角波发生器、方波发生器、正弦波发生器或其他适合的模拟信号发生器中的一个。

例如，在另一个实施例中，数据采集电路120可以被控制以提供三相波形的一个分支(leg)给信号输出Ao0、Ao1、Ao2中的每个并且对应地给路径S3、S4和S5。第一通用接口通道电路210可以被命令以将路径S3耦合于测试节点212使得该第一通用接口通道电路210充当三相波形的第一分支。第二通用接口通道电路210可以被命令以将路径S4耦合于测试节点212使得该第二通用接口通道电路210充当三相波形的第二分支。第三通用接口通道电路210可以被命令以将路径S5耦合于测试节点212使得该第三通用接口通道电路210充当三相波形的第三分支。

路径S6、S7和S8可以用于接纳模拟测试信号波形并且为通用接口通道电路210提供作为DMM、示波器、计数器/计时器、比较器或其他适合的测试装置来工作的能力。例如，数据采集电路120可以被控制以提供DMM信号给Ai0和路径S6、提供计数器/计时器信号给Ai1和路径S7以及提供示波器信号给Ai2和路径S8。开关装置220可以被控制以选择性地将路径S6、S7或S8中的一个耦合于测试节点212。如此，每个通用接口通道电路210可以被独立地命令以充当DMM、计数器/计时器、示波器或其他适合的测试装置中的一个。

在特定实施例中，路径S6、S7和S8中的任何路径可以用于参考接地或参考信号G执行单端DMM或示波器测量。在该实施例中，数据采集电路120可以被控制以提供DMM信号或示波器信号给Ai0、Ai1或Ai2中的一个并且对应地给S6、S7或S8。通用接口通道电路210的开关装置220可以被控制以选择性地将DMM信号或示波器信号耦合于测试节点212。测试节点212可以用于参考在数据采集电路120提供的接地或参考信号G做出单端测量。

在另一个实施例中，路径S6、S7和S8可以用于进行差分DMM或示波器测量。例如，数据采集电路120可以被控制以提供差分DMM或示波器测量信号的正侧给Ai1和路径S7。数据采集电路120还可以被控制以提供差分DMM或示波器测量信号的负侧给Ai2和路径S8。第一通用接口通道电路210可以被命令以选择性地将路径S7耦合于测试节点212并且第二通用接口通道电路210可以被命令以选择性地将路径S8耦合于测试节点212。如此，第一和第二通用接口通道电路210可以用于进行差分DMM或示波器测量。

数字I/O装置205控制通用接口通道电路210中的每个的开关装置。数字I/O装置205配置成发送控制信号C2给开关装置220以控制将路径S1、S2、S3、S4、S5、S6、S7和S8中的哪个耦合于测试节点212。如此，数字I/O装置205响应于从数据采集电路120和/或处理器110接收的指令或命令可以独立命令通用接口通道电路210中的每个通过测试节点212提供多种测试信号中的一个给DUT。

数据采集电路120控制每个通用通道电路板200的数字I/O装置205。数字I/O装置205通过控制总线125耦合于数据采集电路120。控制总线125用于在数据采集电路120和控制总线125之间传送控制信号和其他信息或数据。在特定实施例中，控制总线125可以是通过USB电缆接口提供的12位主控总线。在其他实施例中，控制总线125可以使用PCI、PXI或其他适合的接口实现。

由数据采集电路120提供的测试和控制信号由处理器110控制。处理器110可以与用户界面(未图示)通信。用户或其他操作者可以通过用户界面提供指令给处理器110和/或数据采集电路120。如此，用户或其他操作者可以独立命令通用接口通道电路210中的每个以提供多种不同的测试信号中的一个给DUT。

该书面说明使用包括最佳模式的示例以公开本发明，并且也使本领域内任何技术人员能够实践本发明，包括制作和使用任何装置或系统并且执行任何包含的方法。本发明的专利范围由权利要求限定，并且可包括本领域内技术人员想到的其他示例。这样的其他示例如果它们包括不与权利要求的书面语言不同的结构元件，或者如果它们包括与权利要求的书面语言无实质区别的等同结构元件则规定在权利要求的范围内。

部件列表

100	测试系统	110	处理器
				115	计算装置	120	数据采集电路
125	总线	200	通用接口通道板
				205	数字I/O装置	210	通用接口通道电路
212	测试节点	215	数模转换器电路
				220	开关装置

Claims

1.一种测试电路(210)，其包括：

配置成提供第一测试信号的数据采集电路(120)；

配置成提供控制信号和第二测试信号的数字I/O装置(205)；以及

至少一个通道电路(210)，所述通道电路(210)包括：

配置成容纳第一测试信号的第一路径；

配置成容纳第二测试信号的第二路径；

测试节点(212)；以及

开关装置(220)；

其中所述数字I/O装置(205)连接到开关装置(220)以使得所述数字I/O装置(205)向所述开关装置(220)提供控制信号以控制所述开关装置(220)选择性地将所述第一路径或所述第二路径中的一个耦合于所述测试节点(212)。

2.如权利要求1所述的测试电路(210)，其中所述第一测试信号包括数字输入信号、数字输出信号、静态模拟信号、模拟输入信号、模拟输出信号、示波器信号、数字万用表信号、计数器/计时器信号或比较器信号中的一个。

3.如权利要求1至2中任一项所述的测试电路(210)，其中所述第二测试信号包括数字输入信号、数字输出信号、静态模拟信号、模拟输入信号、模拟输出信号、示波器信号、数字万用表信号、计数器/计时器信号或比较器信号中的一个。

4.如权利要求1至2中任一项所述的测试电路(210)，其中所述通道电路(210)位于通道电路板(200)上，所述通道电路板(200)包括多个通道电路(210)。

5.如权利要求4所述的测试电路(210)，其中所述数据采集电路(120)配置成提供不同的第一测试信号给所述多个通道电路(210)中的每个。

6.如权利要求4所述的测试电路(210)，其中所述数字I/O装置(205)配置成提供相同的第二测试信号给所述多个通道电路(210)中的每个。

7.一种测试系统(100)，所述测试系统(100)包括：

如权利要求1至6中任一项所述的测试电路(210)，其中数据采集电路(120)配置成通过多个第一电接触提供多个模拟输出信号并且通过多个第二电接触提供多个模拟输入信号，并且所述数字I/O装置(205)配置成提供数字输出信号和数字输入信号；

配置成提供静态模拟信号的数模转换器电路(215)；

其中所述至少一个通道电路(210)包括多个通道电路，所述多个通道电路中每个通道电路包括多个耦合于所述多个第一电接触的第一路径、多个耦合于所述多个第二电接触的第二路径、配置成容纳所述数字输入信号的第三路径、配置成容纳所述数字输出信号和所述静态模拟信号的第四路径、开关装置(220)和测试节点(212)；

其中每个所述通道电路的所述开关装置(220)配置成选择性地将所述多个第一路径、多个第二路径、第三路径或第四路径中的一个耦合于所述测试节点(212)。

8.如权利要求7所述的测试系统，其中所述多个通道电路中的至少一个用于进行单端数字万用表或示波器测量。

9.如权利要求7所述的测试系统，其中所述多个通道电路包括第一通道电路和第二通道电路，所述第一通道电路配置成作为差分数字万用表或示波器测量的正路径来工作并且所述第二通道电路配置成作为差分数字万用表或示波器测量的负路径来工作。

10.如权利要求7所述的测试系统，其中所述多个通道电路包括第一通道电路、第二通道电路和第三通道电路，所述第一通道电路配置成容纳三相波形的第一支路，所述第二通道电路配置成容纳所述三相波形的第二支路并且所述第三通道配置成容纳所述三相波形的第三支路。