JPH03253130A

JPH03253130A - クロック分配装置

Info

Publication number: JPH03253130A
Application number: JP2049208A
Authority: JP
Inventors: Haruki Uchida; 内田　晴樹
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-03-02
Filing date: 1990-03-02
Publication date: 1991-11-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ｅ産業上の利用分野］本発明は、複数の論理処理部のそれぞれに対して複数種
類のクロック信号のいずれかを供給するクロック分配装
置に関する。

し従来の技術］最近のデジタル伝送システムにおける多重化装置として
、伝送速度が異なる複数の伝送信号（デジタルデータ〉
を多重化するものがある。例えば、１．５）ｆｂｐｓ、
２　ＭｂｐＳ、６．３Ｍｂｐｓ及び８　ＭｂｐＳの４個
の伝送速度の信号を取扱う装置がある。このような多重
化装置の複数の入力回路は、伝送速度に１対１に対応付
けられたものではなく、すなわち、どの伝送速度に従う
信号が入力されるか決まっているものではなく汎用的に
構成されていて、例えば実装時に伝送速度を任意に設定
することができる。そのため、入力された伝送信号を処
理する論理処理部（例えばいわゆるインタフェース盤〉
に対して伝送速度に応じたクロック信号を供給すること
が必要になる。すなわち、周波数の異なる複数種類のク
ロック信号を、論理処理部に与えられる伝送信号に応じ
て分配することが必要となる。

第２図は、このような多重化装置でも適用されている従
来のクロック分配装置を示すものである。

この装置は、大きくはクロック発生部（０とデータ処理
部２０とからなる。

クロック発生部ＩＯはｎ個（例えば４個）のクロック発
生回路１１〜１ｎを有し、各クロ・ツク発生回路１１〜
１ｎはｎ種類のクロック信号ＣＫＩ〜ＣＫｎのうち自己
回路に割り当てられているいずれかのクロック信号を発
生する。

データ処理部２０はｍ個（例えば１４個）の論理処理部
２工〜２ｍを有する。各論理処理部２１〜２ｍのそれぞ
れには、ｎ種類のクロック信号ＣＫ１〜ＣＫｎの全てが
ｎ本のクロック伝送ラインＬ１１〜Ｌｌｎ、　Ｌ２１〜
Ｌ２ｎ、・・・、Ｌｍｌ　〜Ｌｍｎを介して与えられる
ようになされている。また、各論理処理部２１〜２ｍは
それぞれ１個ずつクロックセレクタ回Ｆ＃１３１〜３ｍ
を有する。各クロックセレクタ回路３１〜３ｍは、ｎ種
類のクロック信号ＣＫ１〜ＣＫｎから、自己が属する論
理処理部２（〜２ｍが処理するデータ（多重化装置でい
うと伝送信号）のクロックレート（多重化装置でいうと
伝送速度）に応じたクロック信号を選択して論理処理部
内の各部に供給する。

［発明が解決しようとする課題］上述したように、クロック発生部１０とデータ処理部２
０との間には、ｍ　Ｘ　ｎ本のクロ・ツク伝送ラインＬ
１１〜Ｌ１ｎ、Ｌ２１〜Ｌ２ｎ、・・・、Ｌｍｌ〜Ｌｍ
ｎが設けられている。

ところで、ある時点をとらえてみると、各論理処理部２
１〜２ｍで必要なりロック信号は１種類であり、他のｎ
−１種類のクロック信号は与えられても機能的には無意
味である。このような無意味なりロック信号の伝送のた
めに、多くのクロ・ツク伝送ライン（ｍ　ｎ　−、ｎ本
）を設けていることになる。

例えば、多重化装置の場合、実際上は、クロ・ンク発生
部１０と各論理処理部２１〜２ｍのそれぞれを１枚のプ
リント配線基板で形成し、これら基板間をバックボード
上の配線パターン又は同軸ケーブル等で結ぶことになる
。クロック伝送ラインの本数が多くなると、バックボー
ドが大きくなったり、その配線パターンが複雑になった
りする。

また、ケーブルであっても結線が輻稜する。

また、第２図には示していないが、ラインとプリント配
線基板との接続を行なうコネクタや、レベル合わせ等の
ためのバッファ回路や終端抵抗等が必要となる。これら
の数もクロック伝送ラインの本数に応じて多くなり、装
置を大型、複雑化している。

さらに、多数のクロック伝送ラインを引き回す際には、
ライン同士が近接することを避は得す、そのため、クロ
ストーク等によるノイズ成分がラインに混入され易くな
っている。上述例のように、８　Ｈｂｐｓのような高周
波のクロック信号の場合には、クロストークが生じ易い
。

本発明は、以上の点を考慮してなされたものであり、少
ないクロック伝送ライン数で分配が求められている種類
のクロック信号を複数の論理処理部に適切に分配するこ
とができるクロック分配装置を提供しようとするもので
ある。

［課題を解決するための手段］かかる課題を解決するため、本発明においては、以下の
各要素によってクロック分配装置を構成した。

すなわち、複数の異なる種類のクロック信号を発生する
クロック発生部と、このクロック発生部が発生した複数
種類のクロック信号から各論理処理部に対応したクロッ
ク信号を選択して各論理処理部に与えるクロック選択部
と、各論理処理部の構成に基づいてクロック選択指令信
号を生成し、これを上記クロック選択部に与える選択指
令信号発生回路とで構成した。

［作用］本発明は、クロック発生部が発生した複数種類のクロッ
ク信号のうち所定のものだけを論理処理部に供給するこ
とによりクロック伝送ラインを減少させようとするもの
である。クロック信号を選択する部分を論理処理部に内
蔵させては、クロック信号のうち所定のものだけを論理
処理部に供給することはできず、クロック信号を選択す
る部分を、論理処理部の外部に設けることを要する。そ
こで、クロック選択部を複数の論理処理部と別個に設け
た。

このように外部に別個に設けると、クロック選択部に対
して選択動作させるための情報を与えなければならない
。情報を与えるために多くの伝送ラインが必要となるな
らば、クロック選択部を別個に設けた意味がなくなる。

そこで、各論理処理部の構成に基づいてクロック選択指
令信号を生成し、これをクロック選択部に与える選択指
令信号発生回路を設けた。

［実施例］以下、本発明の一実施例を図面を参照しながら詳述する
。

第１図はこの一実施例の構成を示すブロック図である。

第１図に示すように、この実施例は、大きくは、クロッ
ク出力部４０と、データ処理部５０とからなる。

クロック出力部４０は、クロック発生部４１とクロック
選択部４２とからなる。クロック発生部４■はｎ個（例
えば４個）のクロック発生回路４１１〜４１ｎを有し、
各クロック発生回路４１１〜４１ｎはｎ種類のクロック
信号ＣＫＩ〜ＣＫｎのうち自己回路に割り当てられてい
るいずれかのクロック信号を発生する。

クロック選択部４２は、ｍ個のクロックセレクタ回路４
２１〜４２ｍと選択指令信号発生回路４３とを有する。

クロック選択部４２には、クロック発生部４１からｎ本
のクロック伝送ラインＡ１〜Ａｎを介してｎ種類のクロ
ック信号ＣＫ１〜ＣＫｎが与えられている。各クロック
セレクタ回路４２１〜４２ｍは、選択指令信号発生回路
４３から与えられた選択指令信号に基づいて、ｎ種類の
クロック信号ＣＫＩ〜ＣＫｎからいずれかのクロック信
号を選択して出力する。選択指令信号発生回路４３の出
力動作については後述する。

データ処理部５０はｍ個（例えは〕４４個の論理処理部
５１〜５ｍを有する。クロック選択部４２内の各クロッ
クセレクタ回路４２１〜４２ｍと各論理処理部５１〜５
ｍとはそれぞれがｌ対１に対応付けられており、各クロ
ックセレクタ回路４２１〜４２ｍが出力したクロック信
号は当該回路から延出されているクロック供給ライン８
１〜Ｂｍを介して対応する論理処理部５１〜５ｍに与え
られるようになされている。各論理処理部５１〜５ｍは
、このようにして供給されたクロック信号を利用してデ
ータ処理を行なう。

各論理処理部５１〜５ｍは、ｎ種類のクロックレートの
うちのいずれかのクロックレートのデータを取扱うこと
ができるように構成されているものであり、例えば、ユ
ニットの実装時にいずれかのクロックレートが設定され
る。

選択指令信号発生回路４３は、各論理処理部５１〜５ｍ
の実装時に、その論理処理部５工〜５ｍに対するクロッ
ク信号を選択させるように設定処理されるものである。

すなわち、この設定動作に応じた選択指令信号を出力し
て各クロックセレクタ回路４２１〜４２ｍに選択動作を
実行させる。

以上のようにして、クロック発生回路４１１〜４１ｎが
発生したクロック信号を、論理処理部５ｔ〜５ｍに適切
に分配供給する。

従って、上述の実施例によれば、クロック分配供給のた
めに必要となるクロック伝送ライン（Ａ１−Ａｎ、Ｂ１
〜Ｂｍ）の総数はｎ＋ｍ（例えば、ｎが４、ｍが１４で
あれば１９）本となり、従来のｎＸｍ（例えば、ｎが４
、ｍが工４であれば５６）本より格段的に少なくなる。

その結果、伝送ライン自体の減少やそれに伴う素子（コ
ネクタやバッファ回路）等の減少によって装置を小型、
簡単化することができる。また、伝送ライン間の間隔を
大きくとることができ、クロストーク等によるノイズ成
分の混入を防止することができる。

クロック発生部４１とクロック選択部４２とを同一基板
上に近接して形成すると、クロック伝送ラインＡｌ〜Ａ
ｎの引回し量が短く、極端にいうとこれら伝送ラインが
ないと同様に見ることができ、上述の効果は一段と大き
なものとなる。

本発明は、デジタル伝送システムにおける多重化装置に
適用することを意識してなされたものであるが、クロッ
クレートが異なるデ・−夕を処理できる論理処理部を複
数備える各種の装置に適用することができる。

［発明の効果］以上のように、本発明によれば、クロック選択部を論理
処理部の外部であってクロック発生部に近接して設けて
各論理処理部にクロック信号を分配供給するようにした
ので、クロック伝送ラインの総本数を従来より減少させ
ることができ、装置を小型、簡単なものとすることがで
きると共に、各クロック伝送ラインに混入されるノイズ
成分を少なくすることができる。

【図面の簡単な説明】

第１図は本発明によるクロック分配装置の一実施例を示
すブロック図、第２図は従来のクロック分配装置を示す
ブロック図である。４０・・・クロック出力部、４１・・・クロック発生部
、４２・・・クロック選択部、４３・・・選択指令信号
発生回路、４１１〜４１ｎ・・・クロック発生回路、４
２１〜４２ｍ・・・クロックセレクタ回路、５０・・・
データ処理部、５１〜５ｍ・・・論理処理部。

Claims

【特許請求の範囲】所定のクロックレートを有するクロック信号に基づいて
動作する複数の論理処理部に対して、所定のクロック信
号を分配するクロック分配装置において、複数の異なる種類のクロック信号を発生するクロック発
生部と、このクロック発生部が発生した複数種類のクロック信号
から上記各論理処理部に対応したクロック信号を選択し
て上記各論理処理部に与えるクロック選択部と、上記各論理処理部の構成に基づいてクロック選択指令信
号を生成し、これを上記クロック選択部に与える選択指
令信号発生回路とを備えたことを特徴とするクロック分
配装置。