JPH04115638A - クロック分配方式 - Google Patents
クロック分配方式Info
- Publication number
- JPH04115638A JPH04115638A JP2231494A JP23149490A JPH04115638A JP H04115638 A JPH04115638 A JP H04115638A JP 2231494 A JP2231494 A JP 2231494A JP 23149490 A JP23149490 A JP 23149490A JP H04115638 A JPH04115638 A JP H04115638A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transmission
- slot
- signal
- receiving unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 37
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えばディジタル伝送装置等において装置内の各プリン
ト板ユニットにクロック等を分配するクロック分配方式
に関し、 高速クロック信号を装置内の複数のプリント板ユニット
に分配する際に、未実装による信号の反射を無（すこと
を目的とし、 クロック受信ユニットが実装される複数のスロットを有
し、クロック発生分配部からそれぞれのスロット向けに
設けられたクロック伝送路を介してクロック受信ユニッ
トに基準クロックを送信する装置において、前記各スロ
ットは、自スロットへのクロック受信ユニットの実装の
有無を示す実装状態信号を前記クロック発生部に送信し
、該クロック発生部は該実装状態信号に基づいて前記ク
ロック伝送路へのクロック送信をＯＮ１０ Ｆ Ｆ制御
して、未実装スロットへのクロック送出を阻止する構成
である。
ト板ユニットにクロック等を分配するクロック分配方式
に関し、 高速クロック信号を装置内の複数のプリント板ユニット
に分配する際に、未実装による信号の反射を無（すこと
を目的とし、 クロック受信ユニットが実装される複数のスロットを有
し、クロック発生分配部からそれぞれのスロット向けに
設けられたクロック伝送路を介してクロック受信ユニッ
トに基準クロックを送信する装置において、前記各スロ
ットは、自スロットへのクロック受信ユニットの実装の
有無を示す実装状態信号を前記クロック発生部に送信し
、該クロック発生部は該実装状態信号に基づいて前記ク
ロック伝送路へのクロック送信をＯＮ１０ Ｆ Ｆ制御
して、未実装スロットへのクロック送出を阻止する構成
である。
本発明は、例えばディジタル伝送装置等において装置内
の各プリント板ユニットにクロック等の高速信号を分配
するクロック分配方式に関する。
の各プリント板ユニットにクロック等の高速信号を分配
するクロック分配方式に関する。
近年のディジタル同期多重通信システムにおける同期網
では、基準クロックに同期した高速クロックを伝送装置
内部のクロック発生部で生成して、各部に分配している
が、同期網の高速化に対しては従来の信号分配方式では
対処できず新たな分配方式が必要とされる。
では、基準クロックに同期した高速クロックを伝送装置
内部のクロック発生部で生成して、各部に分配している
が、同期網の高速化に対しては従来の信号分配方式では
対処できず新たな分配方式が必要とされる。
ディジタル多重化伝送装置などでは、複数のプリント板
ユニットがシェルフのスロットに着脱自在に装着されて
構成されている。各プリント板ユニットを動作させるた
めの基本クロックは、通常、外部から供給される低周波
数の基準同期クロックに基づいてクロック発生分配部と
呼ばれるプリント板ユニットで作成・分割されたのち、
バックパネルプリント板上に宛先別に形成されたクロッ
ク分配路を介して各受信先のプリント板ユニットへ分配
している。クロックを受信する各プリント板ユニットに
は、クロック伝送路を終端する終端抵抗が設けられてお
り、信号の反射を少な（し他の信号回路への漏話を防止
している。
ユニットがシェルフのスロットに着脱自在に装着されて
構成されている。各プリント板ユニットを動作させるた
めの基本クロックは、通常、外部から供給される低周波
数の基準同期クロックに基づいてクロック発生分配部と
呼ばれるプリント板ユニットで作成・分割されたのち、
バックパネルプリント板上に宛先別に形成されたクロッ
ク分配路を介して各受信先のプリント板ユニットへ分配
している。クロックを受信する各プリント板ユニットに
は、クロック伝送路を終端する終端抵抗が設けられてお
り、信号の反射を少な（し他の信号回路への漏話を防止
している。
ところで、大規模な装置では、その装置の使われ方に応
じて、実装するプリント板ユニットの構成（使用数や種
類）を変えられるようなアーキテクチャを採用してユー
ザの要求に合わせている。
じて、実装するプリント板ユニットの構成（使用数や種
類）を変えられるようなアーキテクチャを採用してユー
ザの要求に合わせている。
この場合には、装置の共通部であるクロック発生部は装
置構成によらず最初から実装されており、そこで作成・
分割された基本クロックはバックパネル配線板等を通じ
てクロック受信プリント板用の全スロットへプリント板
の装着の有無には関係なく送信されている。
置構成によらず最初から実装されており、そこで作成・
分割された基本クロックはバックパネル配線板等を通じ
てクロック受信プリント板用の全スロットへプリント板
の装着の有無には関係なく送信されている。
従来の装置では、装置全体のスロット位置にクロックを
送信しているため、プリント板ユニットが実装されてい
るスロットではプリント板上の終端抵抗でクロック伝送
路を終端してクロックを受信しているが、プリント板ユ
ニットが実装されてないスロットにもクロックが送信さ
れ、このクロック伝送路は終端されていないためクロッ
ク信号の反射が起こり他の信号回路に漏話してノイズと
して悪影響を及ぼすという問題が発生する。
送信しているため、プリント板ユニットが実装されてい
るスロットではプリント板上の終端抵抗でクロック伝送
路を終端してクロックを受信しているが、プリント板ユ
ニットが実装されてないスロットにもクロックが送信さ
れ、このクロック伝送路は終端されていないためクロッ
ク信号の反射が起こり他の信号回路に漏話してノイズと
して悪影響を及ぼすという問題が発生する。
特に、分配すべき基本クロックの周波数が数１０Ｍ）Ｉ
ｚ程度以上の近時の伝送装置ではこの問題が顕在化して
きている。
ｚ程度以上の近時の伝送装置ではこの問題が顕在化して
きている。
本発明は上記問題点に鑑み創出されたもので、高速クロ
ック信号を装置内の複数のプリント板ユニットに分配す
る際に信号の反射を無（すことを目的とする。
ック信号を装置内の複数のプリント板ユニットに分配す
る際に信号の反射を無（すことを目的とする。
第１図は本発明のクロック分配方式の原理図である。
上記問題点は、第１図に示すように、
クロック受信ユニット４−１〜４−ｎが実装される複数
のスロット３−１〜３−ｎを有し、クロック発生分配部
からそれぞれのスロット向けに設けられたクロック伝送
路２１−１〜２１−ｎを介してクロック受信ユニットに
基準クロックを送信する装置において、前記各スロット
３−１〜３−ｎは、自スロットへのクロック受信ユニッ
ト４−１〜４−ｎの実装の有無を示す実装状態信号を前
記クロック発生部ｌに送信し、該クロック発生部１は該
実装状態信号に基づいて前記クロック伝送路２１−１〜
２１−ｎへのクロック送信をＯＮ１０ Ｆ Ｆ制御して
、未実装スロット３−２へのクロック送出を 阻止する
ようにしたことを特徴とする本発明のクロック分配方式
により解決される。
のスロット３−１〜３−ｎを有し、クロック発生分配部
からそれぞれのスロット向けに設けられたクロック伝送
路２１−１〜２１−ｎを介してクロック受信ユニットに
基準クロックを送信する装置において、前記各スロット
３−１〜３−ｎは、自スロットへのクロック受信ユニッ
ト４−１〜４−ｎの実装の有無を示す実装状態信号を前
記クロック発生部ｌに送信し、該クロック発生部１は該
実装状態信号に基づいて前記クロック伝送路２１−１〜
２１−ｎへのクロック送信をＯＮ１０ Ｆ Ｆ制御して
、未実装スロット３−２へのクロック送出を 阻止する
ようにしたことを特徴とする本発明のクロック分配方式
により解決される。
クロック受信ユニットが実装されていないスロットへの
クロック伝送路にはクロックが送出されないので、未実
装のためクロック伝送路が終端されていな（ても信号の
反射は起こらず他の信号回路に影響を与えることはない
。
クロック伝送路にはクロックが送出されないので、未実
装のためクロック伝送路が終端されていな（ても信号の
反射は起こらず他の信号回路に影響を与えることはない
。
以下添付図により本発明の詳細な説明する。
第２図は本発明の実施例を示す図である。
図においてｌはクロック発生分配部で、クロック発生器
１１、分配回路１２．２人力のＡＮＤゲート１３−１−
１３−ｎ、インバータ１４−１−１４−ｎを有する。２
１−１〜２１−ｎはクロック伝送路で、実装状態通信線
２２−１〜２２−ｎと対になってクロック受信ユニット
実装用のｎ箇所のスロット３−１〜３−ｎへバックパネ
ル器 配線板等で配線されている。クロック発生←１１は、装
置外部から供給される図示しない外部基準クロック（例
えば６４ＫＨｚ）に同期した高周波（例えば２５ＭＨｚ
）の装置内基準クロックＣＫを作成する。
１１、分配回路１２．２人力のＡＮＤゲート１３−１−
１３−ｎ、インバータ１４−１−１４−ｎを有する。２
１−１〜２１−ｎはクロック伝送路で、実装状態通信線
２２−１〜２２−ｎと対になってクロック受信ユニット
実装用のｎ箇所のスロット３−１〜３−ｎへバックパネ
ル器 配線板等で配線されている。クロック発生←１１は、装
置外部から供給される図示しない外部基準クロック（例
えば６４ＫＨｚ）に同期した高周波（例えば２５ＭＨｚ
）の装置内基準クロックＣＫを作成する。
この基準クロックＣＫはバッファ素子等を組み合わせた
分配回路１２で所定の宛先数ｎに分配され、それぞれＡ
ＮＤゲート１３−１〜１３−ｎの一方の入力端子に入力
される。ＡＮＤゲート１３−１〜１３−ｎの他方の入力
端子には、実装状態通信線２２−１〜２２−ｎからの信
号を抵抗Ｒでプルアップした実装状態信号がインバータ
１４−１〜１４−ｎで反転されて入力されている。
分配回路１２で所定の宛先数ｎに分配され、それぞれＡ
ＮＤゲート１３−１〜１３−ｎの一方の入力端子に入力
される。ＡＮＤゲート１３−１〜１３−ｎの他方の入力
端子には、実装状態通信線２２−１〜２２−ｎからの信
号を抵抗Ｒでプルアップした実装状態信号がインバータ
１４−１〜１４−ｎで反転されて入力されている。
ＡＮＤゲート１３−１〜１３−ｎの出力はそれぞれ対応
するクロック伝送路２１−１〜２１−ｎへ接続されてい
る。
するクロック伝送路２１−１〜２１−ｎへ接続されてい
る。
４−１〜４−ｎはプリント板ユニットからなるクロック
受信ユニットで、対応するスロットに装着されるとクロ
ック伝送路と実装状態通信線とが接続され、基本クロッ
クＣＫを受信して図示なきデータ処理部に供給する。
各クロック受信ユニットには、クロック伝送路を所定に
終端する終端抵抗４１と、実装状態通信線を接地してＯ
Ｖ電位にする接地回路４２とが設けられている。
受信ユニットで、対応するスロットに装着されるとクロ
ック伝送路と実装状態通信線とが接続され、基本クロッ
クＣＫを受信して図示なきデータ処理部に供給する。
各クロック受信ユニットには、クロック伝送路を所定に
終端する終端抵抗４１と、実装状態通信線を接地してＯ
Ｖ電位にする接地回路４２とが設けられている。
上記構成になるクロック分配回路の動作を説明する。
クロック受信ユニット４−１が、対応するスロット３−
１に実装されると、実装状態通信線２２−１が接地され
るので該当スロット３−１からはＯＶ（論理“Ｌ”）の
実装状態信号がクロック発生部ｌに送信される。この信
号はインバータ１４−１で反転され論理“Ｈ”となり、
ＡＮＤゲート１３−１を開くので基準クロックはクロッ
ク伝送路２１−１に送出され、クロック受信ユニット４
−１は終端抵抗４１で正常に終端受信して所定のデータ
処理を行う。一方、クロック受信ユニット４−２が実装
されていないスロット３−２からの実装状態通信線２２
−２はオープン状態となるため、抵抗Ｒによりプルアッ
プされて論理“Ｈ”の実装状態信号がクロック発生部１
に入力されることになり、これがインバータ１４−２で
反転された論理“Ｌ”がＡＮＤゲート１３−１に入力さ
れるので、当該ＡＮＤゲートは閉じて基本クロックのク
ロック伝送路２１−２への送出を阻止する。
１に実装されると、実装状態通信線２２−１が接地され
るので該当スロット３−１からはＯＶ（論理“Ｌ”）の
実装状態信号がクロック発生部ｌに送信される。この信
号はインバータ１４−１で反転され論理“Ｈ”となり、
ＡＮＤゲート１３−１を開くので基準クロックはクロッ
ク伝送路２１−１に送出され、クロック受信ユニット４
−１は終端抵抗４１で正常に終端受信して所定のデータ
処理を行う。一方、クロック受信ユニット４−２が実装
されていないスロット３−２からの実装状態通信線２２
−２はオープン状態となるため、抵抗Ｒによりプルアッ
プされて論理“Ｈ”の実装状態信号がクロック発生部１
に入力されることになり、これがインバータ１４−２で
反転された論理“Ｌ”がＡＮＤゲート１３−１に入力さ
れるので、当該ＡＮＤゲートは閉じて基本クロックのク
ロック伝送路２１−２への送出を阻止する。
以上の如く、クロック受信ユニットが実装された時にの
み、当該クロック伝送路に基準クロックを送出し、未実
装のスロットには送信しないので、クロック伝送路が終
端されないために発生する信号反射を無くすことができ
る。
み、当該クロック伝送路に基準クロックを送出し、未実
装のスロットには送信しないので、クロック伝送路が終
端されないために発生する信号反射を無くすことができ
る。
装置を実現することが可能となる。
第１図は、本発明のクロック分配方式の原理図、第２図
は、本発明の実施例を示す構成図、である。 図において、 １−−クロック発生分配部、１１・・・〜クロック発生
器、１２・−クロック分配回路、１３−ｌ−１３−ｎ−
Ａ Ｎ Ｄゲート、２１−１〜２１−ｎ−クロック伝送
路、２２−１〜２２−ｎ・実装状況通信線、３−１〜３
−ｎ・−・スロット、４−１〜４−ｎ・・・クロック受
信ユニット、４１−・終端抵抗、４２・−・接地回路、 である。 〔発明の効果〕 以上説明した如（、本発明によれば、高速クロック信号
を装置内の複数のプリント板ユニットに分配する際に、
プリント板ユニットの未実装部における信号の反射等が
除去され、ノイズの少ない１１クロック発生器 本発明のクロック分配方式のｉ埋口 第 凹
は、本発明の実施例を示す構成図、である。 図において、 １−−クロック発生分配部、１１・・・〜クロック発生
器、１２・−クロック分配回路、１３−ｌ−１３−ｎ−
Ａ Ｎ Ｄゲート、２１−１〜２１−ｎ−クロック伝送
路、２２−１〜２２−ｎ・実装状況通信線、３−１〜３
−ｎ・−・スロット、４−１〜４−ｎ・・・クロック受
信ユニット、４１−・終端抵抗、４２・−・接地回路、 である。 〔発明の効果〕 以上説明した如（、本発明によれば、高速クロック信号
を装置内の複数のプリント板ユニットに分配する際に、
プリント板ユニットの未実装部における信号の反射等が
除去され、ノイズの少ない１１クロック発生器 本発明のクロック分配方式のｉ埋口 第 凹
Claims (1)
- 【特許請求の範囲】 クロック受信ユニット（４−１〜４−ｎ）が実装される
複数のスロット（３−１〜３−ｎ）を有し、クロック発
生分配部（１）からそれぞれのスロット向けに設けられ
たクロック伝送路（２１−１〜２１−ｎ）を介してクロ
ック受信ユニットに基準クロックを送信する装置におい
て、 前記各スロット（３−１〜３−ｎ）は、自スロットへの
クロック受信ユニット（４−１〜４−ｎ）の実装の有無
を示す実装状態信号を前記クロック発生部（１）に送信
し、該クロック発生部（１）は該実装状態信号に基づい
て前記クロック伝送路（２１−１〜２１−ｎ）へのクロ
ック送信をＯＮ／ＯＦＦ制御して、未実装スロット（３
−２）へのクロック送出を阻止するようにしたことを特
徴とするクロック分配方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231494A JP2546048B2 (ja) | 1990-08-31 | 1990-08-31 | クロック分配方式 |
| US07/752,124 US5274677A (en) | 1990-08-31 | 1991-08-29 | Clock distribution system |
| CA002050194A CA2050194C (en) | 1990-08-31 | 1991-08-29 | Clock distribution system |
| DE69129685T DE69129685T2 (de) | 1990-08-31 | 1991-08-30 | Taktverteilungssystem |
| EP91114604A EP0476394B1 (en) | 1990-08-31 | 1991-08-30 | Clock distribution system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231494A JP2546048B2 (ja) | 1990-08-31 | 1990-08-31 | クロック分配方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115638A true JPH04115638A (ja) | 1992-04-16 |
| JP2546048B2 JP2546048B2 (ja) | 1996-10-23 |
Family
ID=16924371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2231494A Expired - Fee Related JP2546048B2 (ja) | 1990-08-31 | 1990-08-31 | クロック分配方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5274677A (ja) |
| EP (1) | EP0476394B1 (ja) |
| JP (1) | JP2546048B2 (ja) |
| CA (1) | CA2050194C (ja) |
| DE (1) | DE69129685T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1020960A (ja) * | 1996-06-28 | 1998-01-23 | Nec Shizuoka Ltd | クロックパルス供給方式 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5570053A (en) * | 1994-09-26 | 1996-10-29 | Hitachi Micro Systems, Inc. | Method and apparatus for averaging clock skewing in clock distribution network |
| US5570054A (en) * | 1994-09-26 | 1996-10-29 | Hitachi Micro Systems, Inc. | Method and apparatus for adaptive clock deskewing |
| US5594376A (en) * | 1994-10-05 | 1997-01-14 | Micro Linear Corporation | Clock deskewing apparatus including three-input phase detector |
| US5661427A (en) * | 1994-10-05 | 1997-08-26 | Micro Linear Corporation | Series terminated clock deskewing apparatus |
| US6421391B1 (en) | 1997-09-22 | 2002-07-16 | Ncr Corporation | Transmission line for high-frequency clock |
| JP3895912B2 (ja) * | 2000-09-01 | 2007-03-22 | 矢崎総業株式会社 | 制御ユニット及び、多重通信システム |
| SG126691A1 (en) * | 2002-02-28 | 2006-11-29 | Ibm | Synchronous memory modules and memory systems withselectable clock termination |
| US6961864B2 (en) * | 2002-05-16 | 2005-11-01 | Intel Corporation | Method and apparatus for terminating clock signals upon disconnection of clock trace from ground |
| CN101526935A (zh) * | 2004-12-09 | 2009-09-09 | 株式会社日立制作所 | 多节点服务器装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435425A (ja) * | 1990-05-30 | 1992-02-06 | Fujitsu Denso Ltd | クロック分配装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619700A (en) * | 1979-07-27 | 1981-02-24 | Tokyo Shibaura Electric Co | Electronic device |
| JPS60134924A (ja) * | 1983-12-24 | 1985-07-18 | Fujitsu Ltd | オプシヨンユニツト接続方式 |
| JPS62249259A (ja) * | 1986-04-23 | 1987-10-30 | Mitsubishi Electric Corp | コンピユ−タシステム |
| JPS63228206A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | クロツク分配方式 |
| JPH02139610A (ja) * | 1988-11-19 | 1990-05-29 | Fujitsu Ltd | 活性着脱方式 |
-
1990
- 1990-08-31 JP JP2231494A patent/JP2546048B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-29 CA CA002050194A patent/CA2050194C/en not_active Expired - Fee Related
- 1991-08-29 US US07/752,124 patent/US5274677A/en not_active Expired - Lifetime
- 1991-08-30 DE DE69129685T patent/DE69129685T2/de not_active Expired - Fee Related
- 1991-08-30 EP EP91114604A patent/EP0476394B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435425A (ja) * | 1990-05-30 | 1992-02-06 | Fujitsu Denso Ltd | クロック分配装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1020960A (ja) * | 1996-06-28 | 1998-01-23 | Nec Shizuoka Ltd | クロックパルス供給方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129685T2 (de) | 1998-12-24 |
| EP0476394B1 (en) | 1998-07-01 |
| DE69129685D1 (de) | 1998-08-06 |
| CA2050194A1 (en) | 1992-03-01 |
| US5274677A (en) | 1993-12-28 |
| EP0476394A2 (en) | 1992-03-25 |
| EP0476394A3 (en) | 1992-10-28 |
| JP2546048B2 (ja) | 1996-10-23 |
| CA2050194C (en) | 1996-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015777A (ko) | 리피터 인터페이스 제어장치 | |
| WO1997025796A1 (en) | Clock signal deskewing system | |
| JPH04115638A (ja) | クロック分配方式 | |
| US6600790B1 (en) | Gap-coupling bus system | |
| US6091729A (en) | Methods and apparatus for high-speed data transfer that minimizes conductors | |
| US4243890A (en) | Isolator/switching assembly for data processing terminal | |
| EP0595911B1 (en) | Basic rate interface | |
| US4412335A (en) | Digital signal distribution system | |
| US4903015A (en) | Communication device and star circuit for use in such a communication device, and device comprising such a star circuit | |
| US4285063A (en) | Apparatus for providing evenly delayed digital signals | |
| US6356967B1 (en) | Adding plug-in unit slots to a high capacity bus | |
| US4464748A (en) | Remote data link switching arrangement | |
| US5719747A (en) | Interface unit for communication device with parts positioned on a printed-wiring board for achieving desirable operating characteristics | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JPH03253130A (ja) | クロック分配装置 | |
| KR100242706B1 (ko) | 전전자 교환기에서 중계선 클럭 수용 장치 | |
| KR100293430B1 (ko) | 스위칭 장비의 시스템 동기 클럭 분배 시스템 | |
| JPH05268206A (ja) | ディジタルシステムにおける同期制御信号供給方法 | |
| KR940000179B1 (ko) | Isdn d 채널 정보처리를 위한 프로세서간 통신버스 | |
| JPH0435425A (ja) | クロック分配装置 | |
| EP1505776B1 (en) | Bus interface for interconnection of cards in mac-equipped electronic equipment | |
| JPH03220832A (ja) | クロック分配方式 | |
| JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
| JP2884994B2 (ja) | クロスコネクト機能追加方法 | |
| JP2000339057A (ja) | クロック分配装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |