JP2546048B2 - クロック分配方式 - Google Patents
クロック分配方式Info
- Publication number
- JP2546048B2 JP2546048B2 JP2231494A JP23149490A JP2546048B2 JP 2546048 B2 JP2546048 B2 JP 2546048B2 JP 2231494 A JP2231494 A JP 2231494A JP 23149490 A JP23149490 A JP 23149490A JP 2546048 B2 JP2546048 B2 JP 2546048B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- unit
- slot
- receiving unit
- mounting state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 例えばディジタル伝送装置等において装置内の各プリ
ント板ユニットクロック等を分配するクロック分配方式
に関し、 高速クロック信号を装置内の複数のプリント板ユニッ
トに分配する際に、未実装による信号の反射を無くすこ
とを目的とし、 クロック受信ユニットが実装される複数のスロットを
有し、クロック発生分配からそれぞれのスロット向けに
設けられたクロック伝送路を介してクロック受信ユニッ
トに基準クロックを送信する装置において、 前記クロック発生分配部と前記複数のスロットとの間
にそれぞれ実装状態通信線が設けられ、前記クロック受
信ユニットは、スロットに実装されると前記実装状態通
信線を介してクロック発生分配部に実装状態信号を送信
する回路を有し、前記クロック発生分配部は前記実装状
態通信線を介して実装状態信号を受信しない場合に、当
該スロットへの基準クロック送出を停止するON/OFF制御
手段を有する構成である。
ント板ユニットクロック等を分配するクロック分配方式
に関し、 高速クロック信号を装置内の複数のプリント板ユニッ
トに分配する際に、未実装による信号の反射を無くすこ
とを目的とし、 クロック受信ユニットが実装される複数のスロットを
有し、クロック発生分配からそれぞれのスロット向けに
設けられたクロック伝送路を介してクロック受信ユニッ
トに基準クロックを送信する装置において、 前記クロック発生分配部と前記複数のスロットとの間
にそれぞれ実装状態通信線が設けられ、前記クロック受
信ユニットは、スロットに実装されると前記実装状態通
信線を介してクロック発生分配部に実装状態信号を送信
する回路を有し、前記クロック発生分配部は前記実装状
態通信線を介して実装状態信号を受信しない場合に、当
該スロットへの基準クロック送出を停止するON/OFF制御
手段を有する構成である。
本発明は、例えばディジタル伝送装置等において装置
内の各プリント板ユニットにクロック等の高速信号を分
配するクロック分配方式に関する。
内の各プリント板ユニットにクロック等の高速信号を分
配するクロック分配方式に関する。
近年のディジタル同期多重通信システムにおける同期
網では、基準クロックに同期した高速クロックを伝送装
置内部のクロック発生部で生成して、各部に分配してい
るが、同期網の高速化に対しては従来の信号分配方式で
は対処できず新たな分配方式が必要とされる。
網では、基準クロックに同期した高速クロックを伝送装
置内部のクロック発生部で生成して、各部に分配してい
るが、同期網の高速化に対しては従来の信号分配方式で
は対処できず新たな分配方式が必要とされる。
ディジタル多重化伝送装置などでは、複数のプリント
板ユニットがスロットに着脱自在に装着されて構成され
ている。ここで、スロットとは、バックパネルプリント
板に取り付けられたコネクタと、プリント板ユニットの
挿抜をガイドするシエルフのガイド部とからなるもの
で、このスロットにプリント板ユニットを装着すること
により、プリント板ユニットはコネクタを介してバック
パネルプリント板に電気的に接続される。バックハネル
プリント板にはプリント板ユニット間を接続するための
配線パターンが形成されている。各プリント板ユニット
を動作させるための基本クロックは、通常、外部から供
給される低周波数の基準同期クロックに基づいてクロッ
ク発生分配部と呼ばれるプリント板ユニットで作成・分
割されたのち、バックパネルプリント板上に宛先別に形
成されたクロック分配路を介して各受信先のプリント板
ユニットへ分配している。クロックを受信する各プリン
ト板ユニットには、クロック伝送路を終端する終端抵抗
が設けられており、信号の反射を少なくし他の信号回路
への漏話を防止している。
板ユニットがスロットに着脱自在に装着されて構成され
ている。ここで、スロットとは、バックパネルプリント
板に取り付けられたコネクタと、プリント板ユニットの
挿抜をガイドするシエルフのガイド部とからなるもの
で、このスロットにプリント板ユニットを装着すること
により、プリント板ユニットはコネクタを介してバック
パネルプリント板に電気的に接続される。バックハネル
プリント板にはプリント板ユニット間を接続するための
配線パターンが形成されている。各プリント板ユニット
を動作させるための基本クロックは、通常、外部から供
給される低周波数の基準同期クロックに基づいてクロッ
ク発生分配部と呼ばれるプリント板ユニットで作成・分
割されたのち、バックパネルプリント板上に宛先別に形
成されたクロック分配路を介して各受信先のプリント板
ユニットへ分配している。クロックを受信する各プリン
ト板ユニットには、クロック伝送路を終端する終端抵抗
が設けられており、信号の反射を少なくし他の信号回路
への漏話を防止している。
ところで、大規模な装置では、その装置の使われ方に
応じて、実装するプリント板ユニットの構成（使用数や
種類）を変えられるようなアーキテクチャを採用してユ
ーザの要求に合わせている。この場合には、装置の共通
部であるクロック発生部は装置構成によらず最初から実
装されており、そこで作成・分割された基本クロックは
バックパネル配線板等を通じてクロック受信プリント板
用の全スロットへプリント板の装着の有無には関係なく
送信されている。
応じて、実装するプリント板ユニットの構成（使用数や
種類）を変えられるようなアーキテクチャを採用してユ
ーザの要求に合わせている。この場合には、装置の共通
部であるクロック発生部は装置構成によらず最初から実
装されており、そこで作成・分割された基本クロックは
バックパネル配線板等を通じてクロック受信プリント板
用の全スロットへプリント板の装着の有無には関係なく
送信されている。
従来の装置では、装置全体のスロット位置にクロック
を送信しているため、プリント板ユニットが実装されて
いるスロットではプリント板上の終端抵抗でクロック伝
送路を終端してクロックを受信しているが、プリント板
ユニットが実装されてないスロットにもクロックが送信
され、このクロック伝送路は終端されていないためクロ
ック信号の反射が起こり他の信号回路に漏話してノイズ
として悪影響を及ぼすという問題が発生する。
を送信しているため、プリント板ユニットが実装されて
いるスロットではプリント板上の終端抵抗でクロック伝
送路を終端してクロックを受信しているが、プリント板
ユニットが実装されてないスロットにもクロックが送信
され、このクロック伝送路は終端されていないためクロ
ック信号の反射が起こり他の信号回路に漏話してノイズ
として悪影響を及ぼすという問題が発生する。
特に、分配すべき基本クロックの周波数が数10MHz程
度以上の近時の伝送装置ではこの問題が顕在化してきて
いる。
度以上の近時の伝送装置ではこの問題が顕在化してきて
いる。
本発明は上記問題点に鑑み創出されたもので、高速ク
ロック信号を装置内の複数プリント板ユニットに分配す
る際に信号の反射を無くすことを目的とする。
ロック信号を装置内の複数プリント板ユニットに分配す
る際に信号の反射を無くすことを目的とする。
第１図は本発明のクロック分配方式の原理図である。
上記問題点は、第１図に示すように、 クロック受信ユニット実装される複数のスロットを有
し、クロック発生分配部からそれぞれのスロット向けに
設けられたクロック伝送路を介してクロック受信ユニッ
トに基準クロックを送信する装置において、 前記クロック発生分配部と前記複数のスロットとの間
にそれぞれ実装状態通信線が設けられ、前記クロック受
信ユニットは、スロットに実装されると前記実装状態通
信線を介してクロック発生分配部に実装状態信号を送信
する回路を有し、前記クロック発生分配部は前記実装状
態通信線を介して実装状態信号を受信しない場合に、当
該スロットへの基準クロック送出を停止するON/OFF制御
手段を有することを特徴とする本発明のクロック分配方
式により解決される。
し、クロック発生分配部からそれぞれのスロット向けに
設けられたクロック伝送路を介してクロック受信ユニッ
トに基準クロックを送信する装置において、 前記クロック発生分配部と前記複数のスロットとの間
にそれぞれ実装状態通信線が設けられ、前記クロック受
信ユニットは、スロットに実装されると前記実装状態通
信線を介してクロック発生分配部に実装状態信号を送信
する回路を有し、前記クロック発生分配部は前記実装状
態通信線を介して実装状態信号を受信しない場合に、当
該スロットへの基準クロック送出を停止するON/OFF制御
手段を有することを特徴とする本発明のクロック分配方
式により解決される。
クロック受信ユニットが実装されていないスロットへ
のロック伝送路にはクロックが送出されないので、未実
装のためクロック伝送路が終端されていなくても信号の
反射は起こらず他の信号回路に影響を与えることはな
い。
のロック伝送路にはクロックが送出されないので、未実
装のためクロック伝送路が終端されていなくても信号の
反射は起こらず他の信号回路に影響を与えることはな
い。
以下添付図により本発明の実施例を説明する。
第２図は本発明の実施例を示す図である。
図において１はクロック発生分配部で、クロック発生
器11、分配回路12、２入力のANDゲート13−１〜13−
ｎ、インバータ14−１〜14nを有する。21−１〜21−ｎ
はクロック伝送路で、実装状態通信線22−１〜22−ｎと
対になってクロック受信ユニット実装用のｎ箇所のスロ
ット３−１〜３−ｎへバッグパネル配線板等で配線され
ている。クロック発生器11は、装置外部から供給される
図示しない外部基準クロック（例えば64KHz）に同期し
た高周波（例えば25KHz）の装置内基準クロックCKを作
成する。この基準クロックCKはバッファ素子等を組み合
わせた分配回路12で所定の宛先数ｎに分配され、それぞ
れANDゲート13−１〜13−ｎの一方の入力端子に入力さ
れる。ANDゲート13−１〜13−ｎの他方の入力端子に
は、実装状態通信線22−１〜22−ｎからの信号を抵抗Ｒ
でプルアップした実装状態信号がインバータ14−１〜14
nで反転されて入力されている。ANDゲート13−１〜13−
ｎの出力はそれぞれ対応するクロック伝送路21−１〜21
−ｎへ接続されている。４−１〜４−ｎはプリント板ユ
ニットからなるクロック受信ユニットで、対応するスロ
ットに装着されるとクロック伝送路と実装状態通信線と
が接続され、基本クロックCKを受信して図示なきデータ
処理部に供給する。各クロック受信ユニットには、クロ
ック伝送路を所定に終端する終端抵抗41と、実装状態通
信線を接地して0V電位にする接地回路42とが設けられて
いる。
器11、分配回路12、２入力のANDゲート13−１〜13−
ｎ、インバータ14−１〜14nを有する。21−１〜21−ｎ
はクロック伝送路で、実装状態通信線22−１〜22−ｎと
対になってクロック受信ユニット実装用のｎ箇所のスロ
ット３−１〜３−ｎへバッグパネル配線板等で配線され
ている。クロック発生器11は、装置外部から供給される
図示しない外部基準クロック（例えば64KHz）に同期し
た高周波（例えば25KHz）の装置内基準クロックCKを作
成する。この基準クロックCKはバッファ素子等を組み合
わせた分配回路12で所定の宛先数ｎに分配され、それぞ
れANDゲート13−１〜13−ｎの一方の入力端子に入力さ
れる。ANDゲート13−１〜13−ｎの他方の入力端子に
は、実装状態通信線22−１〜22−ｎからの信号を抵抗Ｒ
でプルアップした実装状態信号がインバータ14−１〜14
nで反転されて入力されている。ANDゲート13−１〜13−
ｎの出力はそれぞれ対応するクロック伝送路21−１〜21
−ｎへ接続されている。４−１〜４−ｎはプリント板ユ
ニットからなるクロック受信ユニットで、対応するスロ
ットに装着されるとクロック伝送路と実装状態通信線と
が接続され、基本クロックCKを受信して図示なきデータ
処理部に供給する。各クロック受信ユニットには、クロ
ック伝送路を所定に終端する終端抵抗41と、実装状態通
信線を接地して0V電位にする接地回路42とが設けられて
いる。
上記構成になるクロック分配回路の動作を説明する。
クロック受信ユニット４−１が、対応するスロット３
−１に実装されると、実装状態通信線22−１が接地され
るので該当スロット３−１からは0V（論理“L"）の実装
状態信号がクロック発生部１に送信される。この信号は
インバータ14−１で反転され論理“H"となり、ANDゲー
ト13−１を開くので基準クロックはクロック伝送部21−
１に送出され、クロック受信ユニット４−１は終端抵抗
41で正常に終端受信して所定のデータ処理を行う。一
方、クロック受信ユニット４−２が実装されていないス
ロット３−２からの実装状態通信線22−２はオープン状
態となるため、抵抗Ｒによりプルアップされて論理“H"
の実装状態信号がクロック発生部１に入力されることに
なり、これがインバータ14−２で反転された論理“L"が
ANDゲート13−１に入力されるので、当該ANDゲートは閉
じて基本クロックのクロック伝送路21−２への送出を阻
止する。
−１に実装されると、実装状態通信線22−１が接地され
るので該当スロット３−１からは0V（論理“L"）の実装
状態信号がクロック発生部１に送信される。この信号は
インバータ14−１で反転され論理“H"となり、ANDゲー
ト13−１を開くので基準クロックはクロック伝送部21−
１に送出され、クロック受信ユニット４−１は終端抵抗
41で正常に終端受信して所定のデータ処理を行う。一
方、クロック受信ユニット４−２が実装されていないス
ロット３−２からの実装状態通信線22−２はオープン状
態となるため、抵抗Ｒによりプルアップされて論理“H"
の実装状態信号がクロック発生部１に入力されることに
なり、これがインバータ14−２で反転された論理“L"が
ANDゲート13−１に入力されるので、当該ANDゲートは閉
じて基本クロックのクロック伝送路21−２への送出を阻
止する。
以上の如く、クロック受信ユニットが実装された時に
のみ、当該クロック伝送路に基準クロックを送出し、未
実装のスロットには送信しないので、クロック伝送路が
終端されないために発生する信号反射を無くすことがで
きる。
のみ、当該クロック伝送路に基準クロックを送出し、未
実装のスロットには送信しないので、クロック伝送路が
終端されないために発生する信号反射を無くすことがで
きる。
以上説明した如く、本発明によれば、高速クロック信
号を装置内の複数のプリント板ユニットに分配する際
に、プリント板ユニットの未実装部における信号の反射
等が除去され、ノイズの少ない装置を実現することが可
能となる。
号を装置内の複数のプリント板ユニットに分配する際
に、プリント板ユニットの未実装部における信号の反射
等が除去され、ノイズの少ない装置を実現することが可
能となる。
第１図は、本発明のクロック分配方式の原理図、 第２図は、本発明の実施例を示す構成図、 である。 図において、 １……クロック発生分配部、11……クロック発生器、12
……クロック分配回路、13−１〜13−ｎ……ANDゲー
ト、21−１〜21−ｎ……クロック伝送路、22−１〜22−
ｎ……実装状況通信線、３−１〜３−ｎ……スロット、
４−１〜４−ｎ……クロック受信ユニット、41……終端
抵抗、42……接地回路、 である。
……クロック分配回路、13−１〜13−ｎ……ANDゲー
ト、21−１〜21−ｎ……クロック伝送路、22−１〜22−
ｎ……実装状況通信線、３−１〜３−ｎ……スロット、
４−１〜４−ｎ……クロック受信ユニット、41……終端
抵抗、42……接地回路、 である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 文彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 金子 浩幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平４−35425（ＪＰ，Ａ) 特開 平２−79535（ＪＰ，Ａ)
Claims (1)
- 【請求項１】クロック受信ユニット実装される複数のス
ロットを有し、クロック発生分配部からそれぞれのスロ
ット向けに設けられたクロック伝送路を介してクロック
受信ユニットに基準クロックを送信する装置において、 前記クロック発生分配部と前記複数のスロットとの間に
それぞれ実装状態通信線が設けられ、前記クロック受信
ユニットは、スロットに実装されると前記実装状態通信
線を介してクロック発生分配部に実装状態信号を送信す
る回路を有し、前記クロック発生分配部は前記実装状態
通信線を介して実装状態信号を受信したときのみ当該ス
ロットへの基準クロックを送出するON/OFF制御手段を有
することを特徴とするクロック分配方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231494A JP2546048B2 (ja) | 1990-08-31 | 1990-08-31 | クロック分配方式 |
| US07/752,124 US5274677A (en) | 1990-08-31 | 1991-08-29 | Clock distribution system |
| CA002050194A CA2050194C (en) | 1990-08-31 | 1991-08-29 | Clock distribution system |
| DE69129685T DE69129685T2 (de) | 1990-08-31 | 1991-08-30 | Taktverteilungssystem |
| EP91114604A EP0476394B1 (en) | 1990-08-31 | 1991-08-30 | Clock distribution system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2231494A JP2546048B2 (ja) | 1990-08-31 | 1990-08-31 | クロック分配方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115638A JPH04115638A (ja) | 1992-04-16 |
| JP2546048B2 true JP2546048B2 (ja) | 1996-10-23 |
Family
ID=16924371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2231494A Expired - Fee Related JP2546048B2 (ja) | 1990-08-31 | 1990-08-31 | クロック分配方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5274677A (ja) |
| EP (1) | EP0476394B1 (ja) |
| JP (1) | JP2546048B2 (ja) |
| CA (1) | CA2050194C (ja) |
| DE (1) | DE69129685T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010009628A (ja) * | 2004-12-09 | 2010-01-14 | Hitachi Ltd | サーバ装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5570053A (en) * | 1994-09-26 | 1996-10-29 | Hitachi Micro Systems, Inc. | Method and apparatus for averaging clock skewing in clock distribution network |
| US5570054A (en) * | 1994-09-26 | 1996-10-29 | Hitachi Micro Systems, Inc. | Method and apparatus for adaptive clock deskewing |
| US5594376A (en) * | 1994-10-05 | 1997-01-14 | Micro Linear Corporation | Clock deskewing apparatus including three-input phase detector |
| US5661427A (en) * | 1994-10-05 | 1997-08-26 | Micro Linear Corporation | Series terminated clock deskewing apparatus |
| JPH1020960A (ja) * | 1996-06-28 | 1998-01-23 | Nec Shizuoka Ltd | クロックパルス供給方式 |
| US6421391B1 (en) | 1997-09-22 | 2002-07-16 | Ncr Corporation | Transmission line for high-frequency clock |
| JP3895912B2 (ja) * | 2000-09-01 | 2007-03-22 | 矢崎総業株式会社 | 制御ユニット及び、多重通信システム |
| SG126691A1 (en) * | 2002-02-28 | 2006-11-29 | Ibm | Synchronous memory modules and memory systems withselectable clock termination |
| US6961864B2 (en) * | 2002-05-16 | 2005-11-01 | Intel Corporation | Method and apparatus for terminating clock signals upon disconnection of clock trace from ground |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619700A (en) * | 1979-07-27 | 1981-02-24 | Tokyo Shibaura Electric Co | Electronic device |
| JPS60134924A (ja) * | 1983-12-24 | 1985-07-18 | Fujitsu Ltd | オプシヨンユニツト接続方式 |
| JPS62249259A (ja) * | 1986-04-23 | 1987-10-30 | Mitsubishi Electric Corp | コンピユ−タシステム |
| JPS63228206A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | クロツク分配方式 |
| JPH02139610A (ja) * | 1988-11-19 | 1990-05-29 | Fujitsu Ltd | 活性着脱方式 |
| JPH0771062B2 (ja) * | 1990-05-30 | 1995-07-31 | 富士通電装株式会社 | クロック分配装置 |
-
1990
- 1990-08-31 JP JP2231494A patent/JP2546048B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-29 CA CA002050194A patent/CA2050194C/en not_active Expired - Fee Related
- 1991-08-29 US US07/752,124 patent/US5274677A/en not_active Expired - Lifetime
- 1991-08-30 DE DE69129685T patent/DE69129685T2/de not_active Expired - Fee Related
- 1991-08-30 EP EP91114604A patent/EP0476394B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010009628A (ja) * | 2004-12-09 | 2010-01-14 | Hitachi Ltd | サーバ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129685T2 (de) | 1998-12-24 |
| EP0476394B1 (en) | 1998-07-01 |
| DE69129685D1 (de) | 1998-08-06 |
| CA2050194A1 (en) | 1992-03-01 |
| US5274677A (en) | 1993-12-28 |
| EP0476394A2 (en) | 1992-03-25 |
| EP0476394A3 (en) | 1992-10-28 |
| JPH04115638A (ja) | 1992-04-16 |
| CA2050194C (en) | 1996-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734685A (en) | Clock signal deskewing system | |
| JP2546048B2 (ja) | クロック分配方式 | |
| KR100479444B1 (ko) | 메모리장치 | |
| US5712882A (en) | Signal distribution system | |
| US6600790B1 (en) | Gap-coupling bus system | |
| US4490821A (en) | Centralized clock time error correction system | |
| US6091729A (en) | Methods and apparatus for high-speed data transfer that minimizes conductors | |
| GB2159368A (en) | Time division multiplexed computerized branch exchange | |
| US6249142B1 (en) | Dynamically terminated bus | |
| US4412335A (en) | Digital signal distribution system | |
| US20060224912A1 (en) | Clock distribution for interconnect structures | |
| EP0085973B1 (en) | Information transmission system | |
| EP0687069A1 (en) | Pulse generation | |
| US4787025A (en) | Remote fan out facility for data terminals | |
| JPH07101788B2 (ja) | 電波放射抑制機能を有する二重化装置 | |
| JPH07240498A (ja) | 半導体アセンブリ | |
| US5404453A (en) | Terminals coupling system using bridge interfaces, located inside the host controller, with timer to determine start and end of transmission period | |
| KR100293430B1 (ko) | 스위칭 장비의 시스템 동기 클럭 분배 시스템 | |
| JPH02262739A (ja) | 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置 | |
| JPS60196036A (ja) | 遠隔制御出力分岐装置 | |
| JPH05227171A (ja) | 多重通信装置 | |
| JPH05268206A (ja) | ディジタルシステムにおける同期制御信号供給方法 | |
| KR910004670Y1 (ko) | 자기테이프상의 라이트 클럭 발생회로 | |
| JPH03220832A (ja) | クロック分配方式 | |
| KR0145403B1 (ko) | 디지탈 시스템의 클럭신호 전송장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |