KR20160077544A - 반도체장치 및 이를 포함하는 반도체시스템 - Google Patents

반도체장치 및 이를 포함하는 반도체시스템 Download PDF

Info

Publication number
KR20160077544A
KR20160077544A KR1020140187493A KR20140187493A KR20160077544A KR 20160077544 A KR20160077544 A KR 20160077544A KR 1020140187493 A KR1020140187493 A KR 1020140187493A KR 20140187493 A KR20140187493 A KR 20140187493A KR 20160077544 A KR20160077544 A KR 20160077544A
Authority
KR
South Korea
Prior art keywords
signal
voltage
trimming
internal
level
Prior art date
Application number
KR1020140187493A
Other languages
English (en)
Inventor
옥승한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140187493A priority Critical patent/KR20160077544A/ko
Priority to US14/715,796 priority patent/US9455692B2/en
Publication of KR20160077544A publication Critical patent/KR20160077544A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/142—Contactless power supplies, e.g. RF, induction, or IR
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

반도체장치는 초기화구간 완료 후 내부전압이 센싱기준전압보다 높은 레벨로 상승하는 경우 트리밍신호의 레벨을 시프팅하여 선택제어신호를 생성하고, 제1 활성화신호의 레벨을 시프팅하여 구동제어신호를 생성하는 제어신호생성부; 및 상기 선택제어신호에 응답하여 다수의 트리밍분배전압 중 하나를 선택기준전압으로 선택하고, 상기 구동제어신호에 응답하여 상기 선택기준전압과 상기 내부전압의 레벨을 비교하여 상기 내부전압을 구동하는 내부전압생성부를 포함한다.

Description

반도체장치 및 이를 포함하는 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 반도체장치를 포함하는 반도체시스템에 관한 것이다.
통상적으로 반도체장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압들을 생성하여 사용하고 있다. 반도체장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙시에 사용되는 승압전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 승압전압(VPP)은 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 승압전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
본 발명은 안정적으로 내부전압을 생성할 수 있도록 하는 반도체장치를 포함하는 반도체시스템을 제공한다.
이를 위해 본 발명은 초기화구간 완료 후 내부전압이 센싱기준전압보다 높은 레벨로 상승하는 경우 트리밍신호의 레벨을 시프팅하여 선택제어신호를 생성하고, 제1 활성화신호의 레벨을 시프팅하여 구동제어신호를 생성하는 제어신호생성부; 및 상기 선택제어신호에 응답하여 다수의 트리밍분배전압 중 하나를 선택기준전압으로 선택하고, 상기 구동제어신호에 응답하여 상기 선택기준전압과 상기 내부전압의 레벨을 비교하여 상기 내부전압을 구동하는 내부전압생성부를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 전원전압과 테스트모드인에이블신호를 출력하는 제1 반도체장치; 및 상기 전원전압을 공급받아, 초기화구간 완료 후 내부전압이 센싱기준전압보다 높은 레벨로 상승하는 경우 트리밍신호의 레벨을 시프팅하여 선택제어신호를 생성하고, 제1 활성화신호의 레벨을 시프팅하여 구동제어신호를 생성하며, 상기 선택제어신호에 응답하여 다수의 트리밍분배전압 중 하나를 선택기준전압으로 선택하고, 상기 구동제어신호에 응답하여 상기 선택기준전압과 상기 내부전압의 레벨을 비교하여 상기 내부전압을 구동하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 전원전압을 출력하는 제1 반도체장치; 테스트모드인에이블신호를 출력하는 제2 반도체장치; 및 상기 전원전압을 공급받아, 초기화구간 완료 후 내부전압이 센싱기준전압보다 높은 레벨로 상승하는 경우 트리밍신호의 레벨을 시프팅하여 선택제어신호를 생성하고, 제1 활성화신호의 레벨을 시프팅하여 구동제어신호를 생성하며, 상기 선택제어신호에 응답하여 다수의 트리밍분배전압 중 하나를 선택기준전압으로 선택하고, 상기 구동제어신호에 응답하여 상기 선택기준전압과 상기 내부전압의 레벨을 비교하여 상기 내부전압을 구동하는 제3 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 초기화구간 후 내부전압이 기설정된 레벨에 도달된 안정적인 상태에서 내부전압을 트리밍하여 생성함으로써, 내부전압이 불안정하게 생성되는 것을 방지할 수 있는 효과가 있다.
도 1은 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 제어신호생성부의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 내부전압생성부의 일 실시예에 따른 회로도이다.
도 4는 도 3에 도시된 내부전압생성부에 포함된 기준전압트리밍부의 일 실시예에 따른 회로도이다.
도 5는 도 3에 도시된 내부전압생성부에 포함된 내부전압구동부의 일 실시예에 따른 회로도이다.
도 6은 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체시스템은 제1 반도체장치(11) 및 제2 반도체장치(12)를 포함할 수 있다. 제1 반도체장치(11)는 전원전압(VDD) 및 테스트인에이블신호(TM_EN)를 제2 반도체장치(12)에 인가할 수 있다. 제2 반도체장치(12)는 제어신호생성부(121) 및 내부전압생성부(122)를 포함할 수 있다. 제어신호생성부(121)는 전원전압(VDD)을 공급받아 동작할 수 있다. 제어신호생성부(121)는 초기화구간 완료 후 내부전압(VINT)이 기설정된 레벨보다 높은 레벨로 상승하는 경우 제1 내지 제4 선택제어신호(T_CNT<1:4>) 및 구동제어신호(DRV_CNTB)를 생성할 수 있다. 초기화구간은 제2 반도체장치(12)에 전원전압(VDD)이 공급되기 시작하면 전원전압(VDD)이 0[V]에서 점차 상승하는데, 전원전압(VDD)이 기설정된 초기레벨까지 상승할 때까지의 구간으로 설정될 수 있다. 내부전압생성부(122)는 전원전압(VDD)을 공급받아 동작할 수 있다. 내부전압생성부(122)는 제1 내지 제4 선택제어신호(T_CNT<1:4>) 및 구동제어신호(DRV_CNTB)에 응답하여 내부전압(VINT)을 구동할 수 있다.
도 2를 참고하면 제어신호생성부(121)는 내부신호생성부(21), 감지신호생성부(22) 및 제어신호출력부(23)를 포함할 수 있다.
내부신호생성부(21)는 트리밍신호생성부(211), 제1 레벨시프터(212), 제2 레벨시프터(213) 및 제3 레벨시프터(214)를 포함할 수 있다. 트리밍신호생성부(211)는 다수의 퓨즈들이 포함된 퓨즈어레이(미도시)를 포함할 수 있으며, 퓨즈어레이(미도시)에 포함된 퓨즈들의 커팅 여부는 내부전압(VINT)의 구동 조건을 조절하기 위해 미리 설정될 수 있다. 트리밍신호생성부(211)는 테스트인에이블신호(TM_EN)가 인에이블되는 경우 퓨즈어레이(미도시)에 포함된 퓨즈들의 커팅 여부에 따라 논리레벨 조합이 설정되는 제1 내지 제4 트리밍신호(TRIM<1:4>)를 생성할 수 있다. 제1 레벨시프터(212)는 전원전압(VDD)을 공급받아, 제1 내지 제4 트리밍신호(TRIM<1:4>)의 레벨을 시프팅하여 제1 내지 제4 내부트리밍신호(TRIM_INT<1:4>)를 생성할 수 있다. 제2 레벨시프터(213)는 제1 활성화신호(EN_LDO1)의 레벨을 시프팅하여 제2 활성화신호(EN_LDO2)를 생성할 수 있다. 제1 활성화신호(EN_LDO1)는 내부전압(VINT)이 사용되는 내부동작, 예를 들어, 액티브동작, 리드동작, 라이트동작 및 리프레쉬동작 등의 동작들이 수행될 때 인에이블될 수 있다. 제3 레벨시프터(214)는 제1 리셋신호(RESET1)의 레벨을 시프팅하여 제2 리셋신호(RESET2)를 생성할 수 있다. 제1 리셋신호(RESET1)는 초기화구간이 종료된 후 인에이블되도록 설정되는 것이 바람직하다. 제1 활성화신호(EN_LDO1) 및 제1 리셋신호(RESET1)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정할 수 있다. 레벨 시프팅되어 생성된 제1 내지 제4 내부트리밍신호(TRIM_INT<1:4>), 제2 활성화신호(EN_LDO2) 및 제2 리셋신호(RESET2)의 논리레벨은 전원전압(VDD)과 접지전압(VSS) 사이를 스윙하도록 생성되는 것이 바람직하다.
감지신호생성부(22)는 센싱기준전압생성부(221) 및 비교기(222)를 포함할 수 있다. 센싱기준전압생성부(221)는 widlar 회로 등으로 구현되어, PVT(Process, Voltage, Temperature) 변동에도 안정적인 논리레벨을 갖는 센싱기준전압(VREF_SEN)을 생성한다. 비교기(222)는 센싱기준전압(VREF_SEN)과 내부전압(VINT)의 레벨을 비교하여 감지신호(DET)를 생성한다. 감지신호(DET)는 내부전압(VINT)이 센싱기준전압(VREF_SEN)보다 높은 레벨인 경우 로직하이레벨로 인에이블될 수 있다. 감지신호(DET)는 내부전압(VINT)이 센싱기준전압(VREF_SEN)보다 낮은 레벨인 경우 로직로우레벨로 디스에이블될 수 있다.
제어신호출력부(23)는 인버터들(IV21, IV22), 노어게이트들(NOR21, NOR22) 및 낸드게이트(NAND21)를 포함할 수 있다. 제어신호출력부(23)는 제1 내지 제4 내부트리밍신호(TRIM_INT<1:4>), 제2 활성화신호(EN_LDO2), 제2 리셋신호(RESET2) 및 감지신호(DET)를 입력받아 제1 내지 제3 선택제어신호(T_CNT<1:4>) 및 구동제어신호(DRV_CNTB)를 생성할 수 있다. 제어신호출력부(23)는 초기화구간 완료 후 내부전압(VINT)이 기설정된 센싱기준전압(VREF_SEN)의 레벨보다 높은 레벨로 상승하는 경우 모두 로직하이레벨로 인에이블된 제2 리셋신호(RESET2) 및 감지신호(DET)에 응답하여 제1 내지 제4 내부트리밍신호(TRIM_INT<1:4>) 및 제2 활성화신호(EN_LDO2)를 버퍼링하여 제1 내지 제4 선택제어신호(T_CNT<1:4>) 및 구동제어신호(DRV_CNTB)를 생성할 수 있다.
도 3을 참고하면 내부전압생성부(122)는 기준전압트리밍부(31) 및 내부전압구동부(32)를 포함할 수 있다. 기준전압트리밍부(31)는 제1 내지 제4 선택제어신호(T_CNT<1:4>)에 응답하여 레벨이 트리밍된 선택기준전압(TRIM_SEL)을 생성할 수 있다. 내부전압구동부(32)는 인에이블된 구동제어신호(DRV_CNTB)가 입력되는 경우 선택기준전압(TRIM_SEL) 및 내부전압(VINT)의 레벨을 비교하여 내부전압(VINT)을 구동한다.
도 4를 참고하면 기준전압트리밍부(31)는 제1 전압분배부(41), 제1 구동신호생성부(42), 제1 구동부(43), 트리밍분배전압생성부(44) 및 기준전압선택부(45)를 포함할 수 있다. 제1 전압분배부(41)는 NMOS 트랜지스터들(N41, N42)을 포함하여 내부노드(nd41)의 레벨을 전압분배하여 제1 분배전압(VDIV1)을 생성할 수 있다. 제1 구동신호생성부(42)는 PMOS 트랜지스터들(P41, P42) 및 NMOS 트랜지스터들(N43, N44, N45)을 포함할 수 있다. PMOS 트랜지스터들(P41, P42)은 정전류원으로 동작하는 전류미러를 형성할 수 있다. NMOS 트랜지스터들(N43, N44)은 제1 기준전압(VREF1) 및 제1 분배전압(VDIV1)을 입력받아 턴온될 수 있다. NMOS 트랜지스터(N45)는 바이어스전압(VBIAS)을 입력받아 턴온될 수 있다. 제1 구동신호생성부(42)는 제1 분배전압(VDIV1)이 제1 기준전압(VREF1)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 제1 풀업신호(PU1)를 생성할 수 있다. 제1 구동부(43)는 PMOS 트랜지스터(P43)를 포함하여, 로직로우레벨로 인에이블되는 제1 풀업신호(PU1)가 입력되는 경우 내부노드(nd41)를 전원전압(VDD)으로 풀업구동할 수 있다. 트리밍분배전압생성부(44)는 내부노드(nd41)와 접지전압(VSS) 사이에 연결된 저항소자들(R41, R42, R43, R44)을 포함하여, 내부노드(nd41)에서 출력되는 제1 트리밍분배전압(VTRIM1)을 전압분배하여 제2 트리밍분배전압(VTRIM2), 제3 트리밍분배전압(VTRIM3) 및 제4 트리밍분배전압(VTRIM4)을 생성할 수 있다. 제2 트리밍분배전압(VTRIM2)은 노드(nd42)에서 출력될 수 있고, 제3 트리밍분배전압(VTRIM3)은 노드(nd43)에서 출력될 수 있으며, 제4 트리밍분배전압(VTRIM4)은 노드(nd44)에서 출력될 수 있다. 기준전압선택부(45)는 인버터들(IV41, IV42, IV43, IV44)과 전달게이트들(T41, T42, T43, T44)을 포함할 수 있다. 기준전압선택부(45)는 제1 전달제어신호(T_CNT<1>)가 로직하이레벨로 인에이블되는 경우 제1 트리밍분배전압(VTRIM1)을 선택기준전압(TRIM_SEL)으로 선택하여 출력할 수 있다. 기준전압선택부(45)는 제2 전달제어신호(T_CNT<2>)가 로직하이레벨로 인에이블되는 경우 제2 트리밍분배전압(VTRIM2)을 선택기준전압(TRIM_SEL)으로 선택하여 출력할 수 있다. 기준전압선택부(45)는 제3 전달제어신호(T_CNT<3>)가 로직하이레벨로 인에이블되는 경우 제3 트리밍분배전압(VTRIM3)을 선택기준전압(TRIM_SEL)으로 선택하여 출력할 수 있다. 기준전압선택부(45)는 제4 전달제어신호(T_CNT<4>)가 로직하이레벨로 인에이블되는 경우 제4 트리밍분배전압(VTRIM4)을 선택기준전압(TRIM_SEL)으로 선택하여 출력할 수 있다.
도 5를 참고하면 내부전압구동부(32)는 제2 전압분배부(51), 제2 구동신호생성부(52), 제2 구동부(53)를 포함할 수 있다. 제2 전압분배부(51)는 MOS 트랜지스터들(N51, N52)을 포함하여 내부전압(VINT)이 출력되는 내부노드(nd51)의 레벨을 전압분배하여 제2 분배전압(VDIV2)을 생성할 수 있다. 제2 구동신호생성부(52)는 PMOS 트랜지스터들(P51, P52, P53), NMOS 트랜지스터들(N53, N54, N55, N56) 및 인버터(IV51)를 포함할 수 있다. PMOS 트랜지스터들(P51, P52)은 정전류원으로 동작하는 전류미러를 형성할 수 있다. PMOS 트랜지스터(P53)은 인버터(IV51)를 통해 구동제어신호(DRV_CNTB)의 반전버퍼링된 신호를 입력받아 턴온된다. NMOS 트랜지스터들(N53, N54)은 선택기준전압(TRIM_SEL) 및 제2 분배전압(VDIV2)을 입력받아 턴온될 수 있다. NMOS 트랜지스터(N55)는 바이어스전압(VBIAS)을 입력받아 턴온될 수 있다. MOS 트랜지스터(N56)는 구동제어신호(DRV_CNTB)에 응답하여 바이어스전압(VBIAS)이 입력되는 노드(nd53)을 접지전압(VSS)으로 풀다운구동할 수 있다. 제2 구동신호생성부(52)는 구동제어신호(DRV_CNTB)가 로직로우레벨로 인에이블된 상태에서 제2 분배전압(VDIV2)이 선택기준전압(TRIM_SEL)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 제2 풀업신호(PU2)를 생성할 수 있다. 제2 구동부(53)는 PMOS 트랜지스터(P54)를 포함하여, 로직로우레벨로 인에이블되는 제2 풀업신호(PU2)가 입력되는 경우 내부전압(VINT)을 전원전압(VDD)으로 풀업구동할 수 있다.
이상 살펴본 바와 같이 구성된 반도체시스템은 전원전압(VDD)이 기설정된 초기레벨까지 상승하는 초기화구간이 종료되고, 내부전압(VINT)이 기설정된 센싱기준전압(VREF_SEN)보다 높은 레벨로 생성되는 경우 내부전압(VINT)이 제1 내지 제4 트리밍신호(TRIM<1:4>)에 의해 트리밍되도록 제어한다. 따라서, 본 실시예에 의한 반도체시스템은 초기화구간 또는 내부전압(VINT)이 낮은 레벨에서 내부전압(VINT)이 제1 내지 제4 트리밍신호(TRIM<1:4>)에 의해 불안정하게 트리밍되지 않도록 할 수 있다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체시스템은 제1 반도체장치(61), 제2 반도체장치(62) 및 제3 반도체장치(63)를 포함할 수 있다. 제1 반도체장치(61)는 전원전압(VDD)을 제3 반도체장치(63)에 인가할 수 있다. 제2 반도체장치(62)는 테스트인에이블신호(TM_EN)를 제3 반도체장치(63)에 인가할 수 있다. 제3 반도체장치(63)는 제어신호생성부(631) 및 내부전압생성부(632)를 포함할 수 있다. 제어신호생성부(631)는 전원전압(VDD)을 공급받아 동작할 수 있다. 제어신호생성부(631)는 초기화구간 완료 후 내부전압(VINT)이 기설정된 레벨보다 높은 레벨로 상승하는 경우 제1 내지 제4 선택제어신호(T_CNT<1:4>) 및 구동제어신호(DRV_CNTB)를 생성할 수 있다. 초기화구간은 제2 반도체장치(12)에 전원전압(VDD)이 공급되기 시작하면 전원전압(VDD)이 0[V]에서 점차 상승하는데, 전원전압(VDD)이 기설정된 초기레벨까지 상승할 때까지의 구간으로 설정될 수 있다. 내부전압생성부(632)는 전원전압(VDD)을 공급받아 동작할 수 있다. 내부전압생성부(632)는 제1 내지 제4 선택제어신호(T_CNT<1:4>) 및 구동제어신호(DRV_CNTB)에 응답하여 내부전압(VINT)을 구동할 수 있다. 도 6에 도시된 반도체시스템은 테스트인에이블신호(TM_EN)를 제3 반도체장치(63)에 인가하는 제2 반도체장치(62)를 추가적으로 구비한 것을 제외하고는 도 1에 도시된 반도체시스템과 동일하므로, 구체적인 구성 및 동작에 대한 설명은 생략한다.
11: 제1 반도체장치 12: 제2 반도체장치
121: 제어신호생성부 122: 내부전압생성부
21: 내부신호생성부 22: 감지신호생성부
23: 제어신호출력부 211: 트리밍신호생성부
212: 제1 레벨시프터 213: 제2 레벨시프터
214: 제3 레벨시프터 221: 센싱기준전압생성부
222: 비교기 31: 기준전압트리밍부
32: 내부전압구동부 41: 제1 전압분배부
42: 제1 구동신호생성부 43: 제1 구동부
44: 트리밍분배전압생성부 45: 기준전압선택부
51: 제2 전압분배부 52: 제2 구동신호생성부
53: 제2 구동부

Claims (20)

  1. 초기화구간 완료 후 내부전압이 센싱기준전압보다 높은 레벨로 상승하는 경우 트리밍신호의 레벨을 시프팅하여 선택제어신호를 생성하고, 제1 활성화신호의 레벨을 시프팅하여 구동제어신호를 생성하는 제어신호생성부; 및
    상기 선택제어신호에 응답하여 다수의 트리밍분배전압 중 하나를 선택기준전압으로 선택하고, 상기 구동제어신호에 응답하여 상기 선택기준전압과 상기 내부전압의 레벨을 비교하여 상기 내부전압을 구동하는 내부전압생성부를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 트리밍신호는 테스트인에이블신호에 응답하여 동작하는 퓨즈어레이에서 생성되되, 상기 퓨즈어레이에 포함된 퓨즈들의 커팅 여부는 상기 내부전압의 레벨 조절을 위해 기설정되는 반도체장치.
  3. 제 1 항에 있어서, 상기 제1 활성화신호는 상기 내부전압이 사용되는 내부동작이 수행될 때 생성되는 반도체장치.
  4. 제 1 항에 있어서, 상기 제어신호생성부는
    테스트인에이블신호, 상기 제1 활성화신호 및 제1 리셋신호에 응답하여 내부트리밍신호, 제2 활성화신호 및 제2 리셋신호를 생성하는 내부신호생성부;
    상기 내부전압과 상기 센싱기준전압의 레벨을 비교하여 감지신호를 생성하는 감지신호생성부; 및
    상기 감지신호 및 상기 제2 리셋신호에 응답하여 상기 내부트리빙신호를 버퍼링하여 상기 선택제어신호를 생성하고, 상기 제2 활성화신호를 버퍼링하여 상기 구동제어신호를 생성하는 제어신호출력부를 포함하는 반도체장치.
  5. 제 4 항에 있어서, 상기 내부신호생성부는
    상기 테스트인에이블신호에 응답하여 퓨즈어레이에 포함된 퓨즈들의 커팅 여부에 따라 레벨이 설정되는 상기 트리밍신호를 생성하는 트리밍신호생성부;
    상기 전원전압을 공급받아, 상기 트리밍신호의 레벨을 시프팅하여 상기 내부트리밍신호를 생성하는 제1 레벨시프터;
    전원전압을 공급받아, 상기 제1 활성화신호의 레벨을 시프팅하여 상기 제2 활성화신호를 생성하는 제2 레벨시프터; 및
    상기 전원전압을 공급받아, 상기 제1 리셋신호의 레벨을 시프팅하여 상기 제2 리셋신호를 생성하는 제3 레벨시프터를 포함하는 반도체장치.
  6. 제 1 항에 있어서, 상기 내부전압생성부는
    상기 다수의 트리밍분배전압들을 생성하고, 상기 선택제어신호에 응답하여 상기 다수의 트리밍분배전압들 중 하나를 상기 선택기준전압으로 선택하여 출력하는 기준전압트리밍부; 및
    상기 구동제어신호에 응답하여 구동되어, 상기 선택기준전압과 상기 내부전압을 비교하여 상기 내부전압을 구동하는 내부전압구동부를 포함하는 반도체장치.
  7. 제 6 항에 있어서, 상기 기준전압트리밍부는
    내부노드의 전압을 전압분배하여 제1 분배전압을 생성하는 제1 전압분배부;
    상기 제1 분배전압과 기준전압을 비교하여 제1 풀업신호를 생성하는 제1 풀업신호생성부;
    상기 제1 풀업신호에 응답하여 상기 내부노드를 풀업구동하는 제1 구동부;
    상기 내부노드의 레벨을 전압분배하여 상기 다수의 트리밍분배전압을 생성하는 트리밍분배전압생성부; 및
    상기 선택제어신호에 응답하여 상기 다수의 트리밍분배전압들 중 하나를 상기 선택기준전압으로 선택하여 출력하는 기준전압선택부를 포함하는 반도체장치.
  8. 제 7 항에 있어서, 상기 내부전압구동부는
    상기 내부전압을 전압분배하여 제2 분배전압을 생성하는 제2 전압분배부;
    상기 구동제어신호에 응답하여 상기 제2 분배전압과 상기 선택기준전압을 비교하여 제2 풀업신호를 생성하는 제2 풀업신호생성부; 및
    상기 제2 풀업신호에 응답하여 상기 내부노드를 풀업구동하는 제2 구동부를 포함하는 반도체장치.
  9. 전원전압과 테스트모드인에이블신호를 출력하는 제1 반도체장치; 및
    상기 전원전압을 공급받아, 초기화구간 완료 후 내부전압이 센싱기준전압보다 높은 레벨로 상승하는 경우 트리밍신호의 레벨을 시프팅하여 선택제어신호를 생성하고, 제1 활성화신호의 레벨을 시프팅하여 구동제어신호를 생성하며, 상기 선택제어신호에 응답하여 다수의 트리밍분배전압 중 하나를 선택기준전압으로 선택하고, 상기 구동제어신호에 응답하여 상기 선택기준전압과 상기 내부전압의 레벨을 비교하여 상기 내부전압을 구동하는 제2 반도체장치를 포함하는 반도체시스템.
  10. 제 9 항에 있어서, 상기 트리밍신호는 상기 테스트인에이블신호에 응답하여 동작하는 퓨즈어레이에서 생성되되, 상기 퓨즈어레이에 포함된 퓨즈들의 커팅 여부는 상기 내부전압의 레벨 조절을 위해 기설정되는 반도체시스템.
  11. 제 9 항에 있어서, 상기 제1 활성화신호는 상기 내부전압이 사용되는 내부동작이 수행될 때 생성되는 반도체시스템.
  12. 제 9 항에 있어서, 상기 제2 반도체장치는
    상기 테스트인에이블신호, 상기 제1 활성화신호 및 제1 리셋신호에 응답하여 내부트리밍신호, 제2 활성화신호 및 제2 리셋신호를 생성하는 내부신호생성부;
    상기 내부전압과 상기 센싱기준전압의 레벨을 비교하여 감지신호를 생성하는 감지신호생성부; 및
    상기 감지신호 및 상기 제2 리셋신호에 응답하여 상기 내부트리빙신호를 버퍼링하여 상기 선택제어신호를 생성하고, 상기 제2 활성화신호를 버퍼링하여 상기 구동제어신호를 생성하는 제어신호출력부를 포함하는 반도체시스템.
  13. 제 12 항에 있어서, 상기 내부신호생성부는
    상기 테스트인에이블신호에 응답하여 퓨즈어레이에 포함된 퓨즈들의 커팅 여부에 따라 레벨이 설정되는 상기 트리밍신호를 생성하는 트리밍신호생성부;
    상기 전원전압을 공급받아, 상기 트리밍신호의 레벨을 시프팅하여 상기 내부트리밍신호를 생성하는 제1 레벨시프터;
    상기 전원전압을 공급받아, 상기 제1 활성화신호의 레벨을 시프팅하여 상기 제2 활성화신호를 생성하는 제2 레벨시프터; 및
    상기 전원전압을 공급받아, 상기 제1 리셋신호의 레벨을 시프팅하여 상기 제2 리셋신호를 생성하는 제3 레벨시프터를 포함하는 반도체시스템.
  14. 제 12 항에 있어서, 상기 제2 반도체장치는
    상기 다수의 트리밍분배전압들을 생성하고, 상기 선택제어신호에 응답하여 상기 다수의 트리밍분배전압들 중 하나를 상기 선택기준전압으로 선택하여 출력하는 기준전압트리밍부; 및
    상기 구동제어신호에 응답하여 구동되어, 상기 선택기준전압과 상기 내부전압을 비교하여 상기 내부전압을 구동하는 내부전압구동부를 더 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 기준전압트리밍부는
    내부노드의 전압을 전압분배하여 제1 분배전압을 생성하는 제1 전압분배부;
    상기 제1 분배전압과 기준전압을 비교하여 제1 풀업신호를 생성하는 제1 풀업신호생성부;
    상기 제1 풀업신호에 응답하여 상기 내부노드를 풀업구동하는 제1 구동부;
    상기 내부노드의 레벨을 전압분배하여 상기 다수의 트리밍분배전압을 생성하는 트리밍분배전압생성부; 및
    상기 선택제어신호에 응답하여 상기 다수의 트리밍분배전압들 중 하나를 상기 선택기준전압으로 선택하여 출력하는 기준전압선택부를 포함하는 반도체시스템.
  16. 제 14 항에 있어서, 상기 내부전압구동부는
    상기 내부전압을 전압분배하여 제2 분배전압을 생성하는 제2 전압분배부;
    상기 구동제어신호에 응답하여 상기 제2 분배전압과 상기 선택기준전압을 비교하여 제2 풀업신호를 생성하는 제2 풀업신호생성부; 및
    상기 제2 풀업신호에 응답하여 상기 내부노드를 풀업구동하는 제2 구동부를 포함하는 반도체시스템.
  17. 전원전압을 출력하는 제1 반도체장치;
    테스트모드인에이블신호를 출력하는 제2 반도체장치; 및
    상기 전원전압을 공급받아, 초기화구간 완료 후 내부전압이 센싱기준전압보다 높은 레벨로 상승하는 경우 트리밍신호의 레벨을 시프팅하여 선택제어신호를 생성하고, 제1 활성화신호의 레벨을 시프팅하여 구동제어신호를 생성하며, 상기 선택제어신호에 응답하여 다수의 트리밍분배전압 중 하나를 선택기준전압으로 선택하고, 상기 구동제어신호에 응답하여 상기 선택기준전압과 상기 내부전압의 레벨을 비교하여 상기 내부전압을 구동하는 제3 반도체장치를 포함하는 반도체시스템.
  18. 제 17 항에 있어서, 상기 트리밍신호는 상기 테스트인에이블신호에 응답하여 동작하는 퓨즈어레이에서 생성되되, 상기 퓨즈어레이에 포함된 퓨즈들의 커팅 여부는 상기 내부전압의 레벨 조절을 위해 기설정되는 반도체시스템.
  19. 제 17 항에 있어서, 상기 제3 반도체장치는
    상기 테스트인에이블신호, 상기 제1 활성화신호 및 제1 리셋신호에 응답하여 내부트리밍신호, 제2 활성화신호 및 제2 리셋신호를 생성하는 내부신호생성부;
    상기 내부전압과 상기 센싱기준전압의 레벨을 비교하여 감지신호를 생성하는 감지신호생성부; 및
    상기 감지신호 및 상기 제2 리셋신호에 응답하여 상기 내부트리빙신호를 버퍼링하여 상기 선택제어신호를 생성하고, 상기 제2 활성화신호를 버퍼링하여 상기 구동제어신호를 생성하는 제어신호출력부를 포함하는 반도체시스템.
  20. 제 19 항에 있어서, 상기 제3 반도체장치는
    상기 다수의 트리밍분배전압들을 생성하고, 상기 선택제어신호에 응답하여 상기 다수의 트리밍분배전압들 중 하나를 상기 선택기준전압으로 선택하여 출력하는 기준전압트리밍부; 및
    상기 구동제어신호에 응답하여 구동되어, 상기 선택기준전압과 상기 내부전압을 비교하여 상기 내부전압을 구동하는 내부전압구동부를 더 포함하는 반도체시스템.
KR1020140187493A 2014-12-23 2014-12-23 반도체장치 및 이를 포함하는 반도체시스템 KR20160077544A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140187493A KR20160077544A (ko) 2014-12-23 2014-12-23 반도체장치 및 이를 포함하는 반도체시스템
US14/715,796 US9455692B2 (en) 2014-12-23 2015-05-19 Semiconductor device and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140187493A KR20160077544A (ko) 2014-12-23 2014-12-23 반도체장치 및 이를 포함하는 반도체시스템

Publications (1)

Publication Number Publication Date
KR20160077544A true KR20160077544A (ko) 2016-07-04

Family

ID=56130648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187493A KR20160077544A (ko) 2014-12-23 2014-12-23 반도체장치 및 이를 포함하는 반도체시스템

Country Status (2)

Country Link
US (1) US9455692B2 (ko)
KR (1) KR20160077544A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148937A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 반도체 장치의 기준전압 발생 장치
KR102615020B1 (ko) * 2016-11-17 2023-12-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210076A (ja) 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
JP5446450B2 (ja) * 2009-05-20 2014-03-19 船井電機株式会社 レーザプロジェクタ
KR101933636B1 (ko) * 2012-08-28 2018-12-28 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR101409736B1 (ko) 2012-09-05 2014-06-20 주식회사 실리콘웍스 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법
KR20140078987A (ko) * 2012-12-18 2014-06-26 에스케이하이닉스 주식회사 레귤레이터, 전압 발생기 및 반도체 메모리 장치
KR20140145814A (ko) * 2013-06-14 2014-12-24 에스케이하이닉스 주식회사 기준전압 생성기 및 그를 포함하는 저전압용 내부전원 생성장치

Also Published As

Publication number Publication date
US9455692B2 (en) 2016-09-27
US20160182025A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
KR20160121246A (ko) 전원 제어장치
US10516384B2 (en) Circuit for generating voltage
KR100656463B1 (ko) 파워-업 회로 및 이를 포함하는 반도체 메모리 장치
KR20170030254A (ko) 전원전압 센싱 장치
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR20160077544A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR102195974B1 (ko) 내부전압생성회로 및 이를 포함하는 반도체장치
US20110309879A1 (en) Internal Voltage Generation Circuit
KR100706826B1 (ko) 비트라인 프리차지 전압 발생 장치
US9136018B2 (en) Internal voltage generation circuits
US8587366B2 (en) Semiconductor device
KR20180047209A (ko) 레퍼런스 선택 회로
CN106024043A (zh) 电源驱动设备和包括该电源驱动设备的半导体器件
KR20220011429A (ko) 반도체 장치와 반도체 메모리 장치
US8390368B2 (en) Internal voltage generating circuit
KR100825021B1 (ko) 내부전압 생성기
US7012840B2 (en) Semiconductor memory device having voltage driving circuit
US8242835B2 (en) Semiconductor integrated circuit
KR100719147B1 (ko) 내부전원 공급장치
KR101185551B1 (ko) 반도체 집적회로
US9317051B2 (en) Internal voltage generation circuits
US9893612B2 (en) Voltage generation circuit
US9086713B2 (en) Internal voltage generation circuits
KR20120042273A (ko) 파워업 신호 생성 회로 및 이를 포함하는 반도체 장치
KR20180013086A (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid