KR100426990B1 - 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로 - Google Patents

외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로 Download PDF

Info

Publication number
KR100426990B1
KR100426990B1 KR10-2001-0036883A KR20010036883A KR100426990B1 KR 100426990 B1 KR100426990 B1 KR 100426990B1 KR 20010036883 A KR20010036883 A KR 20010036883A KR 100426990 B1 KR100426990 B1 KR 100426990B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
internal reference
thermometer
codes
Prior art date
Application number
KR10-2001-0036883A
Other languages
English (en)
Other versions
KR20030000765A (ko
Inventor
김남석
이진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0036883A priority Critical patent/KR100426990B1/ko
Priority to US10/059,676 priority patent/US6806763B2/en
Priority to JP2002074362A priority patent/JP4184680B2/ja
Publication of KR20030000765A publication Critical patent/KR20030000765A/ko
Application granted granted Critical
Publication of KR100426990B1 publication Critical patent/KR100426990B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/10—Arrangements of bearings
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로에 대하여 기술된다. 본 발명의 기준 전압 발생 회로는 바이너리-투-써모미터(Binary-to-Thermometer), 내부 기준 전압 발생부, 선택부 및 전압 레귤레이터(Voltage Regulator)를 포함한다. 바이너리-투-써모미터는 외부로부터 제공되는 2진 코드들을 변환시켜 써모미터 코드들(Thermometer codes)을 발생시킨다. 기준 전압 발생부는 써모미터 코드들에 응답하여 내부 기준 전압을 발생시킨다. 선택부는 기준 전압 선택 신호에 응답하여 내부 기준 전압과 외부 기준 전압 중 어느 하나를 선택한다. 전압 레귤레이터는 선택부에 의해 선택된 기준 전압을 수신하고 그 출력 신호를 피이드백하여 기준 전압을 발생시킵니다. 이와 같은 본 발명에 따르면, 기준 전압을 프로그래머블하게 조절할 수 있어 안정적으로 기준 전압을 제공할 수 있다. 그리고, 기준 전압 발생 회로를 칩 내부의 기준 전압을 공유하는 리시버들 양 끝에 위치시킴으로써 칩 면적을 줄이는 효과가 있으며 각각의 기준 전압 발생 회로들 간의 부정합으로 인한 오차를 줄이게 된다.

Description

외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로{Reference voltage generator for generating programmable reference voltage according to external codes}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로에 관한 것이다.
기준 전압이란 일반적으로, 데이터의 로직레벨을 결정하는 기준이 되는 전압이다. 도 1에서처럼 기준 전압(Vref)과 데이터를 비교하여, 기준 전압(Vref) 보다 낮은 데이터(DATA)는 로직 로우레벨로, 그리고 기준 전압(Vref) 보다 높은 데이터(DATA)는 로직 하이레벨로 결정된다.
기준 전압(Vref)이 시스템 보드에서 공급되는 경우 즉, 도 2처럼 시스템 보드(200) 내 기준 전압 발생 회로(202)에서 기준전압(Vref)이 발생되어 이 기준 전압(Vref)이 각 칩들(210,212,214,…)과 연결되는 경우, 기준 전압 발생 회로(202)와 칩들(210,212,214,…) 사이의 물리적인 거리 차이에 의해 기준 전압(Vref)의 레벨이 달라질 수 있다. 제1 칩(210)은 기준 전압 발생 회로(202) 가까이에 배치되어 있어, 제1 칩(210)으로 공급되는 기준 전압(Vref)은 기준 전압 발생 회로(202)에서 제공된 레벨인 A가 된다. 제2 칩(212)은 기준 전압 발생 회로(202)와 상대적으로 멀리 배치되어 있기 때문에, 제2 칩(212)으로 공급되는 기준 전압(Vref)은 기준 전압(Vref) 보다 조금 낮은 레벨인 B가 된다. 기준 전압 발생 회로(202)와 상당히 멀리 배치되는 제3 칩(214)으로 공급되는 기준 전압(Vref)은 C가 된다.
그리하여, 각 칩들(210,212,214)로 공급되는 기준 전압(Vref)이 달라진 관계로 인해 데이터(DATA)의 로직레벨을 결정하는 기준이 틀어지게 된다. 이에 따라 C레벨을 기준 전압(Vref)으로 받는 제3 칩(214)의 경우, E1 및 E2 구간처럼 정상적인 기준 전압(Vref) 레벨이라면 데이터(DATA)가 로직 로우레벨로 인식되어야 할 구간이 로직 하이레벨로 인식되는 문제점이 발생한다.
한편, 칩들간에 고속 인터페이스화가 되어감에 따라 데이터(DATA) 뿐 아니라 외부 신호들의 스윙폭이 작아지게 되었다. 그러면서 외부에서 공급되는 기준 전압(Vref)의 노이즈도 입력 신호의 로직 레벨, 즉 VIL,VIH를 결정하는 데 무시할 수 없는 요인으로 작용하게 된다.
따라서, 기준 전압(Vref)의 레벨을 안정적으로 각 칩들 내부에서 발생시킬 수 있는 방안이 요구된다.
본 발명의 목적은 외부의 코드를 받아 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 기준 전압 발생 회로는 외부로부터 제공되는 2진 코드들을 변환시켜 써모미터 코드들(Thermometer codes)을 발생시키는 바이너리-투-써모미터(Binary-to-Thermometer)와, 소정의 전압레벨로 자동 설정된 후 상기 써모미터 코드들에 응답하고 내부 기준 전압 레벨을 조절하여 내부 기준 전압을 발생하는 내부 기준 전압 발생부와, 기준 전압 선택 신호에 응답하여 상기 내부 기준 전압 또는 외부 기준 전압을 선택하는 선택부와, 상기 선택부에 의해 선택된 기준 전압을 미세 조정하는 전압 레귤레이터(Voltage Regulator)를 포함한다.
바람직하게, 상기 바이너리-투-써모미터는상기 2진 신호들에 응답하는 제1 내지 제7 써모미터 코드 발생부를 구비하는 데, 상기 제1 내지 제7 써모미터 코드 발생부 각각은 소정의 상기 2진 신호들을 선택적으로 입력하는 논리 게이트와, 상기 2진 코드들 중 MSB에 응답하여 상기 3-입력 노아 게이트의 출력을 제1 써모미터 코드들로 전송하는 제1 및 제2 전송 게이트와, 상기 2진 코드들 중 MSB에 응답하여 상기 제1 써모미터 코드들을 각각 리셋시키는 트랜지스터들을 포함한다.
상기 내부 기준 전압부는 전원전압과 상기 내부 기준 전압 사이에 연결되는 다이오드형 제1 트랜지스터와 상기 내부 기준 전압과 접지 전압 사이에 연결되는 다이오드형 제2 트랜지스터를 갖는 기준 전압 바이어스부와, 외부의 2진 신호들을 조합한 써모미터 코드들에 응답하여 상기 내부 기준 전압을 상승시키거나 떨어뜨리는 기준 전압 코딩부를 포함한다.
상기 기준 전압 코딩부는 상기 써모미터 코드들 각각을 수신하고 상기 전원전압과 상기 내부 기준 전압 사이에 연결되는 전압-업 조절부들과, 상기 써모미터 코드들 각각을 수신하고 상기 내부 기준 전압과 상기 접지 전압 사이에 연결되는 전압-다운 조절부들을 포함한다. 상기 전압-업 조절부 각각은 상기 전원전압과 상기 내부 기준 전압 사이에 연결되고 상기 써모미터 코드를 입력하는 인버터형의 제1 및 제2 트랜지스터들과, 상기 전원전압과 상기 내부 기준 전압 사이에 연결되고 상기 제1 및 제2 트랜지스터들의 출력에 응답하여 상기 내부 기준 전압을 상승시키는 제3 트랜지스터를 포함하고, 상기 전압-다운 조절부 각각은 상기 내부 기준 전압과 상기 접지전압 사이에 연결되고 상기 써모미터 코드를 입력하는 인버터형의 제4 및 제5 트랜지스터들과, 상기 내부 기준 전압과 상기 접지전압 사이에 연결되고 상기 제4 및 제5 트랜지스터들의 출력에 응답하여 상기 내부 기준 전압을 떨어뜨리는 제6 트랜지스터를 포함한다.
이와 같은 본 발명에 의하면, 기준 전압을 프로그래머블하게 조절할 수 있어 안정적으로 기준 전압을 제공할 수 있다.
도 1은 기준 전압을 일반적으로 사용하는 예를 나타내는 도면
도 2는 외부에서 제공되는 기준 전압 발생 회로와 칩들 간의 배치에 따른 기준 전압의 변화를 나타내는 도면
도 3은 본 발명의 일실시예에 따른 기준 전압 발생 회로를 나타내는 도면
도 4는 도 3의 바이너리-투-써모미터를 나타내는 도면
도 5는 도 3의 내부 기준 전압 발생부를 나타내는 도면
도 6은 도 3의 기준 전압 발생 회로를 시뮬레이션한 결과를 나타내는 도면
도 7은 본 발명의 다른 실시예에 따른 기준 전압 발생 회로의 배치를 나타내는 도면
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 3은 본 발명의 일실시예에 따른 기준 전압 발생 회로를 나타내는 도면이다. 기준 전압 발생 회로(300)는 바이너리-투-써모미터(Binary-to-Thermometer)(302), 기준 전압 발생부(304), 선택부(306) 및 전압 레귤레이터(Voltage Regulator)(308)를 구비한다. 바이너리-투-써모미터(302)는 외부로부터 제공되는 2진 코드들([b3b:b0b])을 변환시켜 써모미터 코드들(Thermometer codes)(U[6:0],D[6:0])을 발생시킨다. 기준 전압 발생부(304)는 써모미터 코드들(U[6:0],D[6:0])에 응답하여 내부 기준 전압(Vref)을 발생시킨다. 선택부(306)는 기준 전압 선택 신호(Vref_in_en)에 응답하여 내부 기준 전압(Vref_in)과 외부 기준 전압(Vref_ext) 중 어느 하나를 선택한다. 전압 레귤레이터(308)는 선택부(306)에 의해 선택된 기준 전압을 수신하고 그 출력 신호를 피이드백하여 기준 전압(Vref)을 발생시킵니다. 바이너리-투-써모미터(302)는 구체적으로 도 4에 도시되어 있다.
도 4를 참조하면, 바이너리-투-써모미터(302)는 2진 코드들([b3b:b0bb])을 조합하여 써모미터 코드들(U[6:0],D[6:0])을 발생시킨다. 써모미터 코드들(U[6:0],D[6:0])은 스위치를 구성하는 트랜지스터들의 조합으로 구성된다. 제1 써모미터 코드 발생부(401)는 이진 신호들 b0bb,b1bb,b2bb을 입력하는 3-입력 노아 게이트(410), 이진 코드들 b3b,b3bb에 응답하여 3-입력 노아 게이트(410)의 출력을 제1 써모미터 코드들(U<0>,D<0>)로 전송하는 제1 및 제2 전송 게이트(412), 그리고 이진코드들 b3bb,b3b에 응답하여 제1 써모미터 코드들(U<0>,D<0>)을 각각리셋시키는 트랜지스터들(416,418)을 포함한다.
제2 써모미터 코드 발생부(402)는 제1 써모미터 코드 발생부(401)와 비교하여 3-입력 노아 게이트(410) 대신에 이진 코드들 b1bb,b2bb를 입력하는 2-입력 노아 게이트(420)로 구성된다는 점에서만 차이가 있고 제1 및 제2 전송게이트들(412,414)과 리셋 트랜지스터들(416,418)은 동일하게 구성된다. 마찬가지로, 제3 써모미터 코드 발생부(403)는 이진 코드들 b0b,b1b를 입력하는 2-입력 노아 게이트(430)와 2-입력 노아 게이트(430)의 출력과 이진 코드 b2bb를 입력하는 2-입력 노아 게이트(432)를, 제4 써모미터 코드 발생부(404)는 이진 코드 b2b를 입력하는 직렬연결된 인버터들(440,442)을, 제5 써모미터 코드 발생부(405)는 이진 코드들 b0b,b1b를 입력하는 2-입력 낸드 게이트(450)와 2-입력 낸드 게이트(450)의 출력과 이진 코드 b2bb를 입력하는 2-입력 낸드 게이트(432)를, 제6 써모미터 코드 발생부(406)는 이진 코드들 b1bb,b2bb를 입력하는 2-입력 낸드 게이트(460)를, 그리고, 제7 써모미터 코드 발생부(407)는 이진 코드들 b0bb,b1bb,b2bb를 입력하는 3-입력 낸드 게이트(470)를 제1 써모미터 코드 발생부(401)의 3-입력 노아 게이트(410) 대신에 구비한다.
제1 내지 제 7 써모미터 코드 발생부(401,402,…,407)에서 발생된 제1 내지 제7 써모미터 코드들(U[6:0],D[6:0])은 도 5의 기준 전압 발생부(304)로 제공된다. 도 5의 기준 전압 발생부(304)는 기준 전압 바이어스부(501)와 기준 전압 코딩부(502)로 구성된다. 기준 전압 바이어스부(501)는 전원전압(VDDQ)과 내부 기준 전압(Vref_in) 사이에 연결되는 다이오드형의 제1 트랜지스터(510)와 내부 기준전압(Vref_in)과 접지 전압(VSSQ) 사이의 연결되는 다이오드형의 제2 트랜지스터(512)로 구성된다. 기준 전압 바이어스부(501)는 파워-업(POWER-UP) 시 자동적으로 일정 전압이 내부 기준 전압(Vref_in)으로 잡힌다.
기준 전압 코딩부(520)는 제1 내지 제7 써모미터 코드들(U[6:0],D[6:0])을 각각 입력하는 전압 프로그래밍부들(520,530,…,580)로 구성된다. 제1 전압 프로그래밍부(520)는 제1 써모미터 코드(U<0>,D<0>)를 수신하는 전압-업 조절부(521)와 전압-다운 조절부(522)를 포함한다. 전압-업 조절부(521)는 전원전압(VDDQ)과 내부 기준 전압(Vref_in) 사이에 연결되고 제1 써모미터 코드 U<0>을 입력하는 인버터형의 제1 및 제2 트랜지스터들(523,524)와 제1 및 제2 트랜지스터들(523,524)의 출력에 응답하여 내부 기준 전압(Vref_in)을 상승시키는 제3 트랜지스터(525)로 구성된다. 전압-다운 조절부(522)는 제1 써모미터 코드 D<0>을 입력하는 인버터형의 제4 및 제5 트랜지스터들(526,527)와 제1 및 제2 트랜지스터들(526,527)의 출력에 응답하여 내부 기준 전압(Vref_in)을 떨어뜨리는 제3 트랜지스터(528)로 구성된다.
제2 내지 제7 전압 프로그래밍부들(530,540,…,580) 각각은 제1 전압 프로그래밍부(520)와 비교하여 입력되는 써모미터 코드들(U<1>,U<2>,…,D<1>,D<2>,…)만 차이가 있을 뿐 동작상 거의 동일하다. 즉, 써모미터 코드들(U<1>,U<2>,…,D<1>,D<2>,…)에 선택적으로 응답하여 내부 기준 전압(Vref_in)을 상승시키거나 떨어뜨린다. 따라서, 설명의 중복을 피하기 위해 구체적인 설명은 생략된다.
도 6은 본 발명의 기준 전압 발생 회로를 이용하여 시뮬레이션한 결과를 나타내는 도면이다. 이를 참조하면, 내부 기준 전압 발생부(304, 도 3)에서 자동 설정된 기준 전압(Vref_in)이 2진 코드들에 응답하여 상승 또는 하강하는 시뮬레이션 결과를 나타낸다는 것을 알 수 있다.
도 7은 본 발명의 칩 내부에서의 기준 전압 발생 회로의 배치를 나타내는 도면이다. 도 7에서는 기준 전압 발생 회로(300)가 칩(700) 내부에서 기준 전압(Vref)을 공유하는 리시버들, 예컨대 어드레스 리시버(701), 제어신호 리시버(702) 및 데이터 리시버(703)의 양 끝에 2개 정도 배치되는 예가 도시되어 있다. 이는 각각의 리시버들(701,702,703)이 하나의 기준 전압 발생 회로를 두는 것에 비하여 칩 면적을 줄이는 효과가 있다. 그리고, 각각의 기준 전압 발생 회로들 간의 부정합으로 인한 오차를 줄일 수도 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 의하면, 기준 전압을 프로그래머블하게 조절할 수 있어 안정적으로 기준 전압을 제공할 수 있다. 또한, 기준 전압 발생 회로를 칩 내부의 기준 전압을 공유하는 리시버들 양 끝에 위치시킴으로써 칩 면적을 줄이는 효과가 있다. 그리고, 각각의 기준 전압 발생 회로들 간의 부정합으로 인한 오차를 줄이게 된다.

Claims (12)

  1. 전원전압과 내부 기준 전압 사이에 연결되는 다이오드형 제1 트랜지스터와 상기 내부 기준 전압과 접지 전압 사이에 연결되는 다이오드형 제2 트랜지스터를 갖는 기준 전압 바이어스부; 및
    외부의 2진 신호들을 조합한 써모미터 코드들에 응답하여 상기 내부 기준 전압을 상승시키거나 떨어뜨리는 기준 전압 코딩부를 구비하는 것을 특징으로 하는 내부 기준 전압 발생 회로.
  2. 제1항에 있어서, 상기 기준 전압 코딩부는
    상기 써모미터 코드들 각각을 수신하고 상기 전원전압과 상기 내부 기준 전압 사이에 연결되는 전압-업 조절부들; 및
    상기 써모미터 코드들 각각을 수신하고 상기 내부 기준 전압과 상기 접지 전압 사이에 연결되는 전압-다운 조절부들을 구비하는 것을 특징으로 하는 내부 기준 전압 발생 회로.
  3. 제2항에 있어서, 상기 전압-업 조절부 각각은
    상기 전원전압과 상기 내부 기준 전압 사이에 연결되고 상기 써모미터 코드를 입력하는 인버터형의 제1 및 제2 트랜지스터들; 및
    상기 전원전압과 상기 내부 기준 전압 사이에 연결되고 상기 제1 및 제2 트랜지스터들의 출력에 응답하여 상기 내부 기준 전압을 상승시키는 제3 트랜지스터를 구비하는 것을 특징으로 하는 내부 기준 전압 발생 회로.
  4. 제2항에 있어서, 상기 전압-다운 조절부 각각은
    상기 내부 기준 전압과 상기 접지전압 사이에 연결되고 상기 써모미터 코드를 입력하는 인버터형의 제4 및 제5 트랜지스터들; 및
    상기 내부 기준 전압과 상기 접지전압 사이에 연결되고 상기 제4 및 제5 트랜지스터들의 출력에 응답하여 상기 내부 기준 전압을 떨어뜨리는 제6 트랜지스터를 구비하는 것을 특징으로 하는 내부 기준 전압 발생 회로.
  5. 외부로부터 제공되는 2진 코드들을 변환시켜 써모미터 코드들(Thermometer codes)을 발생시키는 바이너리-투-써모미터(Binary-to-Thermometer);
    소정의 전압레벨로 자동 설정된 후 상기 써모미터 코드들에 응답하고 내부 기준 전압 레벨을 조절하여 내부 기준 전압을 발생하는 내부 기준 전압 발생부;
    기준 전압 선택 신호에 응답하여 상기 내부 기준 전압 또는 외부 기준 전압을 선택하는 선택부; 및
    상기 선택부에 의해 선택된 기준 전압을 미세 조정하는 전압 레귤레이터(Voltage Regulator)를 구비하는 것을 특징으로 하는 기준 전압 발생 회로.
  6. 제5항에 있어서, 상기 바이너리-투-써모미터는
    상기 2진 신호들에 응답하는 제1 내지 제7 써모미터 코드 발생부를 구비하는 데,
    상기 제1 내지 제7 써모미터 코드 발생부 각각은
    소정의 상기 2진 신호들을 선택적으로 입력하는 논리 게이트;
    상기 2진 코드들 중 MSB에 응답하여 상기 3-입력 노아 게이트의 출력을 제1 써모미터 코드들로 전송하는 제1 및 제2 전송 게이트; 및
    상기 2진 코드들 중 MSB에 응답하여 상기 제1 써모미터 코드들을 각각 리셋시키는 트랜지스터들을 구비하는 것을 특징으로 하는 기준 전압 발생 회로.
  7. 제5항에 있어서, 상기 내부 기준 전압부는
    전원전압과 상기 내부 기준 전압 사이에 연결되는 다이오드형 제1 트랜지스터와 상기 내부 기준 전압과 접지 전압 사이에 연결되는 다이오드형 제2 트랜지스터를 갖는 기준 전압 바이어스부; 및
    외부의 2진 신호들을 조합한 써모미터 코드들에 응답하여 상기 내부 기준 전압을 상승시키거나 떨어뜨리는 기준 전압 코딩부를 구비하는 것을 특징으로 하는 기준 전압 발생 회로.
  8. 제7항에 있어서, 상기 기준 전압 코딩부는
    상기 써모미터 코드들 각각을 수신하고 상기 전원전압과 상기 내부 기준 전압 사이에 연결되는 전압-업 조절부들; 및
    상기 써모미터 코드들 각각을 수신하고 상기 내부 기준 전압과 상기 접지 전압 사이에 연결되는 전압-다운 조절부들을 구비하는 것을 특징으로 하는 기준 전압 발생 회로.
  9. 제8항에 있어서, 상기 전압-업 조절부 각각은
    상기 전원전압과 상기 내부 기준 전압 사이에 연결되고 상기 써모미터 코드를 입력하는 인버터형의 제1 및 제2 트랜지스터들; 및
    상기 전원전압과 상기 내부 기준 전압 사이에 연결되고 상기 제1 및 제2 트랜지스터들의 출력에 응답하여 상기 내부 기준 전압을 상승시키는 제3 트랜지스터를 구비하는 것을 특징으로 하는 내부 기준 전압 발생 회로.
  10. 제8항에 있어서, 상기 전압-다운 조절부 각각은
    상기 내부 기준 전압과 상기 접지전압 사이에 연결되고 상기 써모미터 코드를 입력하는 인버터형의 제4 및 제5 트랜지스터들; 및
    상기 내부 기준 전압과 상기 접지전압 사이에 연결되고 상기 제4 및 제5 트랜지스터들의 출력에 응답하여 상기 내부 기준 전압을 떨어뜨리는 제6 트랜지스터를 구비하는 것을 특징으로 하는 내부 기준 전압 발생 회로.
  11. (삭제)
  12. (삭제)
KR10-2001-0036883A 2001-06-27 2001-06-27 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로 KR100426990B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0036883A KR100426990B1 (ko) 2001-06-27 2001-06-27 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로
US10/059,676 US6806763B2 (en) 2001-06-27 2002-01-30 Programmable reference voltage generating circuit
JP2002074362A JP4184680B2 (ja) 2001-06-27 2002-03-18 基準電圧発生回路及びその配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036883A KR100426990B1 (ko) 2001-06-27 2001-06-27 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20030000765A KR20030000765A (ko) 2003-01-06
KR100426990B1 true KR100426990B1 (ko) 2004-04-13

Family

ID=19711384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036883A KR100426990B1 (ko) 2001-06-27 2001-06-27 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로

Country Status (3)

Country Link
US (1) US6806763B2 (ko)
JP (1) JP4184680B2 (ko)
KR (1) KR100426990B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541845B2 (en) * 2001-08-31 2009-06-02 Samsung Electronics Co., Ltd. Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same
ATE367436T1 (de) * 2002-05-30 2007-08-15 Natureworks Llc Verfahren und materialien zur produktion von d- milchsäure in hefe
JP4419067B2 (ja) * 2004-07-26 2010-02-24 株式会社日立製作所 ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール
US20090195286A1 (en) * 2008-01-31 2009-08-06 Sergey Vladimirovich Rylov Phase shifting using asymmetric interpolator weights
US7961025B2 (en) * 2008-01-31 2011-06-14 International Business Machines Corporation Current-mode phase rotator with partial phase switching
FR2935559B1 (fr) * 2008-08-26 2011-06-03 Valeo Equip Electr Moteur Procede de protection d'une source d'energie, notamment une batterie d'un vehicule automobile
WO2012164341A1 (en) * 2011-05-27 2012-12-06 Freescale Semiconductor, Inc. Voltage regulating circuit and method
US9075421B2 (en) 2011-05-27 2015-07-07 Freescale Semiconductor, Inc. Integrated circuit device, voltage regulator module and method for compensating a voltage signal
US8698534B1 (en) * 2013-01-10 2014-04-15 Himax Technologies Limited Digital-to-analog conversion apparatus and current-mode interpolation buffer thereof
US9699096B2 (en) * 2013-12-26 2017-07-04 Intel Corporation Priority-based routing
CN114499526B (zh) * 2021-12-31 2024-10-11 杭州士兰微电子股份有限公司 模数转换电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661832A (ja) * 1992-08-06 1994-03-04 Fujitsu Ltd 半導体集積回路
JPH06261450A (ja) * 1992-12-14 1994-09-16 Nittetsu Semiconductor Kk ヒューズ・プログラマブル降圧回路
JPH08237103A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体集積回路の入力バッファ回路
US6087851A (en) * 1997-04-30 2000-07-11 Samsung Electronics, Co., Ltd. Method and apparatus for configuring a semiconductor device for compatibility with multiple logic interfaces
US6331962B1 (en) * 1999-07-26 2001-12-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including voltage down converter allowing tuning in short period of time and reduction of chip area

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288563B1 (en) * 1998-12-31 2001-09-11 Intel Corporation Slew rate control
US6185139B1 (en) * 2000-01-12 2001-02-06 Motorola, Inc. Circuit and method for enabling semiconductor device burn-in

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661832A (ja) * 1992-08-06 1994-03-04 Fujitsu Ltd 半導体集積回路
JPH06261450A (ja) * 1992-12-14 1994-09-16 Nittetsu Semiconductor Kk ヒューズ・プログラマブル降圧回路
JPH08237103A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体集積回路の入力バッファ回路
US6087851A (en) * 1997-04-30 2000-07-11 Samsung Electronics, Co., Ltd. Method and apparatus for configuring a semiconductor device for compatibility with multiple logic interfaces
US6331962B1 (en) * 1999-07-26 2001-12-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including voltage down converter allowing tuning in short period of time and reduction of chip area

Also Published As

Publication number Publication date
KR20030000765A (ko) 2003-01-06
US20030001661A1 (en) 2003-01-02
JP2003032094A (ja) 2003-01-31
US6806763B2 (en) 2004-10-19
JP4184680B2 (ja) 2008-11-19

Similar Documents

Publication Publication Date Title
KR100545711B1 (ko) 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
US7573317B2 (en) Apparatus and methods for adjusting performance of integrated circuits
US7348827B2 (en) Apparatus and methods for adjusting performance of programmable logic devices
US8072240B2 (en) Die apparatus having configurable input/output and control method thereof
US5973541A (en) Parametric tuning of an integrated circuit after fabrication
JP4648346B2 (ja) 調整可能なトランジスタボディバイアス回路網
US7911223B2 (en) Calibration circuit of on-die termination device
KR100426990B1 (ko) 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로
US7495469B2 (en) On-die termination circuit and driving method thereof
KR100456597B1 (ko) 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
US6229365B1 (en) Semiconductor integrated circuit device operating stably at a plurality of power supply voltage levels
KR20150113587A (ko) 반도체 장치
KR100566302B1 (ko) 파워업 신호 발생 장치
US9786355B2 (en) Signaling method using constant reference voltage and devices thereof
US6424134B2 (en) Semiconductor integrated circuit device capable of stably generating internal voltage independent of an external power supply voltage
US7079425B2 (en) Data output circuit in a semiconductor memory device and control method of a data output circuit
KR100478373B1 (ko) 반도체 장치
US20090302887A1 (en) Apparatus for power consumption reduction in programmable logic devices and associated methods
US6215336B1 (en) Reference type input first stage circuit in a semiconductor integrated circuit
CN102301598B (zh) 减少集成电路的输入端口中的功率消耗的电路和方法
KR100724564B1 (ko) 반도체 메모리 장치
JP4559148B2 (ja) マイクロコントローラ、およびマイクロコントローラの電源供給方法
KR100457746B1 (ko) 출력 버퍼
KR20090060604A (ko) 반도체 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010627

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030730

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040401

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090316

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110404

Start annual number: 8

End annual number: 8

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 9

End annual number: 9

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20140331

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20150331

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20160331

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20170331

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20180330

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20190329

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20200330

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee