JP2532550Y2 - 論理回路 - Google Patents

論理回路

Info

Publication number
JP2532550Y2
JP2532550Y2 JP1993065088U JP6508893U JP2532550Y2 JP 2532550 Y2 JP2532550 Y2 JP 2532550Y2 JP 1993065088 U JP1993065088 U JP 1993065088U JP 6508893 U JP6508893 U JP 6508893U JP 2532550 Y2 JP2532550 Y2 JP 2532550Y2
Authority
JP
Japan
Prior art keywords
transistor
logic circuit
transistors
branch
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993065088U
Other languages
English (en)
Other versions
JPH0662640U (ja
Inventor
シャンルピ ベルナール
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH0662640U publication Critical patent/JPH0662640U/ja
Application granted granted Critical
Publication of JP2532550Y2 publication Critical patent/JP2532550Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
    • H03K19/09436—Source coupled field-effect logic [SCFL]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
    • H03K19/018542—Interface arrangements of Schottky barrier type [MESFET] with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は、ユニポーラのＧａＡｓ
トランジスタで実現される論理回路であって、第１及び
第２の枝路を有する差動増幅器と、この差動増幅器の第
１及び第２の枝路の出力信号（Ｓ1 及びＳ2 ）によって
それぞれ制御され論理回路の出力信号（Ｓ及び〔外
１〕) をそれぞれ出力する第１及び第２のレベルトラン
スレータ段とを具える論理回路に関するものである。
【０００２】
【従来の技術】バイポーラトランジスタを用いるECL 10
0K技術（ECL はエミッタ結合論理の略称である）によれ
ば高速度集積回路が得られる。しかし、このような回路
は多量のエネルギーを消費する。それ故、今日場合によ
っては同じ速度で動作するが、エネルギー消費がずっと
少い集積回路が得られる別の技術でECL 100K技術にとっ
て代る試みがなされている。
【０００３】しかし、一種の論理回路で別の種類の論理
回路に代ることは漸進的にしか進まない。それ故、第１
段階ではECL 100K技術で得られる或る数のモジュールを
この目的で選ばれた新規の技術により得られる等価なモ
ジュールで置き換えることが必要となる。従って、これ
ら２個の技術が共存しなければならず、それらをコンパ
チブルにすることが絶対に必要である。
【０００４】このような状況下において、それらは下記
の要件を満たす必要がある。即ち、 −１電源電圧が同一であること。 −論理ゲートの制御電圧レベルが同一であること。 −論理ゲートの伝達関数が同一の形態をしていることで
ある。
【０００５】それ故、ECL 100K技術で得られるICモジュ
ール全体を置き換える時は、基本的ECL 100Kゲートを新
規の技術で得られる等価なゲートで置き換える可能性を
考えることになる。
【０００６】ECL 技術による基本的ゲートは既知であ
り、例えば、1979年５月25日に公告されたフランス国公
告特許第2407612 号明細書を参照でき、このフランス国
の特許公報の第１図に示すように、この既知のゲート回
路は論理「OR／ NOR」ゲートの形態をしている。注意す
べきことは単一の入力端子を有する「NOR 」ゲートは実
際にはむしろインバータの機能を有し、２個の相補的な
信号を出力できることである。この既知のゲートは先ず
２個のプレーナ形 npnトランジスタT1及びT2により形成
される差動増幅器により構成され、２個のトランジスタ
のエミッタどうしを結合し、出力端子を抵抗R1又はR2を
介して基準電圧ＶCC特にアースに接続している。トラン
ジスタT1のベースは入力信号I1を受け取り、トランジス
タT2のベースは内部基準である基準電圧ＶBBに接続して
いる。この差動段に電流を供給するためトランジスタS1
を用い、そのベースを電位ＶB にし、エミッタ抵抗R1を
介して第３の電位ＶEEに接続する。
【０００７】トランジスタT2のコレクタにより構成され
る差動段の出力端子を別のトランジスタT3のベースに接
続し、トランジスタT1のコレクタにより構成される出力
端子を別のバイポーラトランジスタT4のベースに接続す
る。２個のトランジスタT3,T4のコレクタには電源電圧
ＶCCを供給し、エミッタにはトランジスタT1と同じ態様
で接続された夫々のトランジスタにより電流が供給され
ている。実信号の出力端子はトランジスタT3のエミッタ
に形成され、相補的な信号の出力端子はトランジスタT4
のエミッタに形成される。
【０００８】このような論理回路により得られる性能は
各基本的ゲート当りの電力消費が20mWのオーダーで、伝
播時間が400p秒のオーダーであり、最高動作周波数が1G
Hzのオーダーである。集積密度は１cm2 当り1200ないし
2000ゲートに達し得る。
【０００９】ところで新規な高速度、低消費電力技術に
ついての文献はガリウムひ素のショットキー障壁電界効
果トランジスタが高速度スイッチング素子となり、これ
は抵抗及びショットキーダイオードと共にモノリシック
に集積化して高速度論理回路、即ち、高周波回路を形成
できることを示している。このような性能は電子移動度
が高く、飽和速度が高いというガリウムひ素の性能によ
るものである。
【００１０】それ故、本考案は、一層正確には、ガリウ
ムひ素のショットキー障壁電界効果トランジスタにより
得られる基本的論理回路であって、第１に差動増幅器を
具え、この差動増幅器の第１の技路がエンハンスメント
形のトランジスタにより形成され、このトランジスタが
入力信号Ｅにより制御され、出力信号S1が得られるドレ
インが負荷抵抗R1を介して第１の電源電圧端子（ＶDD）
に接続され、第２の技路がエンハンスメント形トランジ
スタT2により形成され、このトランジスタが基準信号に
より制御され、出力信号S2が得られるドレインが負荷抵
抗R2を介して第１の電源電圧端子（ＶDD）に接続され、
トランジスタT1とT2の結合されたソースにディプレッシ
ョン形のトランジスタT5を介して電流を供給し、このト
ランジスタT5をゲートとソースを短絡した共通回路で第
２の電源電圧端子（ＶSS）に接続し、他方基本的論理回
路が２個の対になった所謂レベルトランスレータ段を具
え、この第１のものをトランジスタT4により構成し、こ
のトランジスタT4を共通ドレイン回路で第１の電源電圧
端子（ＶDD）に接続し、差動増幅器の第１の技路の出力
信号S1で制御し、ソースでダイオードD4のアノードに接
続し、レベルトランスレータ段の第２のものをトランジ
スタT3で構成し、このトランジスタT3を共通ドレイン回
路で第１の電源電圧端子（ＶDD）に接続し、差動増幅器
の第２の技路の出力信号S2で制御し、ソースでダイオー
ドD3のアノードに接続した基本的論理回路に関するもの
である。
【００１１】このような論理ゲートは1983年５月31日か
ら６月１日にかけてボストンで開かれたシンポジウムの
論文集「1983 IEEE Microwave and Millimetre wave Mo
nolithic Circuits Symposium 」の第12ないし16頁に載
っている富士通のスヤマカツヒコ他の論文「A GaAs hig
h-speed counter using current mode logic」から既知
である。
【００１２】この論文は高周波用に使用されるGaAsのデ
ィジタル高速回路について述べている。この回路は上記
刊行物の図２に示されているCML 技術(CMLは電流切換形
論理の略称である）に係る基本的論理ゲートから得られ
る。この論理ゲートは差動増幅器と２個の対になった所
謂バッファ段とで構成されている。差動増幅器は２個の
ディプレッション形電界効果トランジスタを具えるが、
これらのトランジスタは普通順方向に接続され、駆動ト
ランジスタと呼ばれ、その一方が入力電圧(INPUT) によ
り制御され、他方が基準信号(REF) により制御される。
これらの２個のトランジスタのソースどうしは結合し、
普通ピンチ状態にあるエンハンスメント形電界効果トラ
ンジスタのドレインに接続しされ、エンハンスメント形
電界効果トランジスタのゲートはソースを短絡し、電源
電圧ＶSS（−5V) に接続している。その態様はこのトラ
ンジスタが電流源として動作するようなものである。駆
動トランジスタのドレインは２個の負荷抵抗ＲL を介し
て電源電圧ＶDD＝OV（アース）に接続する。これらのド
レインの電圧はバッファ段のエンハンスメント形電界効
果トランジスタの夫々のゲートを制御する。後者のトラ
ンジスタは共通ドレインにして電圧ＶDD＝０に接続し、
ソースは２個の直列に接続したダイオードに接続し、こ
れらのダイオードを差動段の電流源と類似する電流源を
構成するトランジスタに接続する。論理ゲートの出力信
号はバッファの電流源トランジスタのドレインに形成さ
れるが、入力信号はこれらのトランジスタの一方で増幅
した形態をしており、相補信号は他方のトランジスタで
増幅した形態をしている。
【００１３】この回路はＶSS＝−5Vの単一電源電圧で動
作する。蓋し、第２の電源電圧ＶDD＝０はアースであ
り、第３の電圧(REF) は内部基準電圧であるからであ
る。ＶBという符号が付され、フランス国公告特許第240
7612 号に係るECL セルの記述では電流源トランジスタ
を制御する補充電源電圧は本回路内には存在しない。蓋
し、３個の電流源トランジスタの各々のゲートがソース
と短絡されており、電位ＶSS＝−5Vにされているからで
ある。また、この回路はシリコン上に得られるECL 論理
回路と完全にコンパチブルである。
【００１４】
【考案が解決しようとする課題】しかし、この回路は差
動段の第２のトランジスタを制御するために基準信号(R
EF) を用いているため或る種の欠点を有している。第１
の欠点はこの信号を回路と同じ基板上で回路の近傍に形
成しなければならず、このため集積密度が下り、回路の
消費電力が増す。しかし、最も重要な欠点は基準として
このような信号を用いると基本的論理回路の応答のダイ
ナミックレンジが相当に小さくなることである。無視で
きない他の欠点はレベルトランスレータ段でディプレッ
ション形トランジスタを用いることと、単一の基本的ゲ
ートのために３個もの電流源を使うことと、１トランス
レータ段当り２個のダイオードを用いるためこの回路の
消費電力が相当に大きくなることである。それ故、本考
案の目的は冒頭に記載したような基本的論理回路を製造
する上で相当な改良を提供することにある。
【００１５】
【課題を解決するための手段及び作用】この目的を達成
するため、本考案は、差動増幅器の第１の枝路の出力信
号（Ｓ1 ）を第１のレベルトランスレータ段を介して第
２の枝路の入力部に結合して、論理回路としての出力信
号（Ｓ）から形成されると共に第１の枝路の入力信号
（Ｅ）に対する相補的な信号となる基準信号を前記第２
の枝路の入力部に供給するよう構成したことを特徴とす
る。
【００１６】このような基本的論理回路に基づく回路
は、信号E0により制御されるトランジスタを差動増幅器
の第１の技路のトランジスタT1と並列に設け、第１のレ
ベルトランスレータ段のダイオードD4のカソードに生ず
る論理回路出力信号Ｓが、入力信号E0とE1との間での論
理NOR 動作の結果となるように構成することにより実現
される。
【００１７】このように構成した基本的論理回路及びこ
れに基づく他の回路は完全にECL 論理とコンパチブルで
あり、電源電圧は同一であり、入出力レベルも同じであ
る。しかも、前述した文献に記載されたＣＭＬ論理ゲー
トに比べて電力消費は相当に小さく、伝達関数が改良さ
れ、ヒステリシス及び伝播時間が小さい。また、内部基
準電圧を作ることと、１セル当り４個の能動素子を作る
ことを除いたため集積密度と集積回路の製造の簡易さと
の点で或る種の利点が得られる。
【００１８】本考案を容易に実施できるようにするため
に、図面につき本考案を詳細に説明する。
【００１９】
【実施例】本考案に係る基本的論理回路はガリウムひ素
の基板上に抵抗と共にモノリシックに集積化されたダイ
オードとショットキー形の電界効果トランジスタとで構
成される。
【００２０】これはシリコン上で作られているECL 100K
論理とコンパチブルなICモジュールを形成するのに用い
ることができる。従って、これは同じ電源電圧を受け容
れる。即ち、 ＶDD＝０，アース ＶSS＝−4.5 Ｖ また、これは ECL回路の入力信号を構成するのと同じで
ある夫々−0.9 Ｖと−1.7 Ｖのオーダーのレベル０及び
１をとる入力信号Ｅを受け取る。
【００２１】図１に示すように、この基本的論理回路は
簡単なインバータとして仂らくが、２個の相補的出力信
号を供給する。この結果出力端子には一方では信号
【外２】 Ｓ＝ が、他方では信号
【外３】 ＝Ｅ が得られる。
【００２２】この基本的論理回路は第１に差動増幅器を
具えるが、その第１の技路はエンハンスメント形のトラ
ンジスタT1により構成され、第２の技路は上記第１のト
ランジスタと対を成すトランジスタT2により構成され
る。トランジスタT1及びT2のドレインは対を成す負荷抵
抗R1及びR2を介して電源電圧ＶDD＝０により極性化(pol
arize)される。トランジスタT1及びT2のソースは互に結
合され、ディプレッション形トランジスタT5のドレイン
に接続される。このトランジスタT5のゲートとソースは
短絡し、それを電源電圧ＶSS＝−4.5 Ｖに接続するが、
電流源として仂らく。
【００２３】トランジスタT1は入力信号Ｅにより制御さ
れる。差動増幅器の第１の技路はトランジスタT1のドレ
インに信号S1を出力し、第２の技路はトランジスタT2の
ドレインに信号S2を出力する。
【００２４】この基本的論理回路はさらに２個のレベル
トランスレータ段を具える。これらの２個のレベルトラ
ンスレータ段の第１のものはエンハンスメント形トラン
ジスタT4により構成されるが、そのドレインは電源電圧
ＶDDに接続され、ソースはダイオードD4のアノードに接
続される。このトランジスタT4は差動増幅器の第１の技
路の出力信号S1により制御され、ホロワとして仂らく、
上述したレベルトランスレイションはショットキーダイ
オードD4により確保される。このダイオードD4のカソー
ドは抵抗R4を介して電源電圧ＶSSにより極性化される。
トランジスタT4のソースには基本的論理回路の出力信号
〔外２〕が得られる。
【００２５】本考案の最も重要な特徴はこの信号Ｓが差
動増幅器の第２の技路のトランジスタT2を制御し、この
差動増幅器段の動作に対する基準電圧と置き代ることで
ある。
【００２６】第２のレベルトランスレータ段はトランジ
スタT3，ダイオードD3，抵抗R3とから成るが、これらは
同じ態様で接続されている第１のトランスレータ段のト
ランジスタT4，ダイオードD4及び抵抗R4と対を成す。こ
れらの状態にあってトランジスタT3のソースには出力信
号〔外３〕が得られる。
【００２７】図２に示すように、本考案に係る回路はNO
R/OR機能を有する。このため、図１に示すように、入力
信号Ｅにより制御されるトランジスタT1を夫々入力信号
E0及びE1により制御される２個の同じトランジスタT0及
びT1により置き換える。ここで論理動作が行なわれ、従
って、この新しい基本的論理回路の出力信号は下記のよ
うになる。即ち、
【外４】 ガリウムひ素上での自己整合技術によりこの回路を得ら
れるようにするための能動素子と受動素子の特徴は下記
の通りである。
【００２８】
【表１】
【００２９】このような状態でこの基本的論理回路は多
くの利点を有する。第１に、図２の回路がNOR 機能を有
する場合である図２の回路のファンインの時でも入力レ
ベルが劣化しない。第２に、ファンアウトが１から４迄
変わる時でもこれらのレベルは劣化しない。
【００３０】第３に、図３に示した伝達曲線の勾配とし
て定義されるこの回路の利得Ｇ（即ち、Ｇ＝ΔＶS ／Δ
ＶE ）は30にもなる。これに対し、ECL 100K技術の場合
はこの利得は５を超えることがない。実際に、この曲線
を考える時、低レベルから高レベルへの遷移は入力電圧
が1.3Vから1.440Vへ変わる時行なわれることが知られた
が、これは非常に急峻な遷移である。
【００３１】第４に、ヒステリシスは10mVのオーダーで
あり、無視できる。他方論理サイクルのずれは0.8Vであ
り、このずれは− 1.7Ｖの高レベルと− 1.9Ｖの低レベ
ルとの間の差に等しい。注意すべきことはこの挙動はEC
L の場合は得られないことである。本考案の回路では各
要素の値を最適にしてヒステリシスを小さくし、それで
いて必要な論理レベルを保つことができる。この結果は
図３に示した曲線により示されている。これらの曲線は
この回路に対応する伝達機能が絶対的に対称であること
を示している。
【００３２】第５に、ダイオードD3及びD4を極性化する
ために抵抗R3及びR4を用いると、一方ではECL により得
られる回路に対し、他方では従来技術として前述した刊
行物に記載されている回路に対し、回路の電力消費が相
当に小さくなる。ECL では電力消費は25mWのオーダーで
あったが、ここではファンアウト１の時１〜4.7mW であ
る。
【００３３】第６に、差動増幅器の第２の技路のトラン
ジスタを制御する内部基準電圧源を省略できることによ
り並びに、出力信号による正のフィードバックを利用す
ることにより、一方では集積密度を高くでき、他方では
従来のECL 回路よりも伝播時間を相当に小さくできる。
この伝播時間はECL 回路では400p秒のオーダーである
が、本例では、 ファンアウト１の時 tpd≒135p秒 ファンアウト４の時 tpd≒170p秒 である。
【００３４】さらにトランジスタT5により、出力レベル
を、スイッチング閾値付近の入力レベル範囲の変化に応
じて安定して変化させることができる。明らかに、本考
案の種々の変形例を作ることができる。特に半絶縁性基
板の選択、ジメンション並びに能動素子と受動素子を得
る技術の選択について種々の変形が可能である。これら
は実用新案登録請求の範囲に規定された本考案の範囲を
逸脱するものではない。
【００３５】以上説明したように本考案によれば、差動
増幅器の第１及び第２の枝路の出力信号によってそれぞ
れ制御され論理回路の出力信号を発生する第１及び第２
のレベルトランスレータ段をそれぞれ設け、第１の枝路
の出力信号を第１のレベルトランスレータ段を介して第
２の枝路の制御入力部に供給しているので、第２の枝路
を駆動制御する基準信号源が不要になるばかりでなく、
伝達特性が一層良好になると共にヒステリも大幅に低減
され一層安定した高速論理動作を行なうことができる。
【図面の簡単な説明】
【図１】１個の入力端子と２個の相補的な出力端子を有
し、簡単なインバータとして仂らく基本的論理回路の回
路図である。
【図２】２個の入力端子と２個の相補的な出力端子を有
し、NOR/OR論理回路として仂らく基本的論理回路の回路
図である。
【図３】簡単なインバータとして仂らく基本的論理回路
の伝達曲線のグラフ線図である。
【符号の説明】
T1,T2,T3,T4 エンハンスメント形トランジスタ T5 ディプレッション形トランジスタ R1,R2 負荷抵抗 R3,R4 抵抗 D3,D4 ダイオード Ｅ 入力信号 Ｓ，〔外１〕 出力信号

Claims (6)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】 ユニポーラのＧａＡｓトランジスタを具
    える論理回路であって、第１及び第２の枝路を有する差
    動増幅器と、この差動増幅器の第１及び第２の枝路の出
    力信号（Ｓ1 及びＳ2 ）によってそれぞれ制御され、論
    理回路の出力信号（Ｓ及び 【外１】 ) をそれぞれ出力する第１及び第２のレベルトランスレ
    ータ段とを具える論理回路において、 前記差動増幅器の第１の枝路の出力信号（Ｓ1 ）を第１
    のレベルトランスレータ段を介して第２の枝路の入力部
    に供給して、論理回路の出力信号（Ｓ）から形成される
    と共に第１の枝路の入力信号（Ｅ）に対する相補的な信
    号となる基準信号を前記第２の枝路の入力部に供給する
    よう構成したことを特徴とする論理回路。
  2. 【請求項２】 前記差動増幅器の第１及び第２の枝路が
    それぞれトランジスタ（Ｔ1 ，Ｔ2 ）を有し、これらト
    ランジスタをそれぞれ抵抗性負荷（Ｒ1 ，Ｒ2 ）を介し
    て第１電圧源（ＶDD）によりバイアスし、これら第１及
    び第２の枝路の結合部に、第２電圧源（ＶSS）に接続さ
    れている電流源トランジスタ（Ｔ5 ）から電流を供給
    し、前記第１枝路のトランジスタ（Ｔ1 ）を入力信号Ｅ
    により制御することを特徴とする実用新案登録請求の範
    囲第１項に記載の論理回路。
  3. 【請求項３】 前記第１及び第２のレベルトランスレー
    タ段がそれぞれトランジスタ（Ｔ4,Ｔ3)を有し、これら
    トランジスタを前記第１電圧源（ＶDD）により直接バイ
    アスすると共に、それぞれダイオード（Ｄ4,Ｄ3)及びこ
    れらダイオードにそれぞれ直列に接続した抵抗（Ｒ4,Ｒ
    3)を介して前記第２の電圧源（ＶSS）に接続し、論理回
    路の出力信号（Ｓ）及び（〔外１〕）を前記ダイオード
    と抵抗との共通の接続部に発生させることを特徴とする
    実用新案登録請求の範囲第２項に記載の論理回路。
  4. 【請求項４】 前記差動増幅器並びに第１及び第２のレ
    ベルトランスレータ段に含まれるトランジスタ（Ｔ1,Ｔ
    2,Ｔ3,Ｔ4 ）をエンハアンスメント型の電界効果トラン
    ジスタとし、前記差動増幅器の電流源トランジスタ（Ｔ
    5)をデープレッション型の電界効果トランジスタとし、
    このデープレッション型の電界効果トランジスタの相互
    接続したゲートとソースを前記第２の電圧源（ＶSS）に
    接続したことを特徴とする実用新案登録請求の範囲第３
    項に記載の論理回路。
  5. 【請求項５】 前記差動増幅器の第１の枝路が別のトラ
    ンジスタ（Ｔ6 ）を有し、このトランジスタ（Ｔ6 ）を
    前記第１のトランジスタ（Ｔ1 ）に並列に接続すると共
    に第２の入力信号（ＥO ）により制御して入力信号（Ｅ
    1 とＥO ）間の論理ＮＯＲ動作の結果となる出力信号
    （Ｓ）を発生させ、この出力信号を差動増幅器の第２の
    枝路の入力部に供給して前記基準信号として用いること
    を特徴とする実用新案登録請求の範囲第２項から第４項
    でのいずれか１項に記載の論理回路。
  6. 【請求項６】 前記第１の電圧源（ＶDD）の電圧をＯＶ
    とし、前記第２の電圧源（ＶSS）の電圧を−4.5 Ｖと
    し、前記エンハアンスメント型トランジスタの閾値電圧
    をＯＶとし、前記デープレッション型トランジスタの閾
    値電圧を−1.5Ｖとして、ＥＣＬ１００Ｋ技術に基づく
    回路との両立性を有する回路としたことを特徴とする実
    用新案登録請求の範囲第２項から第５項までのいずれか
    １項に記載の論理回路。
JP1993065088U 1984-02-08 1993-12-06 論理回路 Expired - Lifetime JP2532550Y2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8401932A FR2559323B1 (fr) 1984-02-08 1984-02-08 Circuit logique elementaire realise a l'aide de transistors a effet de champ en arseniure de gallium et compatible avec la technologie ecl 100 k
FR8401932 1984-02-08

Publications (2)

Publication Number Publication Date
JPH0662640U JPH0662640U (ja) 1994-09-02
JP2532550Y2 true JP2532550Y2 (ja) 1997-04-16

Family

ID=9300876

Family Applications (2)

Application Number Title Priority Date Filing Date
JP60022725A Pending JPS60203019A (ja) 1984-02-08 1985-02-07 基本的論理回路
JP1993065088U Expired - Lifetime JP2532550Y2 (ja) 1984-02-08 1993-12-06 論理回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP60022725A Pending JPS60203019A (ja) 1984-02-08 1985-02-07 基本的論理回路

Country Status (5)

Country Link
US (1) US4661725A (ja)
EP (1) EP0153774B1 (ja)
JP (2) JPS60203019A (ja)
DE (1) DE3584680D1 (ja)
FR (1) FR2559323B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712022A (en) * 1985-06-28 1987-12-08 Honeywell Inc. Multiple input OR-AND circuit for FET logic
FR2594610A1 (fr) * 1986-02-18 1987-08-21 Labo Electronique Physique Dispositif semiconducteur du type reseau de portes prediffuse pour circuits a la demande
DE3789070T2 (de) * 1986-04-23 1994-08-18 Texas Instruments Inc Breitbandiger Differenzverstärker.
FR2599910B1 (fr) * 1986-06-10 1988-09-02 Labo Electronique Physique Circuit amplificateur differentiel regenerateur de signaux complementaires de faible amplitude
JPS62293820A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 論理ゲ−ト回路
US4844563A (en) * 1987-05-19 1989-07-04 Gazelle Microcircuits, Inc. Semiconductor integrated circuit compatible with compound standard logic signals
US4965863A (en) * 1987-10-02 1990-10-23 Cray Computer Corporation Gallium arsenide depletion made MESFIT logic cell
US5192876A (en) * 1987-12-18 1993-03-09 Hewlett-Packard Company Flat pulse generator
US4924116A (en) * 1988-01-19 1990-05-08 Honeywell Inc. Feedback source coupled FET logic
JPH01237807A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体集積回路装置
US4831284A (en) * 1988-03-22 1989-05-16 International Business Machines Corporation Two level differential current switch MESFET logic
US4939390A (en) * 1989-01-06 1990-07-03 Vitesse Semiconductor Corporation Current-steering FET logic circuit
US5004938A (en) * 1989-03-03 1991-04-02 Acer Incorporated MOS analog NOR amplifier and current source therefor
US4914321A (en) * 1989-04-10 1990-04-03 Motorola, Inc. BIMOS level convertor
JPH03162130A (ja) * 1989-11-21 1991-07-12 Fujitsu Ltd 半導体集積回路
US5177380A (en) * 1990-02-09 1993-01-05 Cray Research, Inc. ECL latch with single-ended and differential inputs
US5149992A (en) * 1991-04-30 1992-09-22 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University MOS folded source-coupled logic
US5162674A (en) * 1991-05-10 1992-11-10 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Current-steering CMOS logic family
US5514982A (en) * 1994-08-18 1996-05-07 Harris Corporation Low noise logic family
US5798658A (en) * 1995-06-15 1998-08-25 Werking; Paul M. Source-coupled logic with reference controlled inputs
JP4068022B2 (ja) * 2003-07-16 2008-03-26 Ｎｅｃエレクトロニクス株式会社 過電流検出回路及び負荷駆動回路
CN103117739B (zh) * 2013-01-31 2015-06-17 西安电子科技大学 氮化镓基增强耗尽型电平转换电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7009089A (ja) * 1970-06-20 1971-12-22
US4185211A (en) * 1978-01-09 1980-01-22 Rca Corporation Electrical circuits
JPS5640331A (en) * 1979-09-11 1981-04-16 Nec Corp High-speed logical operation circuit
US4438351A (en) * 1981-06-09 1984-03-20 Schuermeyer Fritz L Gallium arsenide MIS integrated circuits
GB2104747B (en) * 1981-08-25 1984-12-12 Standard Telephones Cables Ltd Integrated circuit power supplies
US4410815A (en) * 1981-09-24 1983-10-18 Sperry Corporation Gallium arsenide to emitter coupled logic level converter
JPS58114528A (ja) * 1981-12-26 1983-07-07 Toshiba Corp ＧａＡｓ論理集積回路
US4404480A (en) * 1982-02-01 1983-09-13 Sperry Corporation High speed-low power gallium arsenide basic logic circuit
JPS58145237A (ja) * 1982-02-22 1983-08-30 Matsushita Electric Ind Co Ltd 電界効果トランジスタの論理回路

Also Published As

Publication number Publication date
JPH0662640U (ja) 1994-09-02
US4661725A (en) 1987-04-28
FR2559323B1 (fr) 1986-06-20
DE3584680D1 (de) 1992-01-02
EP0153774A1 (fr) 1985-09-04
JPS60203019A (ja) 1985-10-14
EP0153774B1 (fr) 1991-11-21
FR2559323A1 (fr) 1985-08-09

Similar Documents

Publication Publication Date Title
JP2532550Y2 (ja) 論理回路
US6255888B1 (en) Level shift circuit
US5877642A (en) Latch circuit for receiving small amplitude signals
US5909127A (en) Circuits with dynamically biased active loads
US5012137A (en) ECL-CMOS converter
US4798978A (en) GAAS FET logic having increased noise margin
US4092548A (en) Substrate bias modulation to improve mosfet circuit performance
US5059829A (en) Logic level shifting circuit with minimal delay
US5146118A (en) Bi-cmos logic gate circuits for low-voltage semiconductor integrated circuits
EP0410063B1 (en) Differential cascode current switch (DCCS) logic circuit family with input diodes
EP0055341B1 (en) Current controlled gate
JPH0783247B2 (ja) インタフエース受信回路及びレベル変換回路
US20060061391A1 (en) High-speed differential logic buffer
JP2534346B2 (ja) 高速論理回路
US20010040469A1 (en) Logic circuit with single charge pulling out transistor and semiconductor integrated circuit using the same
US4924116A (en) Feedback source coupled FET logic
US5631580A (en) BICMOS ECL-CMOS level converter
US5485106A (en) ECL to CMOS converter
US4704544A (en) Complementary current mirror logic
US4868904A (en) Complementary noise-immune logic
US6693463B2 (en) Current mode device and an arrangement
JPH03147422A (ja) Ｅｃｌ回路
JP2743729B2 (ja) Ｅｃｌレベル出力回路およびｅｃｌ／ｄｃｆｌレベル変換入力回路ならびに半導体集積回路装置
US6518789B2 (en) Circuit configuration for converting logic levels
US5204553A (en) Field effect transistor circuit