JP3006164B2 - Ｃｃｄ固体撮像素子 - Google Patents
Ｃｃｄ固体撮像素子Info
- Publication number
- JP3006164B2 JP3006164B2 JP3144840A JP14484091A JP3006164B2 JP 3006164 B2 JP3006164 B2 JP 3006164B2 JP 3144840 A JP3144840 A JP 3144840A JP 14484091 A JP14484091 A JP 14484091A JP 3006164 B2 JP3006164 B2 JP 3006164B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- charge
- floating diffusion
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ固体撮像素子、
特にＣＣＤで構成された電荷転送部からの信号電荷を電
気信号に変換する電荷−電気信号変換部例えば所謂フロ
ーティング・ディフュージョン・アンプを有するＣＣＤ
固体撮像素子に関する。
特にＣＣＤで構成された電荷転送部からの信号電荷を電
気信号に変換する電荷−電気信号変換部例えば所謂フロ
ーティング・ディフュージョン・アンプを有するＣＣＤ
固体撮像素子に関する。
【０００２】
【従来の技術】従来のＣＣＤ固体撮像素子、特にその出
力部は、図４に示すように、ＣＣＤで構成された電荷転
送部２１の次段に、出力ゲートＯＧを隔ててフローティ
ング・ディフュージョンＦＤ、リセットゲートＰＧ及び
ドレイン領域Ｄからなる放電用素子２２と、更にこの放
電用素子２２の後段に出力素子Ｑ1 と負荷抵抗素子Ｑ2
からなるソースフォロア回路２３を具備して構成されて
いる。
力部は、図４に示すように、ＣＣＤで構成された電荷転
送部２１の次段に、出力ゲートＯＧを隔ててフローティ
ング・ディフュージョンＦＤ、リセットゲートＰＧ及び
ドレイン領域Ｄからなる放電用素子２２と、更にこの放
電用素子２２の後段に出力素子Ｑ1 と負荷抵抗素子Ｑ2
からなるソースフォロア回路２３を具備して構成されて
いる。
【０００３】そして、上記電荷転送部２１のうち、最終
段の転送電極ＴＧ下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンＦＤに蓄積し、その蓄積
電荷に基づく電圧変化ΔＶを後段のソースフォロア回路
２３に供給することにより、ソースフォロア回路２３の
出力端子φｏｕｔから出力電圧（撮像信号）Ｓとして取
り出す。
段の転送電極ＴＧ下から転送される信号電荷を一旦フロ
ーティング・ディフュージョンＦＤに蓄積し、その蓄積
電荷に基づく電圧変化ΔＶを後段のソースフォロア回路
２３に供給することにより、ソースフォロア回路２３の
出力端子φｏｕｔから出力電圧（撮像信号）Ｓとして取
り出す。
【０００４】ソースフォロア回路２３の出力端子φｏｕ
ｔから撮像信号Ｓを取り出した後は、リセットゲートＰ
ＧにリセットパルスφPGを供給してフローティング・デ
ィフュージョンＦＤを初期電圧Ｖｄｄにリセットし、フ
ローティング・ディフュージョンＦＤに蓄積されていた
電荷をドレイン領域Ｄ側に掃き出す。
ｔから撮像信号Ｓを取り出した後は、リセットゲートＰ
ＧにリセットパルスφPGを供給してフローティング・デ
ィフュージョンＦＤを初期電圧Ｖｄｄにリセットし、フ
ローティング・ディフュージョンＦＤに蓄積されていた
電荷をドレイン領域Ｄ側に掃き出す。
【０００５】
【発明が解決しようとする課題】一般に、フローティン
グ・ディフュージョンＦＤにおける電荷−電圧変換効率
ηは、次の数１で表される。
グ・ディフュージョンＦＤにおける電荷−電圧変換効率
ηは、次の数１で表される。
【数１】η＝ΔＶ／ΔＱ＝１／ＣFD
【０００６】ここで、ΔＶはフローティング・ディフュ
ージョンＦＤに蓄積された信号電荷量ΔＱに基づく電圧
変化を示す。また、ＣFDはフローティング・ディフュー
ジョンに関する全容量であり、この全容量ＣFDは次式で
表される。 ＣFD＝ＣB ＋ＣOG＋ＣPG＋ＣL＋ＣM
ージョンＦＤに蓄積された信号電荷量ΔＱに基づく電圧
変化を示す。また、ＣFDはフローティング・ディフュー
ジョンに関する全容量であり、この全容量ＣFDは次式で
表される。 ＣFD＝ＣB ＋ＣOG＋ＣPG＋ＣL＋ＣM
【０００７】ここで、各容量は、図５に示すように、Ｃ
B がフローティング・ディフュージョンＦＤと基板や隣
接チャンネル間の容量、ＣOGがフローティング・ディフ
ュージョンＦＤと出力ゲートＯＧ間の容量、ＣPGがフロ
ーティング・ディフュージョンＦＤとリセットゲートＰ
Ｇ間の容量、ＣL が配線容量、ＣM がソースフォロア回
路２３における容量である。
B がフローティング・ディフュージョンＦＤと基板や隣
接チャンネル間の容量、ＣOGがフローティング・ディフ
ュージョンＦＤと出力ゲートＯＧ間の容量、ＣPGがフロ
ーティング・ディフュージョンＦＤとリセットゲートＰ
Ｇ間の容量、ＣL が配線容量、ＣM がソースフォロア回
路２３における容量である。
【０００８】そして、上記数１からもわかる通り、この
フローティング・ディフュージョンＦＤに関する全容量
ＣFDを低減化させることによってフローティング・ディ
フュージョンＦＤでの電荷−電圧変換効率ηを高めるこ
とができる。
フローティング・ディフュージョンＦＤに関する全容量
ＣFDを低減化させることによってフローティング・ディ
フュージョンＦＤでの電荷−電圧変換効率ηを高めるこ
とができる。
【０００９】これを実現させるために従来では、フロー
ティング・ディフュージョンＦＤの面積を小さくするな
どの方法がとられているが、従来のＣＣＤ固体撮像素子
においては、出力ゲートＯＧにかかる電位Ｖｏｇが固定
電位であるため、フローティング・ディフュージョンＦ
Ｄと出力ゲートＯＧ間の寄生容量ＣOGを下げることがで
きず、上記電荷−電圧変換効率ηの向上の障害となって
いる。
ティング・ディフュージョンＦＤの面積を小さくするな
どの方法がとられているが、従来のＣＣＤ固体撮像素子
においては、出力ゲートＯＧにかかる電位Ｖｏｇが固定
電位であるため、フローティング・ディフュージョンＦ
Ｄと出力ゲートＯＧ間の寄生容量ＣOGを下げることがで
きず、上記電荷−電圧変換効率ηの向上の障害となって
いる。
【００１０】これは、信号電荷を非破壊的に検出するこ
とができるフローティング・ゲート出力方式のＣＣＤ固
体撮像素子においても同様である。
とができるフローティング・ゲート出力方式のＣＣＤ固
体撮像素子においても同様である。
【００１１】本発明は、このような課題に鑑み成された
もので、その目的とするところは、電荷−電気信号変換
部と出力ゲート間の寄生容量を低減化でき、電荷−電気
信号変換部における電荷−電気信号変換効率の向上を達
成できると共に、ＣＣＤ固体撮像素子の感度の向上及び
Ｓ／Ｎ比の向上を図ることができるＣＣＤ固体撮像素子
を提供することにある。
もので、その目的とするところは、電荷−電気信号変換
部と出力ゲート間の寄生容量を低減化でき、電荷−電気
信号変換部における電荷−電気信号変換効率の向上を達
成できると共に、ＣＣＤ固体撮像素子の感度の向上及び
Ｓ／Ｎ比の向上を図ることができるＣＣＤ固体撮像素子
を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、ＣＣＤで構成
された電荷転送部２の最終段からの信号電荷を出力ゲー
トＯＧを介して一旦電荷−電気信号変換部ＦＤに蓄積
し、その蓄積電荷に基づく電気信号の変化を出力アンプ
５に供給することによって、該出力アンプ５の出力端子
φｏｕｔから撮像信号Ｓとして取り出すようにした出力
部１を有するＣＣＤ固体撮像素子において、出力アンプ
５からの出力（撮像信号Ｓ）を出力ゲートＯＧに帰還さ
せて出力ゲートＯＧを駆動するように構成する。また、
上記電荷−電気信号変換部としては、フローティングデ
ィフュージョンやフローティングゲート等を使用するこ
とができる。
された電荷転送部２の最終段からの信号電荷を出力ゲー
トＯＧを介して一旦電荷−電気信号変換部ＦＤに蓄積
し、その蓄積電荷に基づく電気信号の変化を出力アンプ
５に供給することによって、該出力アンプ５の出力端子
φｏｕｔから撮像信号Ｓとして取り出すようにした出力
部１を有するＣＣＤ固体撮像素子において、出力アンプ
５からの出力（撮像信号Ｓ）を出力ゲートＯＧに帰還さ
せて出力ゲートＯＧを駆動するように構成する。また、
上記電荷−電気信号変換部としては、フローティングデ
ィフュージョンやフローティングゲート等を使用するこ
とができる。
【００１３】
【作用】上述の本発明の構成によれば、出力ゲートＯＧ
に電荷−電気信号変換部ＦＤにおける電気信号の変化と
同相の撮像信号Ｓが供給されるため、電荷−電気信号変
換部ＦＤと出力ゲートＯＧ間の寄生容量ＣOGが低減化さ
れる。実際には、出力アンプ５の利得をＧとすると、
（１−Ｇ）倍ほど低減化することができる。その結果、
電荷−電気信号変換部ＦＤに関する全容量ＣFDの低減化
を実現させることができ、電荷−電気信号変換部ＦＤに
おける電荷−電気信号変換効率を向上させることができ
る。これは、ＣＣＤ固体撮像素子の感度の向上及びＳ／
Ｎ比の向上につながる。
に電荷−電気信号変換部ＦＤにおける電気信号の変化と
同相の撮像信号Ｓが供給されるため、電荷−電気信号変
換部ＦＤと出力ゲートＯＧ間の寄生容量ＣOGが低減化さ
れる。実際には、出力アンプ５の利得をＧとすると、
（１−Ｇ）倍ほど低減化することができる。その結果、
電荷−電気信号変換部ＦＤに関する全容量ＣFDの低減化
を実現させることができ、電荷−電気信号変換部ＦＤに
おける電荷−電気信号変換効率を向上させることができ
る。これは、ＣＣＤ固体撮像素子の感度の向上及びＳ／
Ｎ比の向上につながる。
【００１４】
【実施例】以下、図１〜図３を参照しながら本発明の実
施例を説明する。図１は、本実施例に係るＣＣＤ固体撮
像素子の特にその出力部１の構成を概略的に示す等価回
路図である。
施例を説明する。図１は、本実施例に係るＣＣＤ固体撮
像素子の特にその出力部１の構成を概略的に示す等価回
路図である。
【００１５】このＣＣＤ固体撮像素子の出力部１は、Ｃ
ＣＤで構成された電荷転送部２からの信号電荷を出力電
圧に変換する所謂ＦＤＡ（フローティング・ディフュー
ジョン・アンプ）３を有する。即ち、電荷転送部２の次
段に、出力ゲートＯＧを隔ててフローティング・ディフ
ュージョンＦＤ、リセットゲートＰＧ及びドレイン領域
Ｄからなる放電用素子４を有し、更にこの放電用素子４
の次段に少なくとも出力素子Ｑ1 及び負荷抵抗素子Ｑ2
からなるソースフォロア回路５を具備して構成されてい
る。上記出力素子Ｑ1 及び負荷抵抗素子Ｑ2 は、例えば
Ｎチャンネル型ＭＯＳＦＥＴ（ＭＯＳ型電界効果トラン
ジスタ）で構成される。
ＣＤで構成された電荷転送部２からの信号電荷を出力電
圧に変換する所謂ＦＤＡ（フローティング・ディフュー
ジョン・アンプ）３を有する。即ち、電荷転送部２の次
段に、出力ゲートＯＧを隔ててフローティング・ディフ
ュージョンＦＤ、リセットゲートＰＧ及びドレイン領域
Ｄからなる放電用素子４を有し、更にこの放電用素子４
の次段に少なくとも出力素子Ｑ1 及び負荷抵抗素子Ｑ2
からなるソースフォロア回路５を具備して構成されてい
る。上記出力素子Ｑ1 及び負荷抵抗素子Ｑ2 は、例えば
Ｎチャンネル型ＭＯＳＦＥＴ（ＭＯＳ型電界効果トラン
ジスタ）で構成される。
【００１６】電荷転送部２は、例えばＰ型のシリコン基
板６表面のＮ型の不純物拡散領域帯にて構成された水平
レジスタ７と、この水平レジスタ７上に絶縁膜８を介し
て形成された１層目及び２層目の多結晶シリコン層によ
る第１及び第２の水平転送電極９及び１０とを有し、更
にこれら２枚の水平転送電極９及び１０が夫々１組にな
って順次水平方向に配列、形成されて構成されている。
そして、互いに逆相である２相の駆動パルスφ１及びφ
２を１組毎に印加することにより、信号電荷を順次出力
部１側に転送する。
板６表面のＮ型の不純物拡散領域帯にて構成された水平
レジスタ７と、この水平レジスタ７上に絶縁膜８を介し
て形成された１層目及び２層目の多結晶シリコン層によ
る第１及び第２の水平転送電極９及び１０とを有し、更
にこれら２枚の水平転送電極９及び１０が夫々１組にな
って順次水平方向に配列、形成されて構成されている。
そして、互いに逆相である２相の駆動パルスφ１及びφ
２を１組毎に印加することにより、信号電荷を順次出力
部１側に転送する。
【００１７】そして、上記電荷転送部２のうち、最終段
の転送電極９から転送される信号電荷を一旦フローティ
ング・ディフュージョンＦＤに蓄積し、その蓄積電荷に
基づく電圧変化ΔＶを後段のソースフォロア回路５に供
給することにより、該ソースフォロア回路５の出力端子
φｏｕｔから出力信号（撮像信号）Ｓとして取り出す。
の転送電極９から転送される信号電荷を一旦フローティ
ング・ディフュージョンＦＤに蓄積し、その蓄積電荷に
基づく電圧変化ΔＶを後段のソースフォロア回路５に供
給することにより、該ソースフォロア回路５の出力端子
φｏｕｔから出力信号（撮像信号）Ｓとして取り出す。
【００１８】出力端子φｏｕｔから出力信号Ｓを取り出
した後は、リセットゲートＰＧにリセットパルスφPGを
供給することにより、フローティング・ディフュージョ
ンＦＤを初期電圧Ｖｄｄにリセットし、フローティング
・ディフュージョンＦＤに蓄積されていた信号電荷をド
レイン領域Ｄ側に掃き出す。尚、２相の駆動パルスφ１
及びφ２並びにリセットパルスφPGの出力タイミングを
図２に示す。
した後は、リセットゲートＰＧにリセットパルスφPGを
供給することにより、フローティング・ディフュージョ
ンＦＤを初期電圧Ｖｄｄにリセットし、フローティング
・ディフュージョンＦＤに蓄積されていた信号電荷をド
レイン領域Ｄ側に掃き出す。尚、２相の駆動パルスφ１
及びφ２並びにリセットパルスφPGの出力タイミングを
図２に示す。
【００１９】従って、フローティング・ディフュージョ
ンＦＤからの電圧変化ΔＶは図３の波形に示すよう
に、プリチャージドレイン電圧Ｖｄｄと蓄積電荷量に基
づく信号成分が含まれた信号となる。また、ソースフォ
ロア回路５からの出力信号Ｓは、ソースフォロア回路５
の利得をＧ（０．７＜Ｇ≦１）とすると、波形に示す
ように、上記フローティング・ディフュージョンＦＤか
らの電圧変化ΔＶをＧ倍した信号となり、各信号（電圧
変化ΔＶ及び出力信号Ｓ）の関係は同相となる。
ンＦＤからの電圧変化ΔＶは図３の波形に示すよう
に、プリチャージドレイン電圧Ｖｄｄと蓄積電荷量に基
づく信号成分が含まれた信号となる。また、ソースフォ
ロア回路５からの出力信号Ｓは、ソースフォロア回路５
の利得をＧ（０．７＜Ｇ≦１）とすると、波形に示す
ように、上記フローティング・ディフュージョンＦＤか
らの電圧変化ΔＶをＧ倍した信号となり、各信号（電圧
変化ΔＶ及び出力信号Ｓ）の関係は同相となる。
【００２０】このとき、ソースフォロア回路５からの出
力信号Ｓにおいて、上記フローティング・ディフュージ
ョンＦＤからの電圧変化ΔＶにおけるプリチャージドレ
イン電圧Ｖｄｄと対応する電位はＶｏであり、その大小
関係はソースフォロア回路５の利得Ｇの関係からＶｏ≦
Ｖｄｄである。
力信号Ｓにおいて、上記フローティング・ディフュージ
ョンＦＤからの電圧変化ΔＶにおけるプリチャージドレ
イン電圧Ｖｄｄと対応する電位はＶｏであり、その大小
関係はソースフォロア回路５の利得Ｇの関係からＶｏ≦
Ｖｄｄである。
【００２１】しかして、本例においては、ソースフォロ
ア回路５の出力側と出力ゲートＯＧとを接続して、ソー
スフォロア回路５から出力される出力信号（撮像信号）
Ｓを出力ゲートＯＧに帰還させる。この場合、出力ゲー
トＯＧにフローティング・ディフュージョンＦＤにおけ
る電圧変化ΔＶと同相の信号が供給されることから、フ
ローティング・ディフュージョンＦＤと出力ゲートＯＧ
間の寄生容量ＣOGが低減化される。
ア回路５の出力側と出力ゲートＯＧとを接続して、ソー
スフォロア回路５から出力される出力信号（撮像信号）
Ｓを出力ゲートＯＧに帰還させる。この場合、出力ゲー
トＯＧにフローティング・ディフュージョンＦＤにおけ
る電圧変化ΔＶと同相の信号が供給されることから、フ
ローティング・ディフュージョンＦＤと出力ゲートＯＧ
間の寄生容量ＣOGが低減化される。
【００２２】現実的には、ソースフォロア回路５の利得
をＧとすると、上記寄生容量ＣOGを（１−Ｇ）倍ほど低
減化することができる。このことから、理想的には、ソ
ースフォロア回路５の負荷抵抗素子Ｑ2 のゲートに印加
されるバイアス電位Ｖｇｇを変化させることによって、
ソースフォロア回路５の利得Ｇを１に近づけて、フロー
ティング・ディフュージョンＦＤからの電圧変化ΔＶと
ソースフォロア回路５からの出力信号Ｓとの間の電位差
（例えばＶｄｄ−Ｖｏ）を０に近づけるようにすれば、
フローティング・ディフュージョンＦＤと出力ゲートＯ
Ｇ間の寄生容量ＣOGを等価的に０にすることができる。
をＧとすると、上記寄生容量ＣOGを（１−Ｇ）倍ほど低
減化することができる。このことから、理想的には、ソ
ースフォロア回路５の負荷抵抗素子Ｑ2 のゲートに印加
されるバイアス電位Ｖｇｇを変化させることによって、
ソースフォロア回路５の利得Ｇを１に近づけて、フロー
ティング・ディフュージョンＦＤからの電圧変化ΔＶと
ソースフォロア回路５からの出力信号Ｓとの間の電位差
（例えばＶｄｄ−Ｖｏ）を０に近づけるようにすれば、
フローティング・ディフュージョンＦＤと出力ゲートＯ
Ｇ間の寄生容量ＣOGを等価的に０にすることができる。
【００２３】上述のように、本例によれば、ソースフォ
ロア回路５からの出力（撮像信号Ｓ）を出力ゲートＯＧ
に帰還させて構成するようにしたので、フローティング
・ディフュージョンＦＤと出力ゲートＯＧ間の寄生容量
ＣOGを低減化することができ、結果的に、フローティン
グ・ディフュージョンＦＤに関する全容量ＣFDの低減化
を実現させることができる。このことから、フローティ
ング・ディフュージョンＦＤにおける電荷−電圧変換効
率ηを向上させることができ、ＣＣＤ固体撮像素子の感
度の向上及びＳ／Ｎ比の向上を図ることが可能となる。
ロア回路５からの出力（撮像信号Ｓ）を出力ゲートＯＧ
に帰還させて構成するようにしたので、フローティング
・ディフュージョンＦＤと出力ゲートＯＧ間の寄生容量
ＣOGを低減化することができ、結果的に、フローティン
グ・ディフュージョンＦＤに関する全容量ＣFDの低減化
を実現させることができる。このことから、フローティ
ング・ディフュージョンＦＤにおける電荷−電圧変換効
率ηを向上させることができ、ＣＣＤ固体撮像素子の感
度の向上及びＳ／Ｎ比の向上を図ることが可能となる。
【００２４】尚、上記実施例では、フローティング・デ
ィフュージョンＦＤからの電圧変化ΔＶを出力素子Ｑ1
及び負荷抵抗素子Ｑ2 からなるソースフォロア回路５に
て増幅する出力部１について適用した例を示したが、そ
の他、上記ソースフォロア回路５に限らずボルテージ・
フォロア型アンプであればすべて適用可能である。
ィフュージョンＦＤからの電圧変化ΔＶを出力素子Ｑ1
及び負荷抵抗素子Ｑ2 からなるソースフォロア回路５に
て増幅する出力部１について適用した例を示したが、そ
の他、上記ソースフォロア回路５に限らずボルテージ・
フォロア型アンプであればすべて適用可能である。
【００２５】また、上記実施例では、電荷転送部２から
の信号電荷を電圧変換するものとしてフローティング・
ディフュージョンＦＤを用いたが、その他、このフロー
ティング・ディフュージョンＦＤに限らずフローティン
グ・ゲート出力方式のＣＣＤ固体撮像素子に対しても適
用可能である。この場合、電荷−電圧変換効率ηは上記
数１と異なるが、寄生容量を減らすことにより、電荷−
電圧変換効率ηの高効率化は達成される。
の信号電荷を電圧変換するものとしてフローティング・
ディフュージョンＦＤを用いたが、その他、このフロー
ティング・ディフュージョンＦＤに限らずフローティン
グ・ゲート出力方式のＣＣＤ固体撮像素子に対しても適
用可能である。この場合、電荷−電圧変換効率ηは上記
数１と異なるが、寄生容量を減らすことにより、電荷−
電圧変換効率ηの高効率化は達成される。
【００２６】また、上記実施例では、電荷転送部２を構
成する不純物拡散領域としてＮ型を用いることにより、
信号電荷として取り扱うキャリアを電子とした場合につ
いて示したが、その他、電荷転送部２を構成する不純物
拡散領域をＰ型にして、信号電荷として取り扱うキャリ
アを正孔とした場合にも適用可能である。
成する不純物拡散領域としてＮ型を用いることにより、
信号電荷として取り扱うキャリアを電子とした場合につ
いて示したが、その他、電荷転送部２を構成する不純物
拡散領域をＰ型にして、信号電荷として取り扱うキャリ
アを正孔とした場合にも適用可能である。
【００２７】
【発明の効果】本発明に係るＣＣＤ固体撮像素子によれ
ば、電荷−電気信号変換部と出力ゲート間の寄生容量を
低減化できることから、電荷−電気信号変換部における
電荷−電気信号変換効率の向上を達成できると共に、Ｃ
ＣＤ固体撮像素子の感度の向上及びＳ／Ｎ比の向上を図
ることができる。
ば、電荷−電気信号変換部と出力ゲート間の寄生容量を
低減化できることから、電荷−電気信号変換部における
電荷−電気信号変換効率の向上を達成できると共に、Ｃ
ＣＤ固体撮像素子の感度の向上及びＳ／Ｎ比の向上を図
ることができる。
【図１】本実施例に係るＣＣＤ固体撮像素子の出力部の
構成を示す等価回路図。
構成を示す等価回路図。
【図２】２相の駆動パルス及びリセットパルスの出力タ
イミングを示す波形図。
イミングを示す波形図。
【図３】フローティング・ディフュージョンからの電圧
変化とソースフォロア回路からの出力信号の関係を示す
波形図。
変化とソースフォロア回路からの出力信号の関係を示す
波形図。
【図４】従来例に係るＣＣＤ固体撮像素子の出力部の構
成を示す等価回路図。
成を示す等価回路図。
【図５】フローティング・ディフュージョンに関する全
容量を示す等価回路図。
容量を示す等価回路図。
【符号の説明】 １ 出力部 ２ 電荷転送部 ３ ＦＤＡ ４ 放電用素子 ５ ソースフォロア回路 ＯＧ 出力ゲート ＦＤ フローティング・ディフュージョン ＰＧ リセットゲート Ｄ ドレイン領域
フロントページの続き (56)参考文献 特開 昭59−185094（ＪＰ，Ａ) 特開 平４−354160（ＪＰ，Ａ) 特開 平４−250638（ＪＰ，Ａ) 特開 平３−192766（ＪＰ，Ａ) 特開 平４−764（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/30 - 5/335
Claims (1)
- 【請求項１】 ＣＣＤで構成された電荷転送部の最終段
からの信号電荷を出力ゲートを介して一旦電荷−電気信
号変換部に蓄積し、その蓄積電荷に基づく電気信号の変
化を出力アンプに供給することによって、該出力アンプ
の出力端子から撮像信号として取り出すようにした出力
部を有するＣＣＤ固体撮像素子において、 上記出力アンプからの出力が上記出力ゲートに帰還され
て該出力ゲートを駆動することを特徴とするＣＣＤ固体
撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144840A JP3006164B2 (ja) | 1991-06-17 | 1991-06-17 | Ｃｃｄ固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144840A JP3006164B2 (ja) | 1991-06-17 | 1991-06-17 | Ｃｃｄ固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369187A JPH04369187A (ja) | 1992-12-21 |
| JP3006164B2 true JP3006164B2 (ja) | 2000-02-07 |
Family
ID=15371657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144840A Expired - Fee Related JP3006164B2 (ja) | 1991-06-17 | 1991-06-17 | Ｃｃｄ固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006164B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176726A (ja) * | 1993-12-21 | 1995-07-14 | Sony Corp | 電荷転送装置 |
| JP3614513B2 (ja) * | 1995-06-21 | 2005-01-26 | 松下電器産業株式会社 | 固体撮像装置 |
| JP2000068492A (ja) * | 1998-08-25 | 2000-03-03 | Nec Corp | 固体撮像装置及びその製造方法 |
-
1991
- 1991-06-17 JP JP3144840A patent/JP3006164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04369187A (ja) | 1992-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060042A (en) | Photoelectric conversion apparatus with reresh voltage | |
| US4835404A (en) | Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors | |
| JPH0951485A (ja) | 固体撮像素子 | |
| JPH1127589A (ja) | タップ付きｃｃｄアレイ構造 | |
| US5539226A (en) | Charge transfer device having an output gate electrode extending over a floating diffusion layer | |
| US5280511A (en) | Output circuit for a CCD with cascode depletion MOSFET loads and a feedback capacitor | |
| JP3006164B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JPH0787400A (ja) | Ｃｃｄ固体撮像素子 | |
| US4577231A (en) | High sensitivity solid-state imaging device | |
| JP4195150B2 (ja) | 改善された利得を有するソースフォロア回路及びそれを利用した固体撮像装置の出力回路 | |
| JP3067276B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JPH09191101A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
| JP3008655B2 (ja) | 固体撮像装置 | |
| US7079183B1 (en) | Charge transfer device for increasing data rate and reducing power consumption | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JP2512723B2 (ja) | 光電変換装置 | |
| JP2679659B2 (ja) | 固体撮像装置 | |
| JPH05292406A (ja) | 電荷転送装置 | |
| JP3271069B2 (ja) | Ｃｃｄ固体撮像装置の調整方法 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JP3055610B2 (ja) | 電荷転送装置 | |
| JPH0595008A (ja) | 電荷転送素子における電荷検出部 | |
| JPH0722611A (ja) | 電荷転送装置 | |
| JPH07176726A (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |